JPS632329B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はドープされた半導体チツプ上に集積さ
れそれぞれ直線に沿つて複数個のセンサ素子を備
えた２つの像センサが設けられており、その上に
１つの対象物から分割されて得られる２つの像の
互いに対応するラインの断片が投影され、各セン
サ素子の後にセンサ素子における基準電荷の超過
に関係して２つの相異なる回路状態の間を切換可
能である評価回路が接続されており、前記評価回
路でデイジタル化されたセンサ信号を前記ライン
の方向に相対的にずらして２つの像センサからの
信号の間に最大相関が得られる相対的位置ずれを
求める検定回路が設けられており、前記検定回路
の後に、対象物の距離を指示する装置または像平
面上の対象物の像のピントを調節するための装置
が接続されており、さらにセンサ素子の積分時間
を決定する測光部が帯状に形成された比較センサ
素子を含み、一体に集積された比較センサ素子が
複数個のセンサに光により生ずる電荷量に相当す
る電荷量を生ずるように長く延びて形成されてい
る測光部付き距離測定用回路に関する。その際、
対応づけられている評価回路に現われるデイジタ
ル回路状態はセンサ素子および評価回路の特性値
の偏差に著しく関係するので、ライン断片に沿つ
て実際には存在しない明るさの分布がさも存在す
るかのように見せかけられる。他方、比較センサ
素子が直線像センサよりもはるかに短く構成され
ると、像センサのセンサ素子のうち比較センサ素
子から離れているものへの照射が検出範囲に含ま
れないので、積分時間の決定にあたり同様に不正
確さが生ずる。

本発明の目的は、冒頭に記載した種類の回路に
おいて、上記の問題点を除去することにある。こ
の目的は本発明によれば、特許請求の範囲第１項
に記載の特徴を具備させることにより達成され
る。

本発明により得られる利点は特に、直線像セン
サの著しく不均一な照射による誤差が、各々積分
時間の決定に関与する複数個の比較センサ素子の
配置によりほぼ回避されることである。

本発明による回路の好ましい実施態様は特許請
求の範囲第２項以下に記載されている。

以下図面に示されている実施例により本発明を
一層詳細に説明する。

第１図に示されている回路は、センサ素子１
１，１２……１ｎおよび２１，２２……２ｎを備
えた２つの直線像センサ１および２を含んでい
る。像センサ１，２はドープされた第１の伝導形
の半導体チツプの上に集積されている。センサ素
子がフオトダイオードとして実現される場合、ハ
ツチングを施された四角形は第１の伝導形とは反
対の第２の伝導形の領域として半導体チツプの境
界面に形成された領域を示している。センサ素子
１１……１ｎおよび２１……２ｎは、直列に接続
され個々にセンサ素子に対応づけられているスイ
ツチングトランジスタＴ１１……Ｔ１ｎおよびＴ
３１……Ｔ３ｎまたはＴ２１……Ｔ２ｎおよびＴ
４１……Ｔ４ｎを介して、一定電圧U_DDが加えら
れている１つの接続点と接続されている。スイツ
チングトランジスタＴ１１……Ｔ１ｎおよびＴ２
１……Ｔ２ｎのゲート電極はそれぞれ、タイミン
グパルス電圧φ１が加わる１つの共通接続点に接
続されている。センサ素子１１……１ｎおよび２
１……２ｎは他方において、共通のタイミングパ
ルス電圧φ２をゲート電極に加えられるスイツチ
ングトランジスタＴ３１……Ｔ３ｎおよびＴ４１
……Ｔ４ｎを介して評価回路３１……３ｎおよび
４１……４ｎの入力端と接続されている。

評価回路３１……３ｎおよび４１……４ｎの目
的にかなつた実施例は後で第２図により詳細に説
明する。これらの評価回路の他方の入力端は、タ
イミングパルス電圧φ３をゲートに加えられる１
つの共通のスイツチングトランジスタＴ５１，Ｔ
５２を介して、基準電圧U_Refが加えられている１
つの接続点に接続されている。評価回路３１……
３ｎおよび４１……４ｎは、スイツチングトラン
ジスタＴ３１……Ｔ３ｎおよびＴ４１……Ｔ４ｎ
を介して与えられる電圧に関係して、２つの可能
な回路状態のうちどちらか一方をとる。それらの
出力端Ａに生ずる出力信号Ｓ１１……Ｓ１ｎおよ
びＳ２１……Ｓ２ｎは、どちらの回路状態をとつ
ているかに応じて論理的電圧レベル“１”または
“０”となる。これらの出力信号は、１つの共通
のタイミングパルス電圧φ５をゲート電極に加え
られるトランスフアトランジスタＴ６１……Ｔ６
ｎおよびＴ７１……Ｔ７ｎを介して、像センサに
個々に対応づけられている２つのシフトレジスタ
５および６の個々の段５１……５ｎおよび６１…
…６ｎの入力端に導かれる。これらは特に２相ダ
イナミツクシフトレジスタとして構成されてい
る。シフトレジスタ５はタイミングパルス電圧φ
１Ｌおよびφ２Ｌを加えられる２つの入力端を有
し、他方シフトレジスタ６はタイミングパルス電
圧φ１Ｒおよびφ２Ｒを導かれる２つの入力端を
有する。段５ｎの出力端５ａは一方では導線５ｂ
を介して段５１の入力端と接続され、他方では検
定回路７のなかに設けられている論理回路８の第
１の入力端に接続されている。段６ｎの出力端６
ａは同様に導線９を介して段６１の入力端に接続
され、他方では論理回路８の第２の入力端と接続
されている。

論理回路８の後にカウンタ１０が接続されてお
り、その出力端はメモリ１０ａを介して、デイジ
タル比較回路１３の第１の入力端と、また電子ス
イツチ１４を介してメモリ１５と接続されてい
る。メモリ１５の出力端はデイジタル比較回路１
３の第２の入力端と接続されている。

タイミングパルス発生器１６はタイミングパル
ス電圧φ１，φ３ないしφ５に対する出力端を有
する。また別の出力端１７および１８を経てタイ
ミングパルス電圧φ１Ｌおよびφ２Ｌならびにφ
１Ｒおよびφ２Ｒが発せられるが、端子１７に対
してはゲート回路１９が、また端子１８に対して
はゲート回路２０がそれぞれ直列に設けられてい
る。ゲート回路１９および２０の制御入力端には
導線２３および２４を介して、後で詳細に説明す
る制御信号が与えられる。タイミングパルス発生
器はもう１つの出力端２５を有し、これに対して
はゲート回路２６が直列に接続されている。この
ゲート回路は導線２７を介してもう１つの制御信
号を与えられる。出力端２５はカウンタ２８の入
力端と接続されており、その出力端は電子スイツ
チ２９を介してメモリ３０と接続されている。メ
モリ３０の出力端３３は後記の装置３４と接続さ
れている。

センサ素子１１……１ｎとならんで、複数個の
帯状に構成された比較センサ素子１１１，１１２
……１１ｍが配置されており、その長軸は像セン
サ１に対して平行に延びる１つの直線と整合して
いる。像センサ１の長手方向に測つた比較センサ
素子１１１……１１ｍの各々の長さは、同じ方向
に測つた像センサ１の長さよりもはるかに小さ
い。センサ素子がたとえば84個の１直線上に配置
されたセンサ素子を含んでいるものとすれば、た
とえば７個の比較センサ素子が１直線上に縦続配
置して設けられていてよい。この場合、個々の比
較センサ素子の長さは12個のセンサ素子の長さに
ほぼ等しい。一般に、各比較センサ素子は、その
面積が複数個のセンサ素子１１……１ｎの面積の
和にそれぞれ相当するように、細長く構成されて
いる。

比較センサ素子１１１……１１ｍはスイツチン
グトランジスタＴ１１１……Ｔ１１ｍを介して、
一定の電源電圧U_DDを加えられている共通接続点
と接続されている。トランジスタＴ１１１……Ｔ
１１ｍのゲート電極にはタイミングパルス電圧φ
１が加えられる。他方、比較センサ素子１１１…
…１１ｍは、評価回路３１……３ｎおよび４１…
…４ｎと同様の構成の評価回路１３１，１３２…
…１３ｍの入力端と接続されている。評価回路１
３１……１３ｍの出力はゲート回路１１４の入力
端に与えられており、このゲート回路の出力端は
ゲート回路１１６の制御入力端と接続されてい
る。ゲート回路１１６は、タイミングパルス発生
器１６のタイミングパルス電圧φ２が取出される
出力端１１５に対して直列に設けられている。回
路部分１１１……，Ｔ１１１……，１３１……，
１１４，１１６およびＴ１５１は回路の測光部を
成している。

第２図には評価回路３１……３ｎ，４１……４
ｎおよび１３１，１３２……１３ｍの目的にかな
つた構成が評価回路３１について示されている。
この回路はスイツチングトランジスタＴ８および
Ｔ９ならびに切換可能な負荷要素として用いられ
るトランジスタＴ１０およびＴ１０′とを有する
フリツプフロツプ回路から成る。Ｔ８およびＴ９
のソース端子は共通の接続点３５を経て回路の接
地電位に、またＴ１０およびＴ１０′のドレイン
端子は別の共通接続点を経て定電圧U_DDに接続さ
れている。評価回路３１の入力端は３７で、また
出力端子Ａと接続される出力点は３８で示されて
いる。Ｔ８のゲート電極と出力点３８との間およ
びＴ９のゲート電極と入力点３７との間は交さ接
続されている。評価回路３１……３ｎおよび４１
……４ｎのＴ１０およびＴ１０′のゲート電極は
共通接続点を経てタイミングパルス電圧φ４を与
えられる。入力点３７および出力点３８に接続さ
れている回路部分Ｔ１１，１１およびＴ３１なら
びにＴ５１については既に第１図により説明済で
ある。

本発明において対象物の距離測定に用いられて
いる原理は、２つの光学機構を介して対象物の２
つに分割された像を得て、その距離に関係する相
対的位置を測定することから出発している。第１
図の光線Ｌ１は距離を測定すべき対象物から出発
し、第１の光学機構を経て、対象物の像を像セン
サ１の平面上に、像の特定のラインの断片が直線
状の像センサと一致するように投影する。同様
に、第２の光学機構を経て対象物から得られる光
線Ｌ２は対象物の第２の像センサ２の平面上に、
もし対象物がある特定の距離たとえば“無限遠”
に位置していれば同一のライン断片が直線状の像
センサと一致するように投影する。対象物がこの
特定の距離に位置していなければ、像センサ１お
よび２に投影されるライン断片は像センサの長手
方向にずれを生ずる。この相対的位置ずれが対象
物の実際の距離の尺度となる。類似の距離測定法
として、上記のように対象物の２つの像の相対的
位置ずれを利用しており、ただし上記の異なり直
線状の像センサのかわりに面状に配置されたフオ
トダイオードを用いているものは、たとえば雑誌
「Electronics」1977年11月10日、第40〜44頁から
知られている。

第１図および第２図による回路の作動の仕方を
第３図のパルス−時間線図を参照しながら説明す
る。タイミングパルス発生器１６は、その入力端
３９にトリガパルスを与えられると、先ずタイミ
ングパルスφ１およびφ２を発する。それによつ
てセンサ素子、たとえば１１、および評価回路３
１……３ｎおよび４１……４ｎの入力点、たとえ
ば３７、がトランジスタ、たとえばＴ１１および
Ｔ３１、の導通状態への切換わりにより定電圧
U_DDにリセツトされる。同時に開始するタイミン
グパルスφ３がＴ５１を導通状態に切換えるの
で、出力点３８に基準電圧U_Refが加えられる。タ
イミングパルスφ１が終了すると、センサ素子、
たとえば１１、のなかに入射光線Ｌ１またはＬ２
により生ずる電荷が蓄積し始め、その際センサ素
子内に電圧降下が生ずる。センサ素子１１……１
ｎおよび２１……２ｎ内に光により生じて蓄積す
る電荷が大きいほど、そのセンサ素子に対応づけ
られている評価回路の入力点、たとえば３７、に
おける電位の減少率も大きくなる。時点ｔ１にお
けるタイミングパルスφ１の終了と時点ｔ２にお
けるタイミングパルスφ２の終了との間の時間間
隔は積分時間と呼ばれる。この時間間隔の間にの
み、光により生ずる電荷がセンサ素子内に蓄積す
る。タイミングパルスφ２の終了後かつタイミン
グパルスφ３の終了後にタイミングパルスφ４が
タイミングパルス発生器１６からＴ１０およびＴ
１０′のゲート電極に与えられ、それにより評価
回路３１などのフリツプフロツプ回路がアクチブ
な状態にされる。出力点、たとえば３８、には、
入力点３７にこのような電位低下が生じて基準電
圧U_Refを下回つた場合には、ほぼ定電圧U_DDに相
当する電圧（論理的“１”）が生ずる。それに対
して、入力点３７における電圧がU_Refを下回らな
かつた場合には、出力点３８はほぼ接続点３５に
おける接地電位に相当する電位（論理的“０”）
に達する。それによつて、各評価回路はデイジタ
ル化されたセンサ信号、たとえばＳ１１、を発す
るが、その値は、個々のセンサ素子内の電荷が基
準電荷に達したか達しないか、すなわち時点ｔ２
における入力点３７の電位が電圧U_Refにリセツト
されている出力点３８の電位を下回るか下回らな
いかに関係する。

最適な積分時間の決定は次のようにして行なわ
れる。各個の比較センサ素子、たとえば１１１、
には時点ｔ１の後、その比較センサ素子と並んで
いる像センサ１のセンサ素子に同一時間内にそれ
ぞれ蓄積する電荷の平均値に相当する電荷が光に
より生じて蓄積する。この電荷量はその比較セン
サが配置されている区間についての区間別照射量
を示す。各比較センサ素子は像センサ１のセンサ
素子１１……１ｎの全数よりも小さい数のセンサ
素子と並べて配置されているので、比較センサ素
子で得られる区間別電荷平均値は、像センサ１が
不均一に照射される際に、単一の比較センサ素子
が像センサ１の全長にわたつて延びておりセンサ
素子１１……１ｎの全体についての電荷平均値を
生ずる場合にくらべて、比較センサ素子に対応す
るセンサ素子の個々に光により生ずる局部的電荷
量からの偏差が小さい。

比較センサ素子１１１……１１ｍで生じた各電
荷平均値は前記のように評価回路１３１……１３
ｍの入力端に電圧降下を生じさせる。評価回路の
各々は特に第２図に示されているように構成され
ており、ただしタイミングパルス電圧φ３および
φ４がφ３ｖおよびφ４ｖによりおきかえられて
いる。時点ｔ１に入力点３７における電圧Ｕ１１
１がリセツト値U_DDから出発して次第に低下し始
める（第３図）。φ４ｖによりフリツプフロツプ
回路はアクチブな状態にされている。入力点３７
における電圧Ｕ１１１が他方の入力点３８にタイ
ミングパルスφ３ｖの発生のつど加えられる基準
電圧U_Refよりも大きい間は、評価回路１３１の出
力端Ａに現われる信号は論理的“０”である。Ｕ
１１１がU_Refを下回ると、この評価回路は論理的
“１”に対応する出力信号U１３１を発する回路
状態に切換わる。この出力信号は、出力端Ａと接
続されておりオア・ゲートとして構成されている
ゲート回路１１４を介して、ゲート回路１１６の
制御入力端に制御信号として与えられる。この制
御信号によりタイミングパルスφ２の供給は断た
れる。それによつて、すべてのセンサ素子１１…
…１ｎおよび２１……２ｎに対する積分時間は終
了する。ここで重要なことは、評価回路１３１…
…１３ｍのうち最初に論理的出力レベル“１”に
切換わつたものによりφ２の供給が断たれること
である。従つて、積分時間は、各比較センサの長
さに対応するセンサ素子ライン１１……１ｎの区
間のうちそのつど最も強く照射された区間に属す
るセンサ素子により測定される。それに対して、
センサ素子ライン１１……１ｎの全長にわたつて
延びる単一の比較センサ素子が用いられる場合に
は、全長にわたる照射量の平均値が積分時間の測
定に利用されるので、著しく不均一な照射に際し
ては、複数個の比較センサ素子１１１……１１ｍ
が設けられている場合よりも積分時間が著しく長
くなる。

その後、タイミングパルスφ５が発せられる
と、デイジタル化されたセンサ信号、たとえばＳ
１１、はそれに対応づけられているシフトレジス
タ５または６の段、たとえば５１、の入力端に与
えられ、そのなかに記憶される。

続いてタイミングパルス発生器１６からタイミ
ングパルス列φ１Ｌ，φ２Ｌ，φ１Ｒおよびφ２
Ｒが発せられると、シフトレジスタ５および６の
各段に含まれている情報がそれぞれ１段シフトさ
れる。１つのタイミング周期TPL１に属するタ
イミングパルス４３および４４の発生前に、セン
サ信号Ｓ１ｎが出力端５ａに現われる。タイミン
グパルス４３および４４は情報Ｓ１ｎを段５１
に、情報Ｓ１（ｎ−１）を出力端５ａにという具
合にシフトする。タイミング周期TPLnのタイミ
ングパルス４５および４６により、情報は一巡し
終り、再びセンサ信号Ｓ１ｎが出力端５ａに到達
する。それに続くタイミング周期TPLzのタイミ
ングパルス４７および４８により、センサ信号Ｓ
１（ｎ−１）が出力端５ａに現われる。それに続
く休止時間（符号４９）の後に、タイミング周期
TPL１′のタイミングパルス５３および５４がセ
ンサ信号を再び１段シフトするので、Ｓ１（ｎ−
１）が段５１に到達し、Ｓ１（ｎ−２）が出力端
５ａに送り出される。

すなわち、タイミング周期TPL１ないしTPLn
を含む第１回の読出しサイクルＺ１の間に、セン
サ信号Ｓ１ｎないしＳ１および再度のＳ１ｎが出
力端５ａに順次送り出される。次に、タイミング
周期TPL１′および他の（ｎ−１）のタイミング
周期を含む第２回の読出しサイクルＺ２の間に、
像センサ１のすべてのセンサ信号に対する第２回
の順次読出しが行なわれ、その際信号Ｓ１（ｎ−
１）ないしＳ１ならびに再度のＳ１ｎおよびＳ１
（ｎ−１）が出力端５ａに現われる。第１回の読
出しサイクルＺ１の間にシフトレジスタ６も同様
にｎのタイミング周期TPR１ないしTPRnによ
り駆動されるが、タイミングパルス４７および４
８に相当するパルスは欠けている。そのため、Ｚ
２の開始時にセンサ信号Ｓ２ｎが出力端６ａに現
われ、センサ信号Ｓ１（ｎ−１）が出力端５ａに
現われている。

こうして第１回読出しサイクルＺ１では信号の
ペアＳ１ｎおよびＳ２ｎ，Ｓ１（ｎ−１）および
Ｓ２（ｎ−１）などが、また第２回読出しサイク
ルＺ２では信号のペアＳ１（ｎ−１）およびＳ２
ｎ，Ｓ１（ｎ−２）およびＳ２（ｎ−１）などが
出力端５ａおよび６ａから順次読出される。すな
わち、シフトレジスタ５および６から順次読出さ
れる情報は相次ぐ２回の読出しサイクルにおいて
それぞれ１つの信号幅だけ互いにずらされてい
る。ｎ回の読出しサイクルの後、読出される情報
は再びサイクルＺ１の場合と同一の時間的順序と
なる。第１図でこのシフトは、ゲート回路２０が
導線２４を介してタイミングパルス４７および４
８の生起中、すなわちタイミング周期TPRnと
TPR１′との間、阻止されることにより達成され
得る。この時間中、ゲート回路２６は制御導線２
７を介して開かれるので、パルス４７または４８
の一方またはこれから導き出されたパルスが出力
端２５にシフト・パルスＰ１として現われる。こ
のシフト・パルスＰ１は新たな読出しサイクルの
開始と出力端５ａおよび６ａから順次読出される
センサ信号のそれぞれ１信号幅の相対的ずれとを
示す。

１つの読出しサイクル、たとえばＺ１、の間に
読出されるセンサ信号のペアは、排他的オア機能
を有する論理回路８で評価される。論理回路８の
出力端５５には、その入力側に５ａおよび６ａを
介して与えられたデイジタル信号が互いに一致す
るときには常に出力パルスが生ずる。もし入力側
の信号が互いに一致していなければ、論理回路８
から出力パルスが発せられない。論理回路８はそ
の入力端における２つの“１”信号の一致もしく
は２つの“０”信号の一致のみを出力パルスによ
り示すように構成されていてもよい。各読出しサ
イクルの開始前、すなわち休止時間４９の間、に
零にリセツトされるカウンタ１０が読出しサイク
ルの間に互いに一致するセンサ信号のペアの数を
カウントする。

ただし、いまの場合、カウンタ１０は各読出し
サイクルのうち、タイミングパルス発生器１６か
ら発せられるパルスφFにより定められる一部分
の時間中のみ有効に作動するように切換えられ
る。カウンタ１０が読出しサイクルＺ１において
タイミング周期TPR_iないしTPR_k（ここで差ｋ−
ｉは約ｎ／２または3n／４）の間の一致をカウ
ントするものとすれば、カウンタ１０は読出しサ
イクルＺ２においてはタイミング周期TPR′_(i+1)
ないしTPR′_(k+1)の間の一致をカウントする。パ
ルスφF１およびφF２をそれぞれ“読出し窓”と
みなせば、窓φF２内のシフトレジスタ６のセン
サ信号は窓φF１にくらべて１信号幅だけ左方
（第３図）にシフトしている。Ｚ２におけるφF２
と同一のタイミング周期のパルスφF３が発せら
れる次回の読出しサイクルＺ３においては、“窓”
φF３内のシフトレジスタ５からの信号は１信号
幅だけ右方にずれている。一般に第１回の読出し
サイクルＺ１およびその後の読出しサイクルＺ
３，Ｚ５，Ｚ７などにおいて１タイミング周期の
長さだけそれぞれ右方にシフトされるので、この
ことはそれぞれの窓φF内で出力端６ａまたは５
ａから取出されるセンサ信号列を１信号幅だけ左
方または右方に交互にシフトすることに相当す
る。センサ素子ラインの１つのライン始端から導
き出された信号とそのライン終端から導き出され
た信号とを同時に含むであろうパルスφFはタイ
ミングパルス発生器１６により抑制される。それ
により、投影されたライン断片の交換された順序
で並んでいる始端および終端部分から導き出され
ており、従つてライン断片に沿う実際の明るさの
分布について情報を与えないセンサ信号を“窓”
φFから除外することができる。

デイジタル比較回路１３の入力端５６に与えら
れるカウント結果がその他方の入力端５７に加わ
つているデイジタル信号よりも大きい場合には、
スイツチ１４および２９を導通させてそれらの入
力端に加わる信号をそれぞれの出力端に伝達させ
るような制御信号が比較回路１３の出力端から両
スイツチ１４，２９の制御入力端に与えられる。
第１回の読出しサイクルＺ１における一致のカウ
ント結果が第１のデイジタル信号としてメモリ１
５に与えられ、かつそれを介して比較回路の入力
端５７に与えられた後には、それ以降の読出しサ
イクルZiにおけるカウント結果がそれ以前に記憶
されている最大値よりも大きい場合に限つて、そ
のカウント結果がメモリ１５に書込まれる。読出
しサイクルＺ１，Ｚ２などの終了時に生ずるシフ
ト・パルスＰ１，Ｐ２などがカウンタ２８でカウ
ントされる。スイツチ２９はスイツチ１４と同期
して駆動されるので、比較回路の入力端５６に与
えられたカウント結果が他方の入力端５７に加わ
つているデイジタル信号よりも大きかつた場合に
は、そのときのカウンタ２８のカウント状態がス
イツチ２９を通つてメモリ３０に伝達される。従
つて、メモリ３０にはｎ回の読出しサイクルの後
に、シフトレジスタ５のセンサ信号とシフトレジ
スタ６のセンサ信号との間で互いに一致するもの
の数を最大にするシフト回数を示すシフト・パル
スPiの数が記憶される。換言すれば、メモリ３０
のなかに記憶されるシフト・パルスP_iの数は、シ
フトレジスタ５のセンサ信号とシフトレジスタ６
のセンサ信号との間にどのような相対的シフトを
与えれば、互いに比較されるセンサ信号の最大相
関が得られるかを示す。

たとえばカウンタ１０をそのつど零にリセツト
するために必要な休止時間（第３図の４９）は、
ゲート回路１９および２０をその制御導線２３お
よび２４を介して適当に阻止することにより設け
られる。

メモリ３０の出力端３３に現われるデイジタル
信号は装置３４に与えられる。この装置は、デイ
ジタル信号を適当に変換した後に対象物の距離の
デイジタルまたはアナログ指示を行なう指示装置
として理解してよい。他方、装置３４は写真また
は電子カメラにおいて像平面に対して移動し得る
対物レンズの前後位置を対象物がこの像平面上に
鮮鋭な像を結ぶように調節するそれ自体は公知の
調節装置から成つていてもよい。この種の装置は
たとえばドイツ連邦共和国特許出願公開第
2813915号明細書および雑誌「Electronics」1977
年11月10日、第40〜44頁に記載されている。

第４図にはセンサ素子１１……１ｎおよび２１
……２ｎの構造およびその隣接回路部分の好まし
い実施例が、代表してセンサ素子１１について示
されている。ドープした半導体チツプ５８、たと
えばｐ形にドープしたシリコンから成るチツプ、
の上に薄い電気絶縁性の層５９、たとえばSiO₂
から成る層、が設けられている。この場合、像セ
ンサ１１はｎ形にドープした半導体領域６０から
成るフオト・ダイオードとして形成されている。
この領域は同時にトランジスタＴ３１（第１図）
のソース領域をも形成する。Ｔ３１のゲートは絶
縁層５９の上に設けられている（符号１６０）。
Ｔ３１のドレイン領域は符号１６１を付して示さ
れている。領域１６１は一方ではトランジスタＴ
１１を介して電源電圧U_DDが加えられている接続
点と接続されており、他方では評価回路３１の入
力点またはそれに設けられているトランジスタＴ
８（第２図）のドレイン領域およびトランジスタ
Ｔ１０のソース領域を形成している。評価回路３
１の第２の入力点は第２図のようにφ３を加えら
れるトランジスタＴ５１を介して基準電圧U_Refを
加えられている接続点と接続されている。比較セ
ンサ素子１１１はｎ形にドープされた領域１６２
から成るフオトダイオードとして構成されてい
る。領域１６２は一方ではφ１を加えられるトラ
ンジスタＴ１１１を介して、U_DDを加えられてい
る接続点と接続されており、他方では評価回路１
３１の第１の入力点に接続されている。その第２
の入力点は、φ３ｖを加えられるトランジスタＴ
１５１を介して基準電圧U_Refに接続されている。

第５図には第４図の実施例に代わり得る実施例
が示されている。この場合、センサ素子１１は絶
縁層５９の上に設けられたゲート１６５を有する
MISコンデンサ（金属−絶縁層−半導体−コンデ
ンサ）から成つている。ゲート１６５はたとえば
高度にドープした多結晶シリコンから製作されて
おり、タイミングパルス電圧φkを加えられ、そ
の影響下に半導体チツプ５８のなかに空間電荷層
１６６が生ずる。第５図の他の回路部分は、同一
の符号を付されている第４図の回路部分に相当し
ており、ここで特記すべきことは、第５図の回路
におけるトランジスタＴ１１およびＴ３１はそれ
ぞれタイミングパルス電圧φ１′またはφ２′を加
えられることである。同時に開始するタイミング
パルスφ１′，φ２′およびφkは時点ｔ１までに
半導体チツプ５８の境界面５８ａの範囲のMISコ
ンデンサをほぼ定電圧U_DDの値にリセツトさせ
る。時点ｔ１に、引き続いてφ_kを与えられてい
るMISコンデンサのなかで、光により生ずる電荷
が蓄積される積分時間が開始する。時点ｔ２′に
おけるφkの終了とともに、積分時間も終了する。
時点ｔ２′の直前に新たなタイミングパルスφ
２′が加えられるので、矢印５０４（第３図）に
より示されているように１６６から１６１への電
荷の移行が起り得る。タイミングパルスφ１′は、
第３図に示されているように、この電荷移行の前
に断たれなければならない。

第６図の実施例が第５図と異なつている点は、
MISコンデンサ１６５，１６６とならんでＴ３１
とは反対の側にフオトダイオード６０１が設けら
れていることである。Ｔ３１のゲート電極にはタ
イミングパルス電圧φ２′が加えられ、他方Ｔ１
１のゲート電極にはタイミングパルス電圧φ１′
が加えられる。第５図のセンサ素子１１のキヤパ
シタンスは第４図のセンサ素子のキヤパシタンス
よりも大きく、他方、第６図のセンサ素子１１の
キヤパシタンスは第５図のセンサ素子のキヤパシ
タンスよりも大きい。

第７図には本発明の第２の実施例として、第１
図による回路を２重に含み、ただし相関検定回路
７およびその後に接続される装置３４は共通に用
いるものが示されている。第１図で相関検定回路
７から左側に図示されている部分回路の構成要素
が第７図に同一の符号を付して図示されている。
いまの場合、個々のセンサ素子１１，１２……１
ｎは像センサ１の長手方向に評価回路３１，３２
……３ｎの幅の約半分の幅を有するものとして形
成されている。図面を簡単にするため、これらの
評価回路にスイツチングトランジスタＴ１１，Ｔ
３１ならびにＴ６１なども含めてある。２重に含
まれている回路のうち第２の回路の構成要素は第
７図で第１の回路の構成要素に対する符号にダツ
シユ記中を付して示されている。図面からわかる
ように、一方の像センサのセンサ素子１２……１
ｎは他方の像センサのセンサ素子１１′，１２′…
…１n′の間の隙間に配置されている。センサ素子
は中央で分割されており、２つの部分はそれぞれ
１つの導電性橋絡部、たとえばLB、により互い
に接続されている。それぞれのセンサ素子部分の
間の隙間に比較センサ素子１１１……１１ｍが位
置している。この実施例では、第１図の像センサ
と同じ長さで２倍の個数のセンサ素子を含む像セ
ンサが得られるので、センサ素子上に投影される
像ライン断片の分解能が第１図のそれにくらべて
はるかに大きい。シフトレジスタ５および５′に
おける情報循環の相互干渉をなくすため、交互に
作動し得る電子スイツチ５ｃおよび５c′が設けら
れており、これらのスイツチが出力端５ａおよび
５a′の１つを輪理回路８の一方の入力端とシフト
レジスタの対応する初段５１または５１′の入力
端とに交互に接続する。これらのスイツチはタイ
ミングパルス電圧φ６およびφ６′により駆動さ
れる。φ６のオン時間はそれと等長のオフ時間に
より互いに隔てられており、φ６のオフ時間がφ
６′のオン時間となつている。第７図には図示を
省略してあるが、相関検定回路７から右側に第１
図の像センサ２および２′とそれに対応づけられ
ている評価回路およびシフトレジスタとに相当す
る回路が同じく２重に設けられている。右側部分
のセンサ素子も同じく像センサ２または２′の長
手方向に見て評価回路の幅の約半分の幅を有する
ものとして形成されている。

第８図には本発明の第３の実施例として、第１
図による回路に相当し、ただし像センサ１および
２が並び合つて配置されており、従つてセンサ素
子１１……１ｎおよび２１……２ｎも２列に並ん
でいるものが示されている。評価回路３１，３２
……３ｎおよび４１，４２……４ｎにそれぞれス
イツチングトランジスタＴ１１など、Ｔ３１な
ど、Ｔ６１など、Ｔ２１など、Ｔ４１などおよび
Ｔ７１などを含めて図示してある。この実施例
は、対象物の像がそれぞれ半分ずつしか像センサ
１および２の像平面上に投影されない場合に利用
され得る。この場合、一方の像の上半が横断線６
６の上側の像平面部分に投影され、他方の像の下
半が横断線６６の下側の像平面部分に投影され
る。像センサ１および２により検出されるライン
断片は、横断線６６に隣接する２つの像半部の境
界に位置している。このような像投影の形式は前
記のドイツ連邦共和国特許出願公開第2838647号
明細書に記載されている。

以上に説明し図示した回路は全面的または部分
的に、ドープされた半導体チツプ上にモノリシツ
クに集積され得る点で特に有利である。その場
合、半導体チツプ、たとえば５８、は特にｐ伝導
形に形成され、その表面の回路要素はMOS−ｎ
チヤネル技術により形成される。半導体チツプは
接地電位にあり、回路要素に与えられる電圧およ
び電位はそれに対していずれも正の極性を有す
る。ｎ伝導形半導体チツプおよびMOS−ｐチヤ
ネル技術による場合には、これらの極性は負にな
る。なお、以上に説明し図示した実施例では、像
センサ１および２の範囲に絞りが設けられてお
り、その開口を通してセンサ素子および比較セン
サ素子の照射が行なわれる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の接続図、第２
図は第１図中の評価回路の部分の接続図、第３図
は第１図および第２図の説明用の電圧−時間線
図、第４図は第１図中のセンサ素子の構造および
その隣接回路部分の構成配置図、第５図は第４図
に対する第１の変形例の構成配置図、第６図は第
４図に対する第２の変形例の構成配置図、第７図
は本発明の第２の実施例の接続図、第８図は本発
明の第３の実施例の接続図である。 １，２：像センサ、１１……１ｎ，２１……２
ｎ：センサ素子、３１……３ｎ，４１……４ｎ：
評価回路、５，６：シフトレジスタ、５１……５
ｎ，６１……６ｎ：シフトレジスタの段、７：相
関検定回路、８：論理回路、１０：カウンタ、１
０ａ：メモリ、１１，１１′，１２，１２′：セン
サ素子、１３：デイジタル比較回路、１４：電子
スイツチ、１５：メモリ、１６：タイミングパル
ス発生器、２８：カウンタ、２９：電子スイツ
チ、３０：メモリ、３４：指示・調節装置、５
８：半導体チツプ、５９：絶縁層、６０：フオト
ダイオード、１１１……１１ｍ：比較センサ素
子、１６２：フオト・ダイオード、１６５，１６
６：MISコンデンサ、６０１：フオト・ダイオー
ド、Ｌ１，Ｌ２：入射光、Ｔ：トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ ドープされた半導体チツプ上に集積されそれ
   ぞれ直線に沿つて複数個のセンサ素子を備えた２
   つの像センサが設けられており、その上に１つの
   対象物から分割されて得られる２つの像の互いに
   対応するラインの断片が投影され、各センサ素子
   の後にセンサ素子における基準電荷の超過に関係
   して２つの相異なる回路状態の間を切換可能であ
   る評価回路が接続されており、前記評価回路でデ
   イジタル化されたセンサ信号を前記ラインの方向
   に相対的にずらして２つの像センサからの信号の
   間に最大相関が得られる相対的位置ずれを求める
   検定回路が設けられており、前記検定回路の後
   に、対象物の距離を指示する装置または像平面上
   の対象物の像のピントを調節するための装置が接
   続されており、さらにセンサ素子の積分時間を決
   定する測光部が帯状に形成された比較センサ素子
   を含み、一体に集積された比較センサ素子が複数
   個のセンサに光により生ずる電荷量に相当する電
   荷量を生ずるように長く延びて形成されている測
   光部付き距離測定用回路において、センサ素子ラ
   イン１１……１ｎ，２１……２ｎの少なくとも１
   つの近傍にそれぞれ複数個の比較センサ素子１１
   １，１１２……１１ｍが長軸を像センサ１に対し
   て平行に延びる１つの直線に整合させて配置され
   ており、対応づけられている像センサ１の長手方
   向の個々の比較センサ素子の寸法は像センサの寸
   法よりもはるかに短く選定されており、また個々
   の比較センサ１１１，１１２……１１ｍがそれぞ
   れ固有の評価回路１３１，１３２……１３ｍを介
   してゲート回路１１４の対応する入力端に接続さ
   れており、このゲート回路の出力端１１４ａが測
   光部の出力端となつていることを特徴とする測光
   部付き距離測定用回路。 ２ 相関検定回路とその後に接続されている装置
   と測光部とを共通にして、互いに対応する像セン
   サがそれぞれ１つのセンサ複合体にまとめられて
   おり、各像センサのセンサ素子１１……１ｎ，１
   １′……１n′がその長手方向に、同じ方向の評価
   回路３１，３１′の寸法の約半分に相当する寸法
   を有しており、１つの像センサのセンサ素子１
   １′がそれと共に複合体をなしている像センサの
   センサ素子１１，１２の間の隙間にそれぞれ配置
   されており、センサ素子が、センサ複合体の長手
   方向に延びる複数個の比較センサ素子１１１……
   １ｍの列によりそれぞれ２つの部分に分割されて
   おり、これらの２つの部分が導電性の橋絡部
   （LB）により互いに接続されていることを特徴と
   する特許請求の範囲第１項記載の測光部付き距離
   測定用回路。 ３ ２つの像センサ１，２が平行に並べて配置さ
   れており、また評価回路３１……３ｎ，４１……
   ４ｎおよびシフトレジスタ５，６がそれぞれ対応
   づけられている像センサ１，２の横に位置してい
   ることを特徴とする特許請求の範囲第１項記載の
   測光部付き距離測定用回路。 ４ センサ素子１１……１ｎ，２１……２ｎおよ
   び比較センサ１１１……１１ｍの後に接続されて
   いる評価回路３１……３ｎ，１３１……１３ｍが
   それぞれ一方の入力端によりスイツチングトラン
   ジスタＴ１１……Ｔ１ｎ，Ｔ１１１……Ｔ１１ｍ
   を介して定電圧源U_DDと接続されていることを特
   徴とする特許請求の範囲第１項ないし第３項のい
   ずれか１項に記載の測光部付き距離測定用回路。 ５ センサ素子１１……１ｎ，２１……２ｎおよ
   び比較センサ１１１……１１ｍの後に接続されて
   いる評価回路３１……３ｎ，１３１……１３ｍが
   それぞれ他方の入力端により別のスイツチングト
   ランジスタＴ５１，Ｔ１５１を介して基準電圧源
   U_Refと接続されていることを特徴とする特許請求
   の範囲第４項記載の測光部付き距離測定用回路。 ６ センサ素子１１……および比較センサ素子１
   １１……がMISコンデンサ１６５，１６６として
   構成されていることを特徴とする特許請求の範囲
   第１項ないし第５項のいずれか１項に記載の測光
   部付き距離測定用回路。 ７ センサ素子１１……および比較センサ素子１
   １１……がフオトダイオード６０として構成され
   ていることを特徴とする特許請求の範囲第１項な
   いし第５項のいずれか１項に記載の測光部付き距
   離測定用回路。 ８ センサ素子１１……がMISコンデンサ１６
   ５，１６６およびそれに隣接して配置されたフオ
   トダイオード６０１から成ることを特徴とする特
   許請求の範囲第１項ないし第７項のいずれか１項
   に記載の測光部付き距離測定用回路。 ９ 回路が前面的または部分的に、ドープされた
   半導体チツプ５８上にモノリシツクに集積されて
   いることを特徴とする特許請求の範囲第１項ない
   し第７項のいずれか１項に記載の測光部付き距離
   測定用回路。 １０ 写真または電子カメラに使用されることを
   特徴とする特許請求の範囲第１項ないし第９項の
   いずれか１項に記載の測光部付き距離測定用回
   路。