JPS63234331A - バス接続制御方式 - Google Patents
バス接続制御方式Info
- Publication number
- JPS63234331A JPS63234331A JP62067861A JP6786187A JPS63234331A JP S63234331 A JPS63234331 A JP S63234331A JP 62067861 A JP62067861 A JP 62067861A JP 6786187 A JP6786187 A JP 6786187A JP S63234331 A JPS63234331 A JP S63234331A
- Authority
- JP
- Japan
- Prior art keywords
- act
- bus
- signal line
- level device
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バス接続制御方式、特に、二重化された上位
装置のアクト信号線により、下位装置とアクト系上位装
置とのバス接続が制御されるバス接続制御方式に関する
。
装置のアクト信号線により、下位装置とアクト系上位装
置とのバス接続が制御されるバス接続制御方式に関する
。
従来、この種のバス接続制御方式は、第2図に示すよう
に、二重化されたO系上位装置1と1系上位装置2とが
、それぞれ上位装置のアクトを知・ らせるアクト信号線9,10により下位装置3に接続さ
れ、これらアクト信号線により、下位装置とアクト系上
位装置とのバス接続が制御されている。
に、二重化されたO系上位装置1と1系上位装置2とが
、それぞれ上位装置のアクトを知・ らせるアクト信号線9,10により下位装置3に接続さ
れ、これらアクト信号線により、下位装置とアクト系上
位装置とのバス接続が制御されている。
このようなバス接続制御方式において、第2図(a)に
示すように、上位装置1がアクトで、上位装置2がスタ
ンバイであるとき、アクト信号線9にアクトに固定の障
害が発生したとする。このような状態で、上位装置1が
スタンバイに上位装置2がアクトになったときに、アク
ト信号線9゜10が両系アクトになる。このような状態
になると、従来の方式では、下位装置がバスを旧アクト
の上位装置に接続したままにすることが通例となってい
る場合には、アクト系上位装置2と下位装置3のバスが
接続されていない状態が発生する。
示すように、上位装置1がアクトで、上位装置2がスタ
ンバイであるとき、アクト信号線9にアクトに固定の障
害が発生したとする。このような状態で、上位装置1が
スタンバイに上位装置2がアクトになったときに、アク
ト信号線9゜10が両系アクトになる。このような状態
になると、従来の方式では、下位装置がバスを旧アクト
の上位装置に接続したままにすることが通例となってい
る場合には、アクト系上位装置2と下位装置3のバスが
接続されていない状態が発生する。
また、第2図(b)に示すように、上位装置1がアクト
で上位装置2がスタンバイであるときに、アクト信号′
1IIA10にアクトに固定の障害が発生すると、アク
ト信号線9,10が両系アクトになる。このような状態
になると、従来の方式では、下位装置3が新アクトの上
位装置にバスを切り替えるようになっている場合には、
アクト信号線10の障害発生により上位装置2と下位装
置3とがバスで接続される結果、第2図(a)の場合と
同様に、アクト系上位装置1と下位装置3のバスが接続
されていない状態が発生する。
で上位装置2がスタンバイであるときに、アクト信号′
1IIA10にアクトに固定の障害が発生すると、アク
ト信号線9,10が両系アクトになる。このような状態
になると、従来の方式では、下位装置3が新アクトの上
位装置にバスを切り替えるようになっている場合には、
アクト信号線10の障害発生により上位装置2と下位装
置3とがバスで接続される結果、第2図(a)の場合と
同様に、アクト系上位装置1と下位装置3のバスが接続
されていない状態が発生する。
また、第2図(C)に示すように、上位装置1がアクト
で上位装置2がスタンバイであるときに、アクト信号線
9にスタンバイに固定の障害が発生すると、アクト信号
線9.10が両系スタンバイになる。このような状態に
なると、従来の方式では、下位装置がバスを旧アクトの
上位装置に接続したままにすることが通例となっている
場合には、上位装置のアクト系と下位装置のバスが接続
されていない状態が発生する。
で上位装置2がスタンバイであるときに、アクト信号線
9にスタンバイに固定の障害が発生すると、アクト信号
線9.10が両系スタンバイになる。このような状態に
なると、従来の方式では、下位装置がバスを旧アクトの
上位装置に接続したままにすることが通例となっている
場合には、上位装置のアクト系と下位装置のバスが接続
されていない状態が発生する。
上述した従来のバス接続制御方式は、アクト信号線障害
により、両系上位装置からのアクト信号線がアクトある
いはスタンバイになったとき、下位装置はバスをアクト
信号線が旧アクトの上位装置に接続したままとする、も
しくはアクト信号線が新アクトの上位装置にバスを切り
替える方式となっているため、上位装置のアクト系と下
位装置のバスが接続されていない状態が発生し、システ
ムダウンとなる欠点がある。
により、両系上位装置からのアクト信号線がアクトある
いはスタンバイになったとき、下位装置はバスをアクト
信号線が旧アクトの上位装置に接続したままとする、も
しくはアクト信号線が新アクトの上位装置にバスを切り
替える方式となっているため、上位装置のアクト系と下
位装置のバスが接続されていない状態が発生し、システ
ムダウンとなる欠点がある。
本発明の目的は、このような欠点を除去し、下位装置と
アクト系上位装置゛のバス接続を確実に実行することの
できるバス接続制御方式を提供することにある。
アクト系上位装置゛のバス接続を確実に実行することの
できるバス接続制御方式を提供することにある。
本発明は、二重化された上位装置と、少なくとも1つの
下位装置とのバス接続を、前記上位装置からのアクト信
号線により制御するバス接続制御方式において、 前記二重化された上位装置は、下位装置からのアクト問
い合わせに対してレスポンスを送出するプロセッサをそ
れぞれ有し、 前記下位装置は、アクト信号線障害による前記アクト信
号線の両系アクトまたは両系スタンバイを監視するアク
ト信号線監視回路と、前記上位装置各々に対するバスを
切り替えるバス切替回路と、前記アクト信号線監視回路
が前記アクト信号線の両系アクトまたは両系スタンバイ
を検出すると、前記バス切替回路を制御して前記上位装
置各々に対しバスを切り替えて接続し、接続されたバス
を介してアクトの問い合わせを行い、前記上位装置各々
からのレスポンスにより、前記上位装置各々のアクトを
確認するプロセッサとを有することを特徴とする。
下位装置とのバス接続を、前記上位装置からのアクト信
号線により制御するバス接続制御方式において、 前記二重化された上位装置は、下位装置からのアクト問
い合わせに対してレスポンスを送出するプロセッサをそ
れぞれ有し、 前記下位装置は、アクト信号線障害による前記アクト信
号線の両系アクトまたは両系スタンバイを監視するアク
ト信号線監視回路と、前記上位装置各々に対するバスを
切り替えるバス切替回路と、前記アクト信号線監視回路
が前記アクト信号線の両系アクトまたは両系スタンバイ
を検出すると、前記バス切替回路を制御して前記上位装
置各々に対しバスを切り替えて接続し、接続されたバス
を介してアクトの問い合わせを行い、前記上位装置各々
からのレスポンスにより、前記上位装置各々のアクトを
確認するプロセッサとを有することを特徴とする。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
このバス接続制御方式は、プロセッサ4を有する0系上
位装置1と、プロセッサ5を有する1系上位装置2と、
プロセッサ6及びプロセッサ6に制御されるアクト信号
線監視回路7並びに同じくプロセッサ6に制御されるバ
ス切替回路8を有する下位装置3と、上位装置lのアク
トを下位装置3に知らせるアクト信号線9と、上位装置
2のアクトを下位装置3に知らせるアクト信号線10と
、上位装置1と下位装置3のデータ送受信を行うバス1
1と、上位装置2と下位装置3のデータ送受信を行うバ
ス12で構成される。アクト信号線9および10はアク
ト信号線監視回路7に接続され、バス11および12は
バス切替回路8に接続されている。
位装置1と、プロセッサ5を有する1系上位装置2と、
プロセッサ6及びプロセッサ6に制御されるアクト信号
線監視回路7並びに同じくプロセッサ6に制御されるバ
ス切替回路8を有する下位装置3と、上位装置lのアク
トを下位装置3に知らせるアクト信号線9と、上位装置
2のアクトを下位装置3に知らせるアクト信号線10と
、上位装置1と下位装置3のデータ送受信を行うバス1
1と、上位装置2と下位装置3のデータ送受信を行うバ
ス12で構成される。アクト信号線9および10はアク
ト信号線監視回路7に接続され、バス11および12は
バス切替回路8に接続されている。
以上のような構成のバス接続制御方式において、第2図
(a)で説明したように、上位装置1がアクトで下位装
置3とバス11で接続されているとき、アクト信号線9
に障害が発生し、アクト固定になった状態で上位装置2
がアクトに上位装置1がスタンバイになると、上位装置
1からのアクト信号線9と上位装置2からのアクト信号
線10のいずれともアクトになる。下位装置3のアクト
信号線監視回路7は、周期走査によりアクト信号′1r
fA9および10を常時監視しており、両アクト信号線
のアクトを検出するとプロセッサ6に指示する。これに
より下位装置3のプロセッサ6は、バス11を経由し、
オーダにより、上位装置1のプロセッサ4にアクトを問
い合わせる。これに対して、上位装置1のプロセッサ4
は、バス11を経由し、スタンバイ表示のレスポンスを
下位装置3のプロセッサ6に送出する。下位装置3のプ
ロセッサ6はスタンバイ表示のレスポンスを受信すると
、バス切替回路8をアクセスし、上位装置2と下位装置
3をバス12で接続する。そして、下位装置3のプロセ
ンサ6は、バス12を経由し、オーダにより、上位装置
2のプロセッサ5にアクトを問い合わせる。これに対し
て、上位装置2のプロセッサ5は、バス12を経由し、
アクト表示のレスポンスを下位装置3のプロセッサ6に
送出する。下位装置3のプロセッサ6はアクト表示のレ
スポンスを受信すると、バス接続した上位装置2がアク
ト装置と認識する。
(a)で説明したように、上位装置1がアクトで下位装
置3とバス11で接続されているとき、アクト信号線9
に障害が発生し、アクト固定になった状態で上位装置2
がアクトに上位装置1がスタンバイになると、上位装置
1からのアクト信号線9と上位装置2からのアクト信号
線10のいずれともアクトになる。下位装置3のアクト
信号線監視回路7は、周期走査によりアクト信号′1r
fA9および10を常時監視しており、両アクト信号線
のアクトを検出するとプロセッサ6に指示する。これに
より下位装置3のプロセッサ6は、バス11を経由し、
オーダにより、上位装置1のプロセッサ4にアクトを問
い合わせる。これに対して、上位装置1のプロセッサ4
は、バス11を経由し、スタンバイ表示のレスポンスを
下位装置3のプロセッサ6に送出する。下位装置3のプ
ロセッサ6はスタンバイ表示のレスポンスを受信すると
、バス切替回路8をアクセスし、上位装置2と下位装置
3をバス12で接続する。そして、下位装置3のプロセ
ンサ6は、バス12を経由し、オーダにより、上位装置
2のプロセッサ5にアクトを問い合わせる。これに対し
て、上位装置2のプロセッサ5は、バス12を経由し、
アクト表示のレスポンスを下位装置3のプロセッサ6に
送出する。下位装置3のプロセッサ6はアクト表示のレ
スポンスを受信すると、バス接続した上位装置2がアク
ト装置と認識する。
これにより、アクト系上位装置2と下位装置3がバス接
続され、データ送受信が可能になる。
続され、データ送受信が可能になる。
次に、第2図(b)において説明したような障害が発生
したときの、動作を説明する。下位装置3のアクト信号
線監視回路7が両アクト信号′!fA9 +10のアク
トを検出すると、下位装置3のプロセッサ6は、ハス1
2を経由し、オーダにより、上位装置2のプロセッサ5
にアクトを問い合わせる。これに対して、上位装置2の
プロセッサ5は、バス12を経由し、スタンバイ表示の
レスポンスを下位装置3のプロセッサ6に送出する。下
位装置3のプロセッサ6はスタンバイ表示のレスポンス
を受信すると、バス切替回路8をアクセスし、上位装置
1と下位装置3をバス11で接続する。そして、下位装
置3のプロセッサ6は、バス11を経由し、オーダによ
り、上位装置lのプロセッサ4にアクトを問い合わせる
。これに対して、上位装置1のプロセッサ4は、バス1
1を経由し、アクト表示のレスポンスを下位装置3のプ
ロセッサ6に送出する。下位装置3のプロセッサ6はア
クト表示のレスポンスを受信すると、バス接続した上位
装置1がアクト装置と認識する。これにより、アクト系
上位装置1と下位装置3がバス接続され、データ送受信
が可能になる。
したときの、動作を説明する。下位装置3のアクト信号
線監視回路7が両アクト信号′!fA9 +10のアク
トを検出すると、下位装置3のプロセッサ6は、ハス1
2を経由し、オーダにより、上位装置2のプロセッサ5
にアクトを問い合わせる。これに対して、上位装置2の
プロセッサ5は、バス12を経由し、スタンバイ表示の
レスポンスを下位装置3のプロセッサ6に送出する。下
位装置3のプロセッサ6はスタンバイ表示のレスポンス
を受信すると、バス切替回路8をアクセスし、上位装置
1と下位装置3をバス11で接続する。そして、下位装
置3のプロセッサ6は、バス11を経由し、オーダによ
り、上位装置lのプロセッサ4にアクトを問い合わせる
。これに対して、上位装置1のプロセッサ4は、バス1
1を経由し、アクト表示のレスポンスを下位装置3のプ
ロセッサ6に送出する。下位装置3のプロセッサ6はア
クト表示のレスポンスを受信すると、バス接続した上位
装置1がアクト装置と認識する。これにより、アクト系
上位装置1と下位装置3がバス接続され、データ送受信
が可能になる。
最後に、第2図(c)において説明したような障害が発
生したときの、動作を説明する。下位装置3のアクト信
号線監視回路7が両アクト信号線9.10のスタンバイ
を検出すると、下位装置3のプロセッサ6番、よ、バス
12を経由し、オーダにより、上位装置2のプロセッサ
5にアクトを問い合わせる。これに対して、上位装置2
のプロセッサ5は、バス12を経由し、スタンバイ表示
のレスポンスを下位装置3のプロセッサ6に送出する。
生したときの、動作を説明する。下位装置3のアクト信
号線監視回路7が両アクト信号線9.10のスタンバイ
を検出すると、下位装置3のプロセッサ6番、よ、バス
12を経由し、オーダにより、上位装置2のプロセッサ
5にアクトを問い合わせる。これに対して、上位装置2
のプロセッサ5は、バス12を経由し、スタンバイ表示
のレスポンスを下位装置3のプロセッサ6に送出する。
下位装置3のプロセッサ6はスタンバイ表示のレスポン
スを受信すると、バス切替回路8をアクセスし、上位装
置1と下位装置3をバス11で接続する。そして、下位
装置3のプロセッサ6は、バス11を経由し、オーダに
より、上位装置1のプロセッサ4にアクトを問い合わせ
る。これに対して、上位装置1のプロセッサ4は、バス
11を経由し、アクト表示のレスポンスを下位装置3の
プロセッサ6に送出する。下位装置3のプロセッサ6は
アクト表示のレスポンスを受信すると、バス接続した上
位装置1がアクト装置と認識する。これにより、アクト
系上位装置lと下位装置3がバス接続され、データ送受
信が可能になる。
スを受信すると、バス切替回路8をアクセスし、上位装
置1と下位装置3をバス11で接続する。そして、下位
装置3のプロセッサ6は、バス11を経由し、オーダに
より、上位装置1のプロセッサ4にアクトを問い合わせ
る。これに対して、上位装置1のプロセッサ4は、バス
11を経由し、アクト表示のレスポンスを下位装置3の
プロセッサ6に送出する。下位装置3のプロセッサ6は
アクト表示のレスポンスを受信すると、バス接続した上
位装置1がアクト装置と認識する。これにより、アクト
系上位装置lと下位装置3がバス接続され、データ送受
信が可能になる。
なお、以上の実施例では下位装置が1つの場合について
説明したが、下位装置が2つ以上の場合であっても本発
明を適用することは可能である。
説明したが、下位装置が2つ以上の場合であっても本発
明を適用することは可能である。
以上説明したように本発明は、二重化された上位装置の
アクト信号線により、下位装置とアクト系上位装置との
バス接続を制御されるバス接続制御方式において、アク
ト信号線障害時、下位装置から両系上位装置各々に対し
、バスを切り替えてアクトを問い合わせることにより上
位装置のアクトを確認し、下位装置とアクト系上位装置
のバス接続を確実に実行することにより、システムダウ
ンを防止できる効果がある。
アクト信号線により、下位装置とアクト系上位装置との
バス接続を制御されるバス接続制御方式において、アク
ト信号線障害時、下位装置から両系上位装置各々に対し
、バスを切り替えてアクトを問い合わせることにより上
位装置のアクトを確認し、下位装置とアクト系上位装置
のバス接続を確実に実行することにより、システムダウ
ンを防止できる効果がある。
第1図は本発明の一実施例のブロック図、第2図は従来
のバス接続制御方式を説明するための図である。 1・・・・・・O系上位装置 2・・・・・・1系上位装置 3・・・・・・下位装置 4、 5. 6・・プロセッサ 7・・・・・・アクト信号線監視回路 8・・・・・・バス切替回路 9.10・・・・アクト信号線 11、12・・・・バス 代理人 弁理士 岩 佐 義 幸 第1図
のバス接続制御方式を説明するための図である。 1・・・・・・O系上位装置 2・・・・・・1系上位装置 3・・・・・・下位装置 4、 5. 6・・プロセッサ 7・・・・・・アクト信号線監視回路 8・・・・・・バス切替回路 9.10・・・・アクト信号線 11、12・・・・バス 代理人 弁理士 岩 佐 義 幸 第1図
Claims (1)
- (1)二重化された上位装置と、少なくとも1つの下位
装置とのバス接続を、前記上位装置からのアクト信号線
により制御するバス接続制御方式において、 前記二重化された上位装置は、下位装置からのアクト問
い合わせに対してレスポンスを送出するプロセッサをそ
れぞれ有し、 前記下位装置は、アクト信号線障害による前記アクト信
号線の両系アクトまたは両系スタンバイを監視するアク
ト信号線監視回路と、前記上位装置各々に対するバスを
切り替えるバス切替回路と、前記アクト信号線監視回路
が前記アクト信号線の両系アクトまたは両系スタンバイ
を検出すると、前記バス切替回路を制御して前記上位装
置各々に対しバスを切り替えて接続し、接続されたバス
を介してアクトの問い合わせを行い、前記上位装置各々
からのレスポンスにより、前記上位装置各々のアクトを
確認するプロセッサとを有することを特徴とするバス接
続制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62067861A JPS63234331A (ja) | 1987-03-24 | 1987-03-24 | バス接続制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62067861A JPS63234331A (ja) | 1987-03-24 | 1987-03-24 | バス接続制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234331A true JPS63234331A (ja) | 1988-09-29 |
Family
ID=13357139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62067861A Pending JPS63234331A (ja) | 1987-03-24 | 1987-03-24 | バス接続制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234331A (ja) |
-
1987
- 1987-03-24 JP JP62067861A patent/JPS63234331A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63234331A (ja) | バス接続制御方式 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP3149047B2 (ja) | 二重化データ処理装置 | |
| KR100191678B1 (ko) | 통신망 이중화를 위한 통신망 검사방법 | |
| JPH10187473A (ja) | 2重化情報処理装置 | |
| JPH0697989A (ja) | 二重系処理装置のプロセス系用回線への切替方法及び装置 | |
| JP2592676B2 (ja) | 系切り替え方式 | |
| JPS6113627B2 (ja) | ||
| JPS61100037A (ja) | 通信回線制御装置 | |
| JPS628832B2 (ja) | ||
| JPH02231603A (ja) | 2重化切換方式 | |
| JPS61239743A (ja) | 信号伝送方式 | |
| JP4246856B2 (ja) | 制御装置の二重化切替方法 | |
| JPH056816B2 (ja) | ||
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH01284043A (ja) | 障害検出切替方法 | |
| JP3107182B2 (ja) | 二重化記憶装置 | |
| JPH06161920A (ja) | 通信制御処理装置のプロセッサ部切替え方式 | |
| JPH0279519A (ja) | 伝送回線システムにおける回線切替回路 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPS62286339A (ja) | 情報処理装置の通信回線切替方式 | |
| JPH0514323A (ja) | 回線制御装置 | |
| JP2002278852A (ja) | バス切替え方法及びバス切替え装置 | |
| JPH11119827A (ja) | コンピュータ異常検出方法 | |
| JPH01111248A (ja) | データ処理システムの系構成変更方式 |