JPS63234551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63234551A JPS63234551A JP6958887A JP6958887A JPS63234551A JP S63234551 A JPS63234551 A JP S63234551A JP 6958887 A JP6958887 A JP 6958887A JP 6958887 A JP6958887 A JP 6958887A JP S63234551 A JPS63234551 A JP S63234551A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- lead frame
- semiconductor device
- bending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005452 bending Methods 0.000 claims abstract description 40
- 238000005520 cutting process Methods 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 17
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000002265 prevention Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004080 punching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体装置の製造方法、特にそのリードの成
形方法に関するものである。
形方法に関するものである。
(従来の技術)
IC(Integrated C1rcuit)等の半
導体素子の集積度は年々増大の一途をたどっている。こ
れに伴い半導体素子と接続されるリードの数も増加し、
その配設密度も著しく高められている。このなめ、高集
積化された半導体装置をプリント配線基板等に効率良く
搭載し、その実装密度を高めるため、種々の配慮がなさ
れている。このような半導体装置としては、例えば第2
図に示すようなものがあった。
導体素子の集積度は年々増大の一途をたどっている。こ
れに伴い半導体素子と接続されるリードの数も増加し、
その配設密度も著しく高められている。このなめ、高集
積化された半導体装置をプリント配線基板等に効率良く
搭載し、その実装密度を高めるため、種々の配慮がなさ
れている。このような半導体装置としては、例えば第2
図に示すようなものがあった。
第2図(a) 、 (b)は従来の半導体装置の一構成
例を示すもので、同図(a)はその平面図及び同図(b
)はその側面図である。
例を示すもので、同図(a)はその平面図及び同図(b
)はその側面図である。
この半導体装置はフラットパック形半導体装置であり、
その実装密度を高めるために、パッケージ1の4方向に
配置された複数のリード2は、その幅及び設置間隔が極
力小さな寸法となるように設定されている。これらのリ
ード2は、プリント配線基板等の回路に直接はんだで平
面付けされる。
その実装密度を高めるために、パッケージ1の4方向に
配置された複数のリード2は、その幅及び設置間隔が極
力小さな寸法となるように設定されている。これらのリ
ード2は、プリント配線基板等の回路に直接はんだで平
面付けされる。
従来、この種の半導体装置の製造方法としては、第3図
〜第6図に示すようなものがあった。以下、その方法を
図を用いて説明する。
〜第6図に示すようなものがあった。以下、その方法を
図を用いて説明する。
第3図は従来のリードフレームの平面図、第4図(a)
、 (b)は第3図のリードの断面図で、同図(a)
はエツチングにより形成されたリードの断面図及び同図
(b)はプレス加工によるリードの断面図、第5図はリ
ードの曲げ加工状態図、第6図は第5図の部分拡大図で
ある。
、 (b)は第3図のリードの断面図で、同図(a)
はエツチングにより形成されたリードの断面図及び同図
(b)はプレス加工によるリードの断面図、第5図はリ
ードの曲げ加工状態図、第6図は第5図の部分拡大図で
ある。
第3図において、リードフレーム3は板状の金属材料を
加工することにより、例えば図のような形状に形成され
る。中央部に設けられた素子搭載部3−1を囲むように
して4方向にリード3−2が形成され、各リード3−2
の外方端部は連結部3−3により連結されている。この
ようなリードフレーム3の加工方法としては、通常エツ
チング法とプレス加工法が行なわれている。
加工することにより、例えば図のような形状に形成され
る。中央部に設けられた素子搭載部3−1を囲むように
して4方向にリード3−2が形成され、各リード3−2
の外方端部は連結部3−3により連結されている。この
ようなリードフレーム3の加工方法としては、通常エツ
チング法とプレス加工法が行なわれている。
エツチング法は、板状材料の表面の上面側と下面側のそ
れぞれに所定パータンの被覆を行ない、エツチング液中
で被覆されない不要部分を溶融除去するものである。こ
のエツチング法は、上面側と下面側の被覆の正確な位置
合わせが非常に難しく、第4図(a)に示すように、リ
ード3−2の上下面位置に誤差dを生じ、板厚tの方向
に対し斜めに歪んだ断面形状になり易い。
れぞれに所定パータンの被覆を行ない、エツチング液中
で被覆されない不要部分を溶融除去するものである。こ
のエツチング法は、上面側と下面側の被覆の正確な位置
合わせが非常に難しく、第4図(a)に示すように、リ
ード3−2の上下面位置に誤差dを生じ、板厚tの方向
に対し斜めに歪んだ断面形状になり易い。
一方、プレス加工法は、板状材料をプレス型により打ち
抜いて所定形状のリードフレーム3を形成するものであ
る。この方法においては、板状材料を打ち抜くパンチと
板状材料を支える打ち抜き型のダイとの間隙寸法に製作
誤差等を生じ易く、パンチ両側部の間隙寸法が一致しな
いことが多い。
抜いて所定形状のリードフレーム3を形成するものであ
る。この方法においては、板状材料を打ち抜くパンチと
板状材料を支える打ち抜き型のダイとの間隙寸法に製作
誤差等を生じ易く、パンチ両側部の間隙寸法が一致しな
いことが多い。
また、打ち抜き回数が多くなるとパンチの切刃部が摩耗
し、リードフレーム3の打ち抜かれた部分にバリを生じ
る。このため、切刃部を定期的に研削する必要がある。
し、リードフレーム3の打ち抜かれた部分にバリを生じ
る。このため、切刃部を定期的に研削する必要がある。
前記パンチ両側部の間隙寸法が一致しない状態において
前記バリが生じる場合には、打ち抜かれたリード3−2
の断面形状は例えば第4図(b)のようになる。即ち、
リード3−2の下端両側部にバリ3−4を生じ、しかも
それぞれのバリ3−4の高さ旧。
前記バリが生じる場合には、打ち抜かれたリード3−2
の断面形状は例えば第4図(b)のようになる。即ち、
リード3−2の下端両側部にバリ3−4を生じ、しかも
それぞれのバリ3−4の高さ旧。
h2は一致しない。
上記のようにして形成されたリードフレーム3の素子搭
載部3−1に半導体素子を搭載し、この半導体素子と各
リード3−2とを接続する。その後、半導体素子部分を
樹脂封止してパッケージ1を形成する。
載部3−1に半導体素子を搭載し、この半導体素子と各
リード3−2とを接続する。その後、半導体素子部分を
樹脂封止してパッケージ1を形成する。
次に、パッケージ1が形成されたリードフレーム3に、
第5図に示すような曲げ加工工程を施す。
第5図に示すような曲げ加工工程を施す。
この曲げ加工工程はプレスを用いて行なわれるもので、
曲げダイ4と抜きダイ5の上に載置されたりiドフレー
ム3は、押えブロック6を介してばね7によって押え付
けられている。この状態において、第6図に示すように
パンチ8を下降させれば、先ずリード3−2がリードフ
レーム3から切断分離され、続いて切断されたリード3
−2は曲げダイ4の型内に押し込まれて曲げられる。さ
らに下降するパンチ8は、リード3−2を曲げダイ4の
型形状に沿って塑性変形させ、リード3−2の成形を行
なう。このようにしてパッケージ1とリード3−2はリ
ードフレーム3から分離され、第2図に示すような半導
体装置となる。
曲げダイ4と抜きダイ5の上に載置されたりiドフレー
ム3は、押えブロック6を介してばね7によって押え付
けられている。この状態において、第6図に示すように
パンチ8を下降させれば、先ずリード3−2がリードフ
レーム3から切断分離され、続いて切断されたリード3
−2は曲げダイ4の型内に押し込まれて曲げられる。さ
らに下降するパンチ8は、リード3−2を曲げダイ4の
型形状に沿って塑性変形させ、リード3−2の成形を行
なう。このようにしてパッケージ1とリード3−2はリ
ードフレーム3から分離され、第2図に示すような半導
体装置となる。
(発明が解決しようとする問題点〉
しかしながら、上記の半導体装置の製造方法では、リー
ドフレーム形成工程においてリード3−2の断面形状が
歪んだりバリ3−4を生じるために、次のような問題点
があった。以下、その問題点を第4図(a) 、 (b
) 、第7図及び第8図を用いて説明する。
ドフレーム形成工程においてリード3−2の断面形状が
歪んだりバリ3−4を生じるために、次のような問題点
があった。以下、その問題点を第4図(a) 、 (b
) 、第7図及び第8図を用いて説明する。
第7図はり−ド3−2の傾斜した半導体装置が実装基板
上に搭載されたときの側面図であり、第8図は第7図の
部分拡大図である。
上に搭載されたときの側面図であり、第8図は第7図の
部分拡大図である。
(1)エツチング法によりリードフレーム3を形成し、
リード3−2の断面形状が第4図(a)のように歪んだ
場合には、後工程の曲げ加工工程においてパンチ8から
圧力Pが加えられると、リード3−2には矢印Aの方向
に回転モーメントが作用する。
リード3−2の断面形状が第4図(a)のように歪んだ
場合には、後工程の曲げ加工工程においてパンチ8から
圧力Pが加えられると、リード3−2には矢印Aの方向
に回転モーメントが作用する。
この回転モーメントは、圧力Pと曲げダイ4の反力のそ
れぞれの圧力中心の作用線が一致しないなめに生じるも
のである。
れぞれの圧力中心の作用線が一致しないなめに生じるも
のである。
このため、曲げ加工工程を終了したリード3−2には、
最初に曲げられた部分に捩れ変形を生じ、第7図に示す
ようにリード3−2が傾斜してしまう。
最初に曲げられた部分に捩れ変形を生じ、第7図に示す
ようにリード3−2が傾斜してしまう。
このようなリード3−2の傾斜が生じれば、第8図に示
すように、リード3−2は実装用のプリント配線基板9
上の端子部10に対する位置ずれを生じる。
すように、リード3−2は実装用のプリント配線基板9
上の端子部10に対する位置ずれを生じる。
また、リード3−2は捩れ変形を有しているために、端
子部10に対し角度θの傾斜を生じることになり、端子
部10に対する接触面積が大幅に減少してしまう。それ
故、リード3−2と端子部10の接続部は、接続不良や
信頼性低下のおそれがある。
子部10に対し角度θの傾斜を生じることになり、端子
部10に対する接触面積が大幅に減少してしまう。それ
故、リード3−2と端子部10の接続部は、接続不良や
信頼性低下のおそれがある。
(2)プレス加工法によりリードフレーム3を形成し、
リード3−2の下端両側部に高さ旧、 h2の異なるバ
リ3−4が生じた場合においても、上記(1)のように
リード3−2には傾斜を生じる。即ち、第4図(b)に
おいて、圧力Pがリード3−2上面に加えられれば、下
端両側部のバリ3−4の高さ旧、 h2が異なるなめに
、リード3−2は低い高さh2の矢印Bの方向に傾斜し
てしまう。それ故、上記(1)と同様の問題を生じるこ
とになる。
リード3−2の下端両側部に高さ旧、 h2の異なるバ
リ3−4が生じた場合においても、上記(1)のように
リード3−2には傾斜を生じる。即ち、第4図(b)に
おいて、圧力Pがリード3−2上面に加えられれば、下
端両側部のバリ3−4の高さ旧、 h2が異なるなめに
、リード3−2は低い高さh2の矢印Bの方向に傾斜し
てしまう。それ故、上記(1)と同様の問題を生じるこ
とになる。
(3)上記の歪みやバリ3−4が、リード3−2に部分
的に生じたりその他の原因により、各リード3−2の間
隔にばらつきを生じ、上記(1)と同様の問題を生じる
。
的に生じたりその他の原因により、各リード3−2の間
隔にばらつきを生じ、上記(1)と同様の問題を生じる
。
本発明は、前記従来技術がもっていた問題点として、リ
ードの傾斜や各リード間隔のばらつきが発生し、実装基
板の端子部等との間に接続不良を生じたり、接続部の信
頼性低下を来なすおそれがある点について解決した半導
体装置の製造方法を提供するものである。
ードの傾斜や各リード間隔のばらつきが発生し、実装基
板の端子部等との間に接続不良を生じたり、接続部の信
頼性低下を来なすおそれがある点について解決した半導
体装置の製造方法を提供するものである。
(問題点を解決するための手段)
本発明は前記問題点を解決するために、板状の金属材料
を加工し複数のリード及び該リードを相互に連結する連
結部とを有するリードフレームを形成するリードフレー
ム形成工程と、前記リードフレーム上に半導体素子を搭
載し該半導体素子を前記リードに接続後封止する半導体
素子搭載工程と、前記リードを含む封止後の半導体素子
部分を前記リードフレームから切り離し該リードに曲げ
加工を行なう曲げ加工工程とを施す半導体装置の製造方
法において、前記曲げ加工工程における前記半導体素子
部分の切り離しは前記連結部を含めて行なうと共に、前
記曲げ加工工程終了後に前記連結部を切除する工程を施
すこととしたものである。
を加工し複数のリード及び該リードを相互に連結する連
結部とを有するリードフレームを形成するリードフレー
ム形成工程と、前記リードフレーム上に半導体素子を搭
載し該半導体素子を前記リードに接続後封止する半導体
素子搭載工程と、前記リードを含む封止後の半導体素子
部分を前記リードフレームから切り離し該リードに曲げ
加工を行なう曲げ加工工程とを施す半導体装置の製造方
法において、前記曲げ加工工程における前記半導体素子
部分の切り離しは前記連結部を含めて行なうと共に、前
記曲げ加工工程終了後に前記連結部を切除する工程を施
すこととしたものである。
(作用)
本発明によれば、以上のように半導体装置の製造方法を
構成しなので、曲げ加工工程において、半導体素子部分
に含まれてリードフレームから切断された連結部は、各
リードの端部を相互に連結し、曲げ加工が施される際、
リードに作用する回転モーメントに抗して、該リードの
傾斜を防ぐ働きをする。また、各リードの動きを拘束し
、前記曲げ加工に伴う各リード間隔のばらつきの発生を
防止する働きもする。したがって、前記問題点を除去す
ることができる。
構成しなので、曲げ加工工程において、半導体素子部分
に含まれてリードフレームから切断された連結部は、各
リードの端部を相互に連結し、曲げ加工が施される際、
リードに作用する回転モーメントに抗して、該リードの
傾斜を防ぐ働きをする。また、各リードの動きを拘束し
、前記曲げ加工に伴う各リード間隔のばらつきの発生を
防止する働きもする。したがって、前記問題点を除去す
ることができる。
(実施例)
= 9−
第1図(a)〜(d)は本発明の第1の実施例における
半導体装置の製造方法を示す製造工程図であり、同図(
a)はリードフレームの平面図、同図(b)はリードの
曲げ加工状態を示す部分断面図、同図(C)は曲げ加工
終了後の半導体装置の平面図、及び同図(d)は連結部
の切除状態を示す部分断面図である。以下、図を用いて
各工程毎に製造方法を説明する。
半導体装置の製造方法を示す製造工程図であり、同図(
a)はリードフレームの平面図、同図(b)はリードの
曲げ加工状態を示す部分断面図、同図(C)は曲げ加工
終了後の半導体装置の平面図、及び同図(d)は連結部
の切除状態を示す部分断面図である。以下、図を用いて
各工程毎に製造方法を説明する。
(イ)第1工程
先ず、第1図(a)に示すように、板状の金属材料に通
常のエツチングやプレス加工等を施すことにより、例え
ばフラットパック形半導体装置用のリードフレーム21
を形成する。このリードフレーム21は従来のものと同
様に、中央部に形成された素子搭載部22の周囲4方向
に複数のリード23を形成し、各方向のリード23をそ
の垂直方向に連結部24によって連結する構成とする。
常のエツチングやプレス加工等を施すことにより、例え
ばフラットパック形半導体装置用のリードフレーム21
を形成する。このリードフレーム21は従来のものと同
様に、中央部に形成された素子搭載部22の周囲4方向
に複数のリード23を形成し、各方向のリード23をそ
の垂直方向に連結部24によって連結する構成とする。
(ロ)第2工程
前記リードフレーム21の素子搭載部22上に半導体素
子を搭載し、この半導体素子と各リード23の内方端部
とを接続する。その後、半導体素子及びその接続部付近
を樹脂封止し、第1図(b)に示すパッケージ25を形
成する。
子を搭載し、この半導体素子と各リード23の内方端部
とを接続する。その後、半導体素子及びその接続部付近
を樹脂封止し、第1図(b)に示すパッケージ25を形
成する。
(ハ)第3工程
次に、第1図(b)に示すように、パッケージ25が形
成されたリードフレーム21にプレス26を使用して曲
げ加工工程を施す。この際プレス26は、リードフレー
ム21の連結部24を第1図の切断線Cの如く切断可能
なように設定しておく。
成されたリードフレーム21にプレス26を使用して曲
げ加工工程を施す。この際プレス26は、リードフレー
ム21の連結部24を第1図の切断線Cの如く切断可能
なように設定しておく。
このように設定されたプレス26の曲げダイ27と抜き
ダイ28の上にリードフレーム21を載置し、そのリー
ド23部分をばね力を利用した押えブロック29により
押え付ける。この状態において、パンチ30を下降させ
れば、先ず連結部24が前記切断線Cで切断され、続い
てリード23が曲げダイ27の打ち抜き型内に押し込ま
れて曲げられる。このとき、リード23に歪みやパリが
生じている場合には、その折曲部23−1付近に回転モ
ーメントが作用する。
ダイ28の上にリードフレーム21を載置し、そのリー
ド23部分をばね力を利用した押えブロック29により
押え付ける。この状態において、パンチ30を下降させ
れば、先ず連結部24が前記切断線Cで切断され、続い
てリード23が曲げダイ27の打ち抜き型内に押し込ま
れて曲げられる。このとき、リード23に歪みやパリが
生じている場合には、その折曲部23−1付近に回転モ
ーメントが作用する。
しかし、各リード23の先端部は連結部24によって連
結されており、この連結部24が回転モーメントに抗す
るので、リード23が傾斜することはない。
結されており、この連結部24が回転モーメントに抗す
るので、リード23が傾斜することはない。
さらにパンチ30を下降させれば、リード23は打ち抜
き型の形状に沿って塑性変形し、所定形状に成形される
。この際、リード23を曲げダイ27とパンチ30の間
で強く圧縮することにより、前記回転モーメントによる
リード23の残留応力を完全に除去する。
き型の形状に沿って塑性変形し、所定形状に成形される
。この際、リード23を曲げダイ27とパンチ30の間
で強く圧縮することにより、前記回転モーメントによる
リード23の残留応力を完全に除去する。
(ニ)第4工程
前記第3工程が終了した段階で、リード23を含む半導
体素子部分はリードフレーム21から分離され、第1図
(C)に示すような個々の半導体装置31となる。この
半導体装置31の各リード23は連結部24によって連
結されているので、本工程においてこの連結部24をプ
レスにより切除する。
体素子部分はリードフレーム21から分離され、第1図
(C)に示すような個々の半導体装置31となる。この
半導体装置31の各リード23は連結部24によって連
結されているので、本工程においてこの連結部24をプ
レスにより切除する。
先ず、曲げダイ32上の所定位置に半導体装置31を載
置し、連結部24のみが外部に突出した状態とする。こ
の状態の半導体装置31のリード23をばね33の力を
利用して押えブロック34で固定した後に、パンチ35
を下降させて連結部24を切除する。この切除工程にお
いては、曲げダイ等を取り替えることにより、前工程で
使用したプレス26の使用が可能である。また、この切
除工程は、曲げ加工工程に続く工程として従来の自動化
ラインの中に容易に組み込むことができる。
置し、連結部24のみが外部に突出した状態とする。こ
の状態の半導体装置31のリード23をばね33の力を
利用して押えブロック34で固定した後に、パンチ35
を下降させて連結部24を切除する。この切除工程にお
いては、曲げダイ等を取り替えることにより、前工程で
使用したプレス26の使用が可能である。また、この切
除工程は、曲げ加工工程に続く工程として従来の自動化
ラインの中に容易に組み込むことができる。
以上の本実施例においては、次の利点を有する。
■ リードフレーム21からリード23を切り離す際に
、連結部24をリード23側に含めて連結部24におい
て切断する製造方法としたので、リード23に曲げ加工
による回転モーメントが作用しても、連結部24の抗力
によりリード23に傾斜を生じることはない。また、各
リード23の間隔を乱そうとする力が作用しても、連結
部24はリード23の動きを拘束するので、各リード2
3間隔にばらつきを生じることはない。
、連結部24をリード23側に含めて連結部24におい
て切断する製造方法としたので、リード23に曲げ加工
による回転モーメントが作用しても、連結部24の抗力
によりリード23に傾斜を生じることはない。また、各
リード23の間隔を乱そうとする力が作用しても、連結
部24はリード23の動きを拘束するので、各リード2
3間隔にばらつきを生じることはない。
■ リードフレーム21は、従来のパターンのものをそ
のまま使用することが可能であり、しかも連結部24の
切除工程には従来のプレスを使用することができる。し
たがって、従来の半導体装置の製造工程を大幅に変更す
ることなく、本実施例の製造方法の導入が可能であり、
その自動化も容易で−1貴 − ある。
のまま使用することが可能であり、しかも連結部24の
切除工程には従来のプレスを使用することができる。し
たがって、従来の半導体装置の製造工程を大幅に変更す
ることなく、本実施例の製造方法の導入が可能であり、
その自動化も容易で−1貴 − ある。
第9図は本発明の第2の実施例を示す半導体装置の製造
方法におけるリードフレームの平面図を示すものである
。
方法におけるリードフレームの平面図を示すものである
。
この実施例が第1の実施例と異なる点は、リードフレー
ム41を形成する際に、リード42の長さ方向に垂直に
連結部43を新たに形成するようにしたことである。
ム41を形成する際に、リード42の長さ方向に垂直に
連結部43を新たに形成するようにしたことである。
このようなパターンのリードフレーム41を形成するこ
ととすれば、曲げ加工工程においてリードフレーム41
からリード42を切り離す際には、連結部43を含むよ
うに切断線りでリードを切断すればよく、第1の実施例
における連結部24切断のためのパンチを設ける必要は
なく、従来のパンチの使用が可能である。
ととすれば、曲げ加工工程においてリードフレーム41
からリード42を切り離す際には、連結部43を含むよ
うに切断線りでリードを切断すればよく、第1の実施例
における連結部24切断のためのパンチを設ける必要は
なく、従来のパンチの使用が可能である。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。
が可能であり、例えば次のような変形例が挙げられる。
(i) 本実施例においては、フラットパック形の半
導体装置について示したがこれに限定されず、例えばD
IP(Dual In −1ine Package)
形等の半導体装置とすることもできる。また、半導体素
子の封止も樹脂封止に限らず、セラミックパッケージ等
による気密封止形の半導体装置にも適用可能である。さ
らに、リード23.42は必ずしもパッケージ25の4
方向に形成される必要はなく、例えば2方向に形成され
る半導体装置でもよい。
導体装置について示したがこれに限定されず、例えばD
IP(Dual In −1ine Package)
形等の半導体装置とすることもできる。また、半導体素
子の封止も樹脂封止に限らず、セラミックパッケージ等
による気密封止形の半導体装置にも適用可能である。さ
らに、リード23.42は必ずしもパッケージ25の4
方向に形成される必要はなく、例えば2方向に形成され
る半導体装置でもよい。
(ii) 第1、第2の実施例の連結部24.43の
形状、形成方法及び切断方法等は図示のものに限定され
ない。要するに、連結部24.43を含む半導体素子部
分をリードフレーム21.41から切り離す際に、各リ
ード23.42を連結する連結部24.43が残るもの
であればよい。例えば、第1図(a)において、連結部
24をその長さ方向に沿って2分するような切断方法を
用いることも可能である。
形状、形成方法及び切断方法等は図示のものに限定され
ない。要するに、連結部24.43を含む半導体素子部
分をリードフレーム21.41から切り離す際に、各リ
ード23.42を連結する連結部24.43が残るもの
であればよい。例えば、第1図(a)において、連結部
24をその長さ方向に沿って2分するような切断方法を
用いることも可能である。
(iii) 第1図((1)においては、パンチ35
に傾斜角度を与え、連結部24に対しほぼ垂直に切除す
ることとしたが、パンチ35を垂直方向に下降させて連
結部24を切除してもよい。
に傾斜角度を与え、連結部24に対しほぼ垂直に切除す
ることとしたが、パンチ35を垂直方向に下降させて連
結部24を切除してもよい。
(iv) その他、図示の構造、形状、個数及び方法
等に限定されず、例えばリード23.42の曲げる箇所
、曲げ角度及びその曲げ方等は図示のものに限定する必
要はない。
等に限定されず、例えばリード23.42の曲げる箇所
、曲げ角度及びその曲げ方等は図示のものに限定する必
要はない。
(発明の効果)
以上詳細に説明したように本発明によれば、曲げ加工工
程において、半導体素子部分のリードフレームからの切
り離しは連結部を含めて行なう製造方法としたので、リ
ードに曲げ加工を施す際のリードの傾斜を防止すると共
に、各リード間隔のばらつきを防ぐことができる。また
、本発明の製造方法は、従来の製造工程を大幅に変更す
ることなく導入が可能であり、その自動化も容易に実施
できる。したがって、リードの精度良い成形を容易に可
能にすると共に、半導体装置と実装基板等との接続不良
を防止し、接続部の信頼性を飛躍的に向上させることが
できるという効果がある。
程において、半導体素子部分のリードフレームからの切
り離しは連結部を含めて行なう製造方法としたので、リ
ードに曲げ加工を施す際のリードの傾斜を防止すると共
に、各リード間隔のばらつきを防ぐことができる。また
、本発明の製造方法は、従来の製造工程を大幅に変更す
ることなく導入が可能であり、その自動化も容易に実施
できる。したがって、リードの精度良い成形を容易に可
能にすると共に、半導体装置と実装基板等との接続不良
を防止し、接続部の信頼性を飛躍的に向上させることが
できるという効果がある。
第1図(a)〜(d)は本発明の実施例における半導体
装置の製造方法を示す製造工程図であり、同図(a)は
リードフレームの平面図、同図(b)はリードの曲げ加
工状態図、同図(C)は曲げ加工後の半導体装置の平面
図及び同図(d)はリードの連結部の切除状態図、第2
図(a) 、 (b)は従来の半導体装置を示すもので
、同図(a)はその平面図及び同図(b)はその側面図
、第3図は従来の半導体装置のリードフレームの平面図
、第4図(a) 、 (b)は第3図のリードフレーム
のリード断面図で、同図(a)はエツチングにより形成
されたリード及び同図(b)はプレス加工により形成さ
れたリード、第5図は従来のリードの曲げ加工状態図、
第6図は第5図の部分拡大図、第7図はリードが傾斜し
た従来の半導体装置の側面図、第8図は第7図の部分拡
大図、第9図は本発明の第2の実施例における製造方法
のリードフレーム平面図である。 21、41・・・・・・リードフレーム、22・・・・
・・素子搭載部、23、42・・・・・・リード、24
.43・・・・・・連結部、25・・・・・・パッケー
ジ、26・・・・・・プレス、27.32・・・・・・
曲げダイ、28・・・・・・抜きダイ、29.34・・
・・・・押えブロック、30゜= 17− 出願人代理人 柿 本 恭 成c、r (Y)
+ へ へ ヘ ヘ O= 、、1 □工 1糺−l!;。 吊 I CO 膏 手続補正書く自発) 昭和63年 5月23日 特許庁長官 小川邦人 殿 賑1 事件の表示 昭和62年特許願第69588号 2 発明の名称 半導体装置の製造方法 代表者 橋本南海男 5 補正の対象 図面 6 補正の内容 (C) 本発明の半導体装置のM迭工程図 第1図
装置の製造方法を示す製造工程図であり、同図(a)は
リードフレームの平面図、同図(b)はリードの曲げ加
工状態図、同図(C)は曲げ加工後の半導体装置の平面
図及び同図(d)はリードの連結部の切除状態図、第2
図(a) 、 (b)は従来の半導体装置を示すもので
、同図(a)はその平面図及び同図(b)はその側面図
、第3図は従来の半導体装置のリードフレームの平面図
、第4図(a) 、 (b)は第3図のリードフレーム
のリード断面図で、同図(a)はエツチングにより形成
されたリード及び同図(b)はプレス加工により形成さ
れたリード、第5図は従来のリードの曲げ加工状態図、
第6図は第5図の部分拡大図、第7図はリードが傾斜し
た従来の半導体装置の側面図、第8図は第7図の部分拡
大図、第9図は本発明の第2の実施例における製造方法
のリードフレーム平面図である。 21、41・・・・・・リードフレーム、22・・・・
・・素子搭載部、23、42・・・・・・リード、24
.43・・・・・・連結部、25・・・・・・パッケー
ジ、26・・・・・・プレス、27.32・・・・・・
曲げダイ、28・・・・・・抜きダイ、29.34・・
・・・・押えブロック、30゜= 17− 出願人代理人 柿 本 恭 成c、r (Y)
+ へ へ ヘ ヘ O= 、、1 □工 1糺−l!;。 吊 I CO 膏 手続補正書く自発) 昭和63年 5月23日 特許庁長官 小川邦人 殿 賑1 事件の表示 昭和62年特許願第69588号 2 発明の名称 半導体装置の製造方法 代表者 橋本南海男 5 補正の対象 図面 6 補正の内容 (C) 本発明の半導体装置のM迭工程図 第1図
Claims (1)
- 板状の金属材料を加工し複数のリード及び該リードを
相互に連結する連結部とを有するリードフレームを形成
するリードフレーム形成工程と、前記リードフレーム上
に半導体素子を搭載し該半導体素子を前記リードに接続
後封止する半導体素子搭載工程と、前記リードを含む封
止後の半導体素子部分を前記リードフレームから切り離
し該リードに曲げ加工を行なう曲げ加工工程とを施す半
導体装置の製造方法において、前記曲げ加工工程におけ
る前記半導体素子部分の切り離しは前記連結部を含めて
行なうと共に、前記曲げ加工工程終了後に前記連結部を
切除する工程を施すことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6958887A JPS63234551A (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6958887A JPS63234551A (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234551A true JPS63234551A (ja) | 1988-09-29 |
Family
ID=13407137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6958887A Pending JPS63234551A (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370165A (ja) * | 1989-08-09 | 1991-03-26 | Yamada Seisakusho:Kk | 樹脂封止半導体装置の外部リードの折曲方法およびフォーミング装置 |
| JPH04171852A (ja) * | 1990-11-05 | 1992-06-19 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-03-24 JP JP6958887A patent/JPS63234551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370165A (ja) * | 1989-08-09 | 1991-03-26 | Yamada Seisakusho:Kk | 樹脂封止半導体装置の外部リードの折曲方法およびフォーミング装置 |
| JPH04171852A (ja) * | 1990-11-05 | 1992-06-19 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| KR20030076199A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| JPS63234551A (ja) | 半導体装置の製造方法 | |
| US7402462B2 (en) | Folded frame carrier for MOSFET BGA | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JP3908869B2 (ja) | セラミック基板の製造方法 | |
| JPH08148623A (ja) | 半導体装置 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JP2788780B2 (ja) | 外部リードの形状修正方法 | |
| JP3226874B2 (ja) | リード切断方法 | |
| JPS59129451A (ja) | リ−ドフレ−ム | |
| JP2708343B2 (ja) | 半導体装置の製造方法およびリードフレーム | |
| JPH05315531A (ja) | リードフレーム及びその製造方法 | |
| JPS63208257A (ja) | リ−ドフレ−ム | |
| JPS63128739A (ja) | リ−ドフレ−ムの製造方法 | |
| JP2000311978A (ja) | 半導体装置及び半導体装置の試験方法 | |
| JPH07161901A (ja) | 半導体装置の製造方法 | |
| JP3076948B2 (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPH0574982A (ja) | 半導体パツケージ | |
| JPS6347272B2 (ja) | ||
| JPS6242389B2 (ja) | ||
| JPH05291454A (ja) | リードフレームの製造方法 |