JPS63234677A - 電荷結合素子の駆動方法 - Google Patents
電荷結合素子の駆動方法Info
- Publication number
- JPS63234677A JPS63234677A JP62069617A JP6961787A JPS63234677A JP S63234677 A JPS63234677 A JP S63234677A JP 62069617 A JP62069617 A JP 62069617A JP 6961787 A JP6961787 A JP 6961787A JP S63234677 A JPS63234677 A JP S63234677A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clock pulse
- charge
- transfer
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＶＴＲカメラまたは工業計測用カメラに用いら
れる固体撮像素子に関し、特に電荷結合素子の駆動法に
関する。
れる固体撮像素子に関し、特に電荷結合素子の駆動法に
関する。
第２図に二次元インターライン転送方式電荷結合撮像素
子の光電変換部２セル分の平面図、第３図に従来の駆動
方式のタイミングチャート、第４図に第２図のＡ−Ａ’
の断面図をそれぞれ示す。
子の光電変換部２セル分の平面図、第３図に従来の駆動
方式のタイミングチャート、第４図に第２図のＡ−Ａ’
の断面図をそれぞれ示す。
二次元インターライン転送方式電荷結合素子は電荷転送
形式により表面チャンネル型と埋込みチャンネル型があ
るが、図示したものは埋込チャンネル型である。この埋
込みチャンネル型の二次元インターライン転送方式電荷
結合撮像素子は特開昭５４−１１４９２２ 号公報に
詳しく説明されている。第２〜４図のものは電荷転送り
ロックが４相である点で特開昭５４−１１４９２２号公
報のものと相違するが、基本的には同じである。
形式により表面チャンネル型と埋込みチャンネル型があ
るが、図示したものは埋込チャンネル型である。この埋
込みチャンネル型の二次元インターライン転送方式電荷
結合撮像素子は特開昭５４−１１４９２２ 号公報に
詳しく説明されている。第２〜４図のものは電荷転送り
ロックが４相である点で特開昭５４−１１４９２２号公
報のものと相違するが、基本的には同じである。
Ｐ型の半導体基板１１の表面領域にＮ型の光電変換領域
１とＰ 型のチャンネルストップ領域３と垂直シフトレ
ジスタ領域となるＮ−型のウェル領域１３とが形成され
ている。チャンネルストップ領域８は垂直シフトレジス
タ領域２に光電変換領域１から電荷を転送するトランス
ファゲート領域３の部分を除いて光電変換領域１を囲ん
でいる。
１とＰ 型のチャンネルストップ領域３と垂直シフトレ
ジスタ領域となるＮ−型のウェル領域１３とが形成され
ている。チャンネルストップ領域８は垂直シフトレジス
タ領域２に光電変換領域１から電荷を転送するトランス
ファゲート領域３の部分を除いて光電変換領域１を囲ん
でいる。
トランスファゲート領域３はＰ型の半導体基板１工が表
面にあられれている。光電変換領域ｌは透明の絶縁膜に
よって被覆されており、この絶縁膜を通して入射する光
によって電荷を生じ、これを半導体基板１１との間のＰ
Ｎ接合容量に蓄積する。
面にあられれている。光電変換領域ｌは透明の絶縁膜に
よって被覆されており、この絶縁膜を通して入射する光
によって電荷を生じ、これを半導体基板１１との間のＰ
Ｎ接合容量に蓄積する。
垂直シフトレジスタ領域２でけＮ−型のウェル領域１３
上に薄い絶縁膜１２を介して第１ポリシリコン９による
′ｇ極と第２ポリシリコン１０による電極との２層構造
の転送電極が形成されている。
上に薄い絶縁膜１２を介して第１ポリシリコン９による
′ｇ極と第２ポリシリコン１０による電極との２層構造
の転送電極が形成されている。
これら転送電極には電極４．５．６．７を介してクロッ
クφ７□、φ７□、φＶＳ＋φｖ４が順次与えられてい
る。光電変換領域１は垂直シフトレジスタ領域２に沿っ
て多数列をなして形成されており、垂直シフトレジスタ
領域２と光電変換領域１の列との組が多数並列配置され
ている。各垂直シフトレジスタ領域２の端部には水平シ
フトレジスタが設けられており、水平シフトレジスタの
端部に電荷−電圧変換をする出力検出部が形成されてい
る。
クφ７□、φ７□、φＶＳ＋φｖ４が順次与えられてい
る。光電変換領域１は垂直シフトレジスタ領域２に沿っ
て多数列をなして形成されており、垂直シフトレジスタ
領域２と光電変換領域１の列との組が多数並列配置され
ている。各垂直シフトレジスタ領域２の端部には水平シ
フトレジスタが設けられており、水平シフトレジスタの
端部に電荷−電圧変換をする出力検出部が形成されてい
る。
蓄積期間中に光電変換領域１に入射した光によって電荷
が蓄積され、これが入射光に応じた信号電荷となる。信
号電荷は垂直ブランキング期間中にクロックパルスφ７
．に生じる高電圧レベルＶＨの読出パルスφＴＧＯＮ
によって光電変換領域１から垂直シフトレジスタ領域
２ヘトランスフアゲート領域３を介して転送される。こ
の信号電荷の転送はクロックパルスφｌの高電圧Ｖｕに
よってトランスファゲート領域３がオンされることに依
って行なわれる。垂直シフトレジスタ領域２に転送され
た信号電荷は中間レベルＶＭと低レベルＶｔ。
が蓄積され、これが入射光に応じた信号電荷となる。信
号電荷は垂直ブランキング期間中にクロックパルスφ７
．に生じる高電圧レベルＶＨの読出パルスφＴＧＯＮ
によって光電変換領域１から垂直シフトレジスタ領域
２ヘトランスフアゲート領域３を介して転送される。こ
の信号電荷の転送はクロックパルスφｌの高電圧Ｖｕに
よってトランスファゲート領域３がオンされることに依
って行なわれる。垂直シフトレジスタ領域２に転送され
た信号電荷は中間レベルＶＭと低レベルＶｔ。
の２値レベルの４相のクロックパルスφｖ１＋φＶ２゜
φｖ３．φｖ４ で垂直シフトレジスタ領域２を転送
され、水平シフトレジスタ（図示せず）に達し、水平シ
フトレジスタを転送されて出力検出部で電圧に変換され
る。この電荷転送が行なわれている期間に光電変換領域
１／′ｉ次の信号電荷を蓄積する。
φｖ３．φｖ４ で垂直シフトレジスタ領域２を転送
され、水平シフトレジスタ（図示せず）に達し、水平シ
フトレジスタを転送されて出力検出部で電圧に変換され
る。この電荷転送が行なわれている期間に光電変換領域
１／′ｉ次の信号電荷を蓄積する。
蓄積された信号電荷は光電変換領域１からオンしたトラ
ンスファゲート領域３を介して垂直シフトレジスタ領域
２に転送されて次の信号電荷転送を行う。
ンスファゲート領域３を介して垂直シフトレジスタ領域
２に転送されて次の信号電荷転送を行う。
この従来の駆動方法では信号電荷の読み出し時に読み出
される信号電荷を受けとる垂直シフトレジスタの電極が
高電位ＶＨになり、隣接する垂直シフトレジスタ電極が
それぞれクロックパルスφＶ４＋φＹ２によって中間電
圧ＶＭおよび低電圧ＶＬになっている。この為クロック
パルスφｖ４の与えられている第２層ポリシリコン１０
による電極とクロックパルスφｖ２の与えられている第
４層ポリシリコン９の電極との電圧差としてＭｕ−ＶＬ
の電圧が加わることになる。具体的数字で示すと１９ｖ
前後の大きな電圧が印加されることとなっていた。
される信号電荷を受けとる垂直シフトレジスタの電極が
高電位ＶＨになり、隣接する垂直シフトレジスタ電極が
それぞれクロックパルスφＶ４＋φＹ２によって中間電
圧ＶＭおよび低電圧ＶＬになっている。この為クロック
パルスφｖ４の与えられている第２層ポリシリコン１０
による電極とクロックパルスφｖ２の与えられている第
４層ポリシリコン９の電極との電圧差としてＭｕ−ＶＬ
の電圧が加わることになる。具体的数字で示すと１９ｖ
前後の大きな電圧が印加されることとなっていた。
この大きな電位差のために第１層ポリシリコン９と第２
層ポリシリコン１０との間の絶縁膜１２が絶縁破壊を起
すことがある。この絶縁破壊によって第１層ポリシリコ
ン９と第２層ポリシリコン１０とが短絡し動作不良とな
ることがあった。
層ポリシリコン１０との間の絶縁膜１２が絶縁破壊を起
すことがある。この絶縁破壊によって第１層ポリシリコ
ン９と第２層ポリシリコン１０とが短絡し動作不良とな
ることがあった。
本発明の電荷結合素子の駆動方法は、信号電荷の光電変
換領域からの読み出し時に読出パルスの加わる転送電極
とそれに隣接する転送電極との間に高電圧が印加されな
い様に、読出パルスの加わる転送電極に隣接する転送電
極には、信号電荷の光電変換領域からの読み出し時に、
クロックパルスの中間電圧と低電圧との２値レベルのう
ち中間電圧を与えるようにしている。
換領域からの読み出し時に読出パルスの加わる転送電極
とそれに隣接する転送電極との間に高電圧が印加されな
い様に、読出パルスの加わる転送電極に隣接する転送電
極には、信号電荷の光電変換領域からの読み出し時に、
クロックパルスの中間電圧と低電圧との２値レベルのう
ち中間電圧を与えるようにしている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のタイミングチャートを示し
ている。以下に、この第１図のタイミングチャートを用
い、第２図および第４図を参照して説明する。φ７８．
φＶ２１φｖＳ＋φｖ４は垂直シフトレジスタに印加さ
れる４相のクロックパルスであり、そのタイミングとそ
の波高値（電圧値）を示している。クロックパルスφｖ
１には、信号電荷を光電変換領域１から垂直シフトレジ
スタに転送する時に、高電圧ＶＨの読出パルスφＴＧＯ
Ｎ が加えられている。この読出パルスφＴＧＯＮと同
期して、クロックパルスφｖ２の電位は低電圧ＶＬから
中間電圧ＶＭにもち上けられている。
ている。以下に、この第１図のタイミングチャートを用
い、第２図および第４図を参照して説明する。φ７８．
φＶ２１φｖＳ＋φｖ４は垂直シフトレジスタに印加さ
れる４相のクロックパルスであり、そのタイミングとそ
の波高値（電圧値）を示している。クロックパルスφｖ
１には、信号電荷を光電変換領域１から垂直シフトレジ
スタに転送する時に、高電圧ＶＨの読出パルスφＴＧＯ
Ｎ が加えられている。この読出パルスφＴＧＯＮと同
期して、クロックパルスφｖ２の電位は低電圧ＶＬから
中間電圧ＶＭにもち上けられている。
次に動作を説明すると垂直プラキング期間中クロックパ
ルスφｖ１に読出パルスφＴＧＯＮが加わって高電圧Ｖ
Ｈになったとき、信号電荷が光電変換領域１からトラン
スファゲート領域３を介して垂直シフトレジスタ領域２
の転送電極直下に移動する。
ルスφｖ１に読出パルスφＴＧＯＮが加わって高電圧Ｖ
Ｈになったとき、信号電荷が光電変換領域１からトラン
スファゲート領域３を介して垂直シフトレジスタ領域２
の転送電極直下に移動する。
この期間中、クロックパルスφｖ２は低電圧ＶＬから中
間電圧ＶＭを保つ様に変化する。この時、クロックパル
スφｖ４は中間電圧ＶＭにあるので、読出パルスφＴＧ
ＯＮ の与えられる転送電極の両隣の転送電極はいず
れも中間電圧ＶＭとなる。これにより読み出された信号
電荷はクロックパルスφＶ４＋φｖ１．φｖ２ の与え
られた転送電極下に蓄積される。
間電圧ＶＭを保つ様に変化する。この時、クロックパル
スφｖ４は中間電圧ＶＭにあるので、読出パルスφＴＧ
ＯＮ の与えられる転送電極の両隣の転送電極はいず
れも中間電圧ＶＭとなる。これにより読み出された信号
電荷はクロックパルスφＶ４＋φｖ１．φｖ２ の与え
られた転送電極下に蓄積される。
クロックパルスφｖ３の電圧値のみが低電圧ＶＬとなっ
ており、クロックパルスφｖ３の与えられる転送電極の
直下の電位が低くなっているため、信号電荷間の分離は
保たれる。読出しパルスφＴＧＯＮの後は再びクロック
パルスφｖ２の電圧値は高電圧ＶＭから低電圧ＶＬに変
化する。この為、読み出された信号電荷はクロックパル
スφｖ４とφｖ１の与えられる電極直下に蓄積される。
ており、クロックパルスφｖ３の与えられる転送電極の
直下の電位が低くなっているため、信号電荷間の分離は
保たれる。読出しパルスφＴＧＯＮの後は再びクロック
パルスφｖ２の電圧値は高電圧ＶＭから低電圧ＶＬに変
化する。この為、読み出された信号電荷はクロックパル
スφｖ４とφｖ１の与えられる電極直下に蓄積される。
ブランキング期間終了後は従来と同様の動作によって順
次垂直シフトレジスタを転送され、水平シフトレジスル
ｔ経て出力検出部に転送され信号出力となる。
次垂直シフトレジスタを転送され、水平シフトレジスル
ｔ経て出力検出部に転送され信号出力となる。
次の読み出し期間には読出しパルスφＴＧＯＮ がク
ロックパルスφｖ３ に表ワれクロックパルスφｖ４の
電位がこの期間だけ低電圧ＶＬから中間電圧ＶＭに持ち
上げられる。以後、前述の動作によって読み出された信
号電荷を転送することにより、全ての光電変換領域１の
信号電荷が読み出される。
ロックパルスφｖ３ に表ワれクロックパルスφｖ４の
電位がこの期間だけ低電圧ＶＬから中間電圧ＶＭに持ち
上げられる。以後、前述の動作によって読み出された信
号電荷を転送することにより、全ての光電変換領域１の
信号電荷が読み出される。
以上説明したように本発明は、信号電荷の読み出し時に
信号電荷を受は取れる禄高電圧ＶＨの印加された垂直シ
フトレジスタ電極の隣接する両側の垂直シフトレジスタ
に中間電圧ＶＭ ｆ印加することにより、垂直ブランキ
ング中に隣接する電極間にかかる電圧が低く保たれ、こ
れによって隣接する電極間で静電破壊が生じることがな
く、動作不良となることを防ぐことができる効果がある
。
信号電荷を受は取れる禄高電圧ＶＨの印加された垂直シ
フトレジスタ電極の隣接する両側の垂直シフトレジスタ
に中間電圧ＶＭ ｆ印加することにより、垂直ブランキ
ング中に隣接する電極間にかかる電圧が低く保たれ、こ
れによって隣接する電極間で静電破壊が生じることがな
く、動作不良となることを防ぐことができる効果がある
。
また本発明はインターライン方式について述べたが、イ
ンターラインフレームトランスファ方式にも適用できる
ことはいうまでもない。
ンターラインフレームトランスファ方式にも適用できる
ことはいうまでもない。
第１図は本発明の一実施例による電荷転送りロックのタ
イミングチャート、第２図は二次元インターライン転送
方式電荷結合撮像素子のセルの平面模式図、第３図は従
来の電荷転送りロックのタイミングチャート、第４図は
第２図のＡ−Ａ’線での断面図である。 １・・・・・・光電変換領域、２・・・・・・垂直シフ
トレジスタ領域、３・・・・・・トランスファゲート領
域、４．５゜６．７・・・・・・電極、８・・・・・・
チャネルストップ、９・・・・・・第１層ポリシリコン
、１０・・・・・・第２層ポリシリコン。 葛 ｌ 図 第３ 図
イミングチャート、第２図は二次元インターライン転送
方式電荷結合撮像素子のセルの平面模式図、第３図は従
来の電荷転送りロックのタイミングチャート、第４図は
第２図のＡ−Ａ’線での断面図である。 １・・・・・・光電変換領域、２・・・・・・垂直シフ
トレジスタ領域、３・・・・・・トランスファゲート領
域、４．５゜６．７・・・・・・電極、８・・・・・・
チャネルストップ、９・・・・・・第１層ポリシリコン
、１０・・・・・・第２層ポリシリコン。 葛 ｌ 図 第３ 図
Claims (1)
- 半導体基板上に光電変換領域および該光電変換領域で
発生した信号電荷を転送する電荷結合シフトレジスタと
を有する電荷結合素子の前記電荷結合シフトレジスタに
与える２値レベルの電荷転送クロックパルスの１つを前
記２値レベルより高電圧とすることによって前記光電変
換領域から前記電荷結合シフトレジスタに電荷を読み出
している期間、この高電圧とされた電荷転送クロックパ
ルスの与えられる転送電極に隣接する両側の転送電極に
与えられる電荷転送クロックパルスの電圧を前記２値レ
ベルのうち高い電圧レベルにすることを特徴とする電荷
結合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069617A JPS63234677A (ja) | 1987-03-23 | 1987-03-23 | 電荷結合素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069617A JPS63234677A (ja) | 1987-03-23 | 1987-03-23 | 電荷結合素子の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234677A true JPS63234677A (ja) | 1988-09-29 |
Family
ID=13408003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069617A Pending JPS63234677A (ja) | 1987-03-23 | 1987-03-23 | 電荷結合素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181581A (ja) * | 1989-01-06 | 1990-07-16 | Nec Corp | 固体撮像素子の駆動方法 |
| US7038723B1 (en) | 1999-04-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device, method for driving the same and camera using the same |
-
1987
- 1987-03-23 JP JP62069617A patent/JPS63234677A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181581A (ja) * | 1989-01-06 | 1990-07-16 | Nec Corp | 固体撮像素子の駆動方法 |
| US7038723B1 (en) | 1999-04-26 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device, method for driving the same and camera using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4032976A (en) | Smear reduction in ccd imagers | |
| US4697200A (en) | Field storage drive in interline transfer CCD image sensor | |
| EP0365000B1 (en) | CCD image sensor with vertical overflow drain | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| GB2065974A (en) | Integrated CCD Image Sensor of the Interline Transfer Type | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| JPS5983477A (ja) | 撮像方式 | |
| JPH02309877A (ja) | 固体撮像装置 | |
| JPS6141468B2 (ja) | ||
| EP0509456B1 (en) | FIT-CCD image sensing device | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| US4860326A (en) | Solid-state image pickup device | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP3185939B2 (ja) | 固体撮像装置 | |
| JP2904180B2 (ja) | 電荷転送装置の駆動方法 | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS61198981A (ja) | 撮像装置 | |
| JP3148459B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JP2630492B2 (ja) | 固体撮像装置 | |
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0433143B2 (ja) | ||
| JPS61145974A (ja) | 固体撮像装置およびその駆動方法 |