JPH0433143B2 - - Google Patents
Info
- Publication number
- JPH0433143B2 JPH0433143B2 JP57173221A JP17322182A JPH0433143B2 JP H0433143 B2 JPH0433143 B2 JP H0433143B2 JP 57173221 A JP57173221 A JP 57173221A JP 17322182 A JP17322182 A JP 17322182A JP H0433143 B2 JPH0433143 B2 JP H0433143B2
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- ccd
- series
- vertical
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は走査素子およびスイツチ素子群を集積
した半導体基板の上部に光導電性薄膜を積層した
二階建固体撮像素子の改良に関するものである。
した半導体基板の上部に光導電性薄膜を積層した
二階建固体撮像素子の改良に関するものである。
固体撮像素子は現行のテレビジヨン放送で使用
されている撮像用電子管並みの解像力を備えた撮
像板を必要とし、このため垂直方向に500個、水
平方向に800〜1000個の絵素（光電変換素子）を
配列した絵素マトリツクスとそれに相当する走査
素子が必要となる。固体撮像素子を実現する有力
な手段として、現在までにCCD型とMOS型
（MOSスイツチのソース接合を光ダイオードとし
て利用する素子）の２種類が考えられてきた。こ
れらの素子はいずれも集積度の高いMOSプロセ
ス技術を用いて製作できるという利点を有してい
る。しかし乍ら、感光部が、電極の下（CCD型
の場合）または走査スイツチおよび信号出力線と
同一平面上（MOS型の場合）にあるため、電極
やスイツチ部により光の入射がさまたげられる領
域が多く、すなわち光損失が大きいという欠点が
ある。さらに、感光部と走査部が前述のように同
一平面上にあるため絵素の占有面積が大きくな
る。すなわち絵素の集積度を上げることが出来な
くて解像度を上げることができないという問題点
を有している。
されている撮像用電子管並みの解像力を備えた撮
像板を必要とし、このため垂直方向に500個、水
平方向に800〜1000個の絵素（光電変換素子）を
配列した絵素マトリツクスとそれに相当する走査
素子が必要となる。固体撮像素子を実現する有力
な手段として、現在までにCCD型とMOS型
（MOSスイツチのソース接合を光ダイオードとし
て利用する素子）の２種類が考えられてきた。こ
れらの素子はいずれも集積度の高いMOSプロセ
ス技術を用いて製作できるという利点を有してい
る。しかし乍ら、感光部が、電極の下（CCD型
の場合）または走査スイツチおよび信号出力線と
同一平面上（MOS型の場合）にあるため、電極
やスイツチ部により光の入射がさまたげられる領
域が多く、すなわち光損失が大きいという欠点が
ある。さらに、感光部と走査部が前述のように同
一平面上にあるため絵素の占有面積が大きくな
る。すなわち絵素の集積度を上げることが出来な
くて解像度を上げることができないという問題点
を有している。
これら問題点（光感度、解像度）を解決する構
造として走査スイツチ等を集積化した基板の上部
に感光用の光電変換膜を積層する二階建構造の固
体撮像素子を出願した。
造として走査スイツチ等を集積化した基板の上部
に感光用の光電変換膜を積層する二階建構造の固
体撮像素子を出願した。
この種撮像素子の基板を構成する坦手として前
述のCCD型とMOS型を考えることができる。最
近、CCD型走査基板を利用した二階建撮像素子
が報告された（T.Teruietal.，“Ａ CCD
Imager UsingZnSe−Zn1−ｘ
CdxTeHeterojunction Photocorductor，
JapaneseJ.Appl Phys.，vol.21、pp.237−242、
（1982）。） 本素子の構成および構造を第１図に示す。第１
図ａにおいて、１は−絵素の寸法を決定する絵素
電極、２および３は絵素電極群に蓄積された光信
号を出力アンプ４に取り出すための垂直CCDシ
フトレジスタおよび水平CCDシフトレジスタ
（以下単に垂直、水平CCDという。）である。５，
６は垂直CCDおよび水平CCDを駆動するクロツ
クパルスを製作するクロツクパルス発生器であ
る。ここでは２相のクロツクパルス発生器を図示
したが、４相あるいは３相いずれのクロツク形態
を採用してもよい。また、７は絵素電極に蓄積さ
れた電荷を垂直CCDに送り込む転送ゲート、８
および９は各々垂直CCDおよび水平CCD内の電
荷の転送方向を示している。上記素子の構造を第
１図ｂに示す。絵素電極１はコンタクト穴１０を
介して拡散層１１（基板１２と異なる不純物原子
で構成される）に接続されている。２−１，２−
２は垂直CCDを構成する電極（一般に多結晶シ
リコンが使用される）、２−３は垂直CCDを埋め
込み型にする拡散層（拡散層１１と同じ不純物原
子で構成されるが、濃度は低い）、１３は垂直
CCD群を互いに絶縁分離する酸化膜（一般に
SiO2）、さらに、１４は光導電性膜、１５は光導
電性膜１４に電界１６を形成するターゲツト電圧
を印加する透明電極（例えばIndium TinOxide）
である。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフイルタを積層すると各
光ダイオードは色情報を備えることになりカラー
撮像素子となる。
述のCCD型とMOS型を考えることができる。最
近、CCD型走査基板を利用した二階建撮像素子
が報告された（T.Teruietal.，“Ａ CCD
Imager UsingZnSe−Zn1−ｘ
CdxTeHeterojunction Photocorductor，
JapaneseJ.Appl Phys.，vol.21、pp.237−242、
（1982）。） 本素子の構成および構造を第１図に示す。第１
図ａにおいて、１は−絵素の寸法を決定する絵素
電極、２および３は絵素電極群に蓄積された光信
号を出力アンプ４に取り出すための垂直CCDシ
フトレジスタおよび水平CCDシフトレジスタ
（以下単に垂直、水平CCDという。）である。５，
６は垂直CCDおよび水平CCDを駆動するクロツ
クパルスを製作するクロツクパルス発生器であ
る。ここでは２相のクロツクパルス発生器を図示
したが、４相あるいは３相いずれのクロツク形態
を採用してもよい。また、７は絵素電極に蓄積さ
れた電荷を垂直CCDに送り込む転送ゲート、８
および９は各々垂直CCDおよび水平CCD内の電
荷の転送方向を示している。上記素子の構造を第
１図ｂに示す。絵素電極１はコンタクト穴１０を
介して拡散層１１（基板１２と異なる不純物原子
で構成される）に接続されている。２−１，２−
２は垂直CCDを構成する電極（一般に多結晶シ
リコンが使用される）、２−３は垂直CCDを埋め
込み型にする拡散層（拡散層１１と同じ不純物原
子で構成されるが、濃度は低い）、１３は垂直
CCD群を互いに絶縁分離する酸化膜（一般に
SiO2）、さらに、１４は光導電性膜、１５は光導
電性膜１４に電界１６を形成するターゲツト電圧
を印加する透明電極（例えばIndium TinOxide）
である。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフイルタを積層すると各
光ダイオードは色情報を備えることになりカラー
撮像素子となる。
この二階建撮像素子は、従来の撮像素子に較べ
絵素集積が高いこと、及び走査にCCDシフトレ
ジスタを使用しているため低雑音（すなわち、高
感度）であるという優れた利点を備えている。し
かし乍ら、それでも絵素数は500（垂直方向）×400
（水平方向）程度であり、解像度は要求仕様のま
だ半分である。また、インタレースは垂直シフト
レジスタの構成上の制約から第１フイールドでは
奇数列（実線矢印７−１）を読出し、第２フイー
ルドでは偶数列（点数矢印７−２）を読出す方式
を採用せざるを得ないため前フイールドに蓄積さ
れた電荷が50％残る（残像）、カラー解像度が低
いなど、インタレース方式に原因する問題点を抱
えている。したがつて、用途も家庭用VTR用カ
メラ等ごく一部に限られており、今後固体素子の
利点を生かした広汎な用途を開拓するためには解
像度を始めとする上記の問題点の改善を図ること
が急務の課題となつている。
絵素集積が高いこと、及び走査にCCDシフトレ
ジスタを使用しているため低雑音（すなわち、高
感度）であるという優れた利点を備えている。し
かし乍ら、それでも絵素数は500（垂直方向）×400
（水平方向）程度であり、解像度は要求仕様のま
だ半分である。また、インタレースは垂直シフト
レジスタの構成上の制約から第１フイールドでは
奇数列（実線矢印７−１）を読出し、第２フイー
ルドでは偶数列（点数矢印７−２）を読出す方式
を採用せざるを得ないため前フイールドに蓄積さ
れた電荷が50％残る（残像）、カラー解像度が低
いなど、インタレース方式に原因する問題点を抱
えている。したがつて、用途も家庭用VTR用カ
メラ等ごく一部に限られており、今後固体素子の
利点を生かした広汎な用途を開拓するためには解
像度を始めとする上記の問題点の改善を図ること
が急務の課題となつている。
本発明の目的は上記の問題を解決すること、す
なわち二階建固体撮像素子の解像度をMOS集積
回路の微細化加工技術に頼ることなく素子構成の
工夫により向上することにある。
なわち二階建固体撮像素子の解像度をMOS集積
回路の微細化加工技術に頼ることなく素子構成の
工夫により向上することにある。
本発明は上記目的を達成するため、二階建撮像
素子の走査に使用する基板の構成を列毎に1/2絵
素寸法水平方向にずれた２系列の絵素電極を周期
的に配列し、かつ各系列の絵素電極に蓄積された
光信号電荷を転送する別々（２系列）の垂直
CCDに振り分けて転送するように改めることに
より実効的に解像度の向上を図るようにしたもの
である。
素子の走査に使用する基板の構成を列毎に1/2絵
素寸法水平方向にずれた２系列の絵素電極を周期
的に配列し、かつ各系列の絵素電極に蓄積された
光信号電荷を転送する別々（２系列）の垂直
CCDに振り分けて転送するように改めることに
より実効的に解像度の向上を図るようにしたもの
である。
以下、本発明を実施例を用いて詳細に説明す
る。第２図は本発明の二階建構造CCD撮像素子
の基本的構成を示す図である。１−ａおよび１−
ｂは絵素電極群であるが、第２の群１−ｂは第１
の群１−ａに対して水平方向に絵素寸法の半分だ
けずらして配列されている。２−ａ，２−ｂは電
気絶縁分離帯１７を狭んで両側に配列された第１
および第２の垂直CCD群である。絶縁分離帯１
７は例えば厚い酸化膜１３と基板と同型かつ濃度
の高い不純物原子層１７′によつて構成される。
また、１７″は絵素分離用の不純物原子層（基板
と同型）であり、濃度は通常１７′と同じにすれ
ばよく１７′と同じ工程で形成される。電極群１
−ａはコンタクト穴１０−ａにより拡散層１１−
ａに接続され、電極群１−ｂはコンタクト穴１０
−ｂにより拡散層１１−ｂに接続される。電極群
１−ａに蓄積された光信号電荷は転送ゲート７−
ａを介して垂直CCD群２−ａに、電極群１−ｂ
に蓄積された電荷は転送ゲート７−ｂを介して垂
直CCD群２−ｂに送り込まれる。各電極群の信
号電荷は垂直CCD群内を順次運ばれ、水平CCD
３に送り込まれる。電極群１−ａの電荷は水平
CCD内の１段手前の電極３′−ａに送り込まれ、
電極群１−ｂの電荷は後段の電極３′−ｂに送り
込まれる。各信号電荷は水平CCD内を出力アン
プ４の方向に順次運ばれる。ここで、水平CCD
を構成する３電極３′−ａ，３′−ｂ，３′−ｃの
うち電荷は隣接する２電極３′−ａと３′−ｂを利
用して運ばれることになる。（３電極のうちの１
電極を利用して運ぶ一般の転送方法に比較して、
上記の転送方法を、以下、２重転送と称する）。
また、φH1，φH2，φH3は３電極を駆動する水平ク
ロツクパルスである。
る。第２図は本発明の二階建構造CCD撮像素子
の基本的構成を示す図である。１−ａおよび１−
ｂは絵素電極群であるが、第２の群１−ｂは第１
の群１−ａに対して水平方向に絵素寸法の半分だ
けずらして配列されている。２−ａ，２−ｂは電
気絶縁分離帯１７を狭んで両側に配列された第１
および第２の垂直CCD群である。絶縁分離帯１
７は例えば厚い酸化膜１３と基板と同型かつ濃度
の高い不純物原子層１７′によつて構成される。
また、１７″は絵素分離用の不純物原子層（基板
と同型）であり、濃度は通常１７′と同じにすれ
ばよく１７′と同じ工程で形成される。電極群１
−ａはコンタクト穴１０−ａにより拡散層１１−
ａに接続され、電極群１−ｂはコンタクト穴１０
−ｂにより拡散層１１−ｂに接続される。電極群
１−ａに蓄積された光信号電荷は転送ゲート７−
ａを介して垂直CCD群２−ａに、電極群１−ｂ
に蓄積された電荷は転送ゲート７−ｂを介して垂
直CCD群２−ｂに送り込まれる。各電極群の信
号電荷は垂直CCD群内を順次運ばれ、水平CCD
３に送り込まれる。電極群１−ａの電荷は水平
CCD内の１段手前の電極３′−ａに送り込まれ、
電極群１−ｂの電荷は後段の電極３′−ｂに送り
込まれる。各信号電荷は水平CCD内を出力アン
プ４の方向に順次運ばれる。ここで、水平CCD
を構成する３電極３′−ａ，３′−ｂ，３′−ｃの
うち電荷は隣接する２電極３′−ａと３′−ｂを利
用して運ばれることになる。（３電極のうちの１
電極を利用して運ぶ一般の転送方法に比較して、
上記の転送方法を、以下、２重転送と称する）。
また、φH1，φH2，φH3は３電極を駆動する水平ク
ロツクパルスである。
第３図は第２図に示した本発明の撮像素子の構
造の一例を示す図である。同図ａは第２図におけ
るａ−a′断面、ｂはｂ−b′断面を表わした素子構
造であり、領域２′−ａおよび２′−ｂは垂直
CCD２−ａおよび２−ｂを示している。第３図
における２−３ａおよび２−３ｂは垂直CCD
２′−ａおよび２′−ｂを構成する拡散層である。
ここで、電極１−ａと１−ｂは、１絵素の寸法
（電極１−ａ，１−ｂのピツチ間隔）をｄとする
と、１絵素寸法の半分（ｄ／２）だけ互いにずれ
て配列されている。電極１−ａあるいは１−ｂに
蓄積された光信号は電極２−１に高電圧（第５図
における“１”レベル）が加わると転送ゲート
７′−ａあるいは７−ｂを介して垂直CCD２′−
ａあるいは２′−ｂに送り込まれる（矢印２０−
ａ，２０−ｂで示す）。
造の一例を示す図である。同図ａは第２図におけ
るａ−a′断面、ｂはｂ−b′断面を表わした素子構
造であり、領域２′−ａおよび２′−ｂは垂直
CCD２−ａおよび２−ｂを示している。第３図
における２−３ａおよび２−３ｂは垂直CCD
２′−ａおよび２′−ｂを構成する拡散層である。
ここで、電極１−ａと１−ｂは、１絵素の寸法
（電極１−ａ，１−ｂのピツチ間隔）をｄとする
と、１絵素寸法の半分（ｄ／２）だけ互いにずれ
て配列されている。電極１−ａあるいは１−ｂに
蓄積された光信号は電極２−１に高電圧（第５図
における“１”レベル）が加わると転送ゲート
７′−ａあるいは７−ｂを介して垂直CCD２′−
ａあるいは２′−ｂに送り込まれる（矢印２０−
ａ，２０−ｂで示す）。
第４図は第２図の本発明の撮像素子における垂
直シフトレジスタを駆動するクロツクパルスおよ
びそのタイミングを示している。本パルスは
“１”、“Ｍ”、“０”の３つのレベルから成つてお
り、“１”レベル（最高電圧）は転送ゲート７
（７′）を開く状態（電極群１−ａ，１−ｂの電荷
が垂直シフトレジスタに送り込める状態）を示し
ている。“Ｍ”レベル（中間電圧）は垂直CCD２
−ａ，２−ｂを駆動する電圧であり、垂直CCD
を構成するCCD電極２−１，２−２に“１”、
“０”（例えばアース電圧）が交互に加わることに
より信号電荷は垂直CCD内を水平CCDの方向
（下方）に向つて順次転送される。ここで、“１”
レベルおよびそれに続く“Ｍ”レベルはいずれの
パルスにおいても垂直帰線期間（TBL）内に納め
られるが第１フイールドではクロツクパルスφV1
の“１”レベルがφV2の“１”レベルに較べて所
定の時間（td′−td）早く出力され、第２フイール
ドでは逆にφV2の“１”レベルがφV1の“１”レベ
ルより早く出力される。このように、各フイール
ド内においてφV1，φV2ともに“１”レベルが存在
し、かつ、その出力時間がフイールド毎に反転し
たパルスを本発明の撮像素子に加えることによ
り、フイールド毎に１列ずれた２列の電極群１−
ａ，１−ｂの信号電荷を読出すことが可能にな
る。すなわち、第１フイールドでは例えばパルス
φV1によりｎ−１列目（電極群１−ａ）、φV2によ
りｎ列目の電極群１−ｂが選択され、垂直CCD
内に送り込まれた各列の信号電荷はいずれも垂直
CCD２−ａ，２−ｂを構成するｎ列目のCCD電
極の下に、第２フイールドではφV2によりｎ列目
の（電極群１−ｂ）、φV1によりｎ＋１列目の電極
群１−ａが選択され、垂直CCD２−ａ，２−ｂ
を構成するｎ＋１列目のCCD電極の下に転送さ
れる。こうして同一列に並んだ隣接列の信号は同
一時刻に各々の垂直レジスタ内を転送され、最後
に水平シフトレジスタ３に転送される。各列の信
号電荷の水平シフトレジスタへの転送において
は、例えばｎ−１列目（またはｎ列目）の信号電
荷はｎ列目（またはｎ＋１列目）の電荷に対して
１段前（より出力４に近い段）に転送されるの
で、出力４には第１フイールドではｎ−１、ｎ列
の順に第２フイールドではｎ列、ｎ＋１列の順
に）信号電荷を取出すことができる。このよう
に、隣接する列の信号が垂直CCD内では同一時
刻に、水平CCD内では所定の時間（水平CCD1段
あたりの駆動周波数できまる）だけ時間的にずれ
て転送されること（前述の二重転送を意味してい
る）は信号処理（隣接列の信号の分離）を極めて
簡単にしている（言い換えれば、２列を同時に読
出す本発明の撮像素子においても、信号処理は第
１図に示す１列読出し型の従来の素子と全く同一
の形態で行うことができるわけである）。
直シフトレジスタを駆動するクロツクパルスおよ
びそのタイミングを示している。本パルスは
“１”、“Ｍ”、“０”の３つのレベルから成つてお
り、“１”レベル（最高電圧）は転送ゲート７
（７′）を開く状態（電極群１−ａ，１−ｂの電荷
が垂直シフトレジスタに送り込める状態）を示し
ている。“Ｍ”レベル（中間電圧）は垂直CCD２
−ａ，２−ｂを駆動する電圧であり、垂直CCD
を構成するCCD電極２−１，２−２に“１”、
“０”（例えばアース電圧）が交互に加わることに
より信号電荷は垂直CCD内を水平CCDの方向
（下方）に向つて順次転送される。ここで、“１”
レベルおよびそれに続く“Ｍ”レベルはいずれの
パルスにおいても垂直帰線期間（TBL）内に納め
られるが第１フイールドではクロツクパルスφV1
の“１”レベルがφV2の“１”レベルに較べて所
定の時間（td′−td）早く出力され、第２フイール
ドでは逆にφV2の“１”レベルがφV1の“１”レベ
ルより早く出力される。このように、各フイール
ド内においてφV1，φV2ともに“１”レベルが存在
し、かつ、その出力時間がフイールド毎に反転し
たパルスを本発明の撮像素子に加えることによ
り、フイールド毎に１列ずれた２列の電極群１−
ａ，１−ｂの信号電荷を読出すことが可能にな
る。すなわち、第１フイールドでは例えばパルス
φV1によりｎ−１列目（電極群１−ａ）、φV2によ
りｎ列目の電極群１−ｂが選択され、垂直CCD
内に送り込まれた各列の信号電荷はいずれも垂直
CCD２−ａ，２−ｂを構成するｎ列目のCCD電
極の下に、第２フイールドではφV2によりｎ列目
の（電極群１−ｂ）、φV1によりｎ＋１列目の電極
群１−ａが選択され、垂直CCD２−ａ，２−ｂ
を構成するｎ＋１列目のCCD電極の下に転送さ
れる。こうして同一列に並んだ隣接列の信号は同
一時刻に各々の垂直レジスタ内を転送され、最後
に水平シフトレジスタ３に転送される。各列の信
号電荷の水平シフトレジスタへの転送において
は、例えばｎ−１列目（またはｎ列目）の信号電
荷はｎ列目（またはｎ＋１列目）の電荷に対して
１段前（より出力４に近い段）に転送されるの
で、出力４には第１フイールドではｎ−１、ｎ列
の順に第２フイールドではｎ列、ｎ＋１列の順
に）信号電荷を取出すことができる。このよう
に、隣接する列の信号が垂直CCD内では同一時
刻に、水平CCD内では所定の時間（水平CCD1段
あたりの駆動周波数できまる）だけ時間的にずれ
て転送されること（前述の二重転送を意味してい
る）は信号処理（隣接列の信号の分離）を極めて
簡単にしている（言い換えれば、２列を同時に読
出す本発明の撮像素子においても、信号処理は第
１図に示す１列読出し型の従来の素子と全く同一
の形態で行うことができるわけである）。
この結果、本発明の撮像素子においては各列毎
に水平方向に1/2絵素だけ空間的にずらして配列
された電極群１−ａ，１−ｂの信号が、上下に隣
接する２列を１組にして読出され、水平、垂直
（上下）両方向ともに解像度の向上を図ることが
できる。発明者は本発明の如き構成の撮像素子に
ついて解像度を計算したところ、従来の如き構成
の素子に較べて1.8倍程度高い解像度が得られる
ことが判つた。絵素数（絵素電極の数）は従来素
子と同一のままで、絵素電極の配列を上記のよう
に改めることにより解像度の向上が実現できるこ
とは、素子製作技術という制約により絵素集積度
に上限の加わる現在の固体撮像素子にとつて実用
上極めて大きな価値がある。
に水平方向に1/2絵素だけ空間的にずらして配列
された電極群１−ａ，１−ｂの信号が、上下に隣
接する２列を１組にして読出され、水平、垂直
（上下）両方向ともに解像度の向上を図ることが
できる。発明者は本発明の如き構成の撮像素子に
ついて解像度を計算したところ、従来の如き構成
の素子に較べて1.8倍程度高い解像度が得られる
ことが判つた。絵素数（絵素電極の数）は従来素
子と同一のままで、絵素電極の配列を上記のよう
に改めることにより解像度の向上が実現できるこ
とは、素子製作技術という制約により絵素集積度
に上限の加わる現在の固体撮像素子にとつて実用
上極めて大きな価値がある。
第５図は電極群１−ａ，１−ｂに蓄積された光
信号電荷を垂直CCDに送り込む転送ゲートの向
きが第２図とは異なる場合を示した実施例であ
る。電極群１−ａの電荷は互いに向きの異なる転
送ゲート７−ｂ，７−ａを介して垂直CCD２−
ｂ，２−ａ内に、電極群１−ｂの電荷は対向する
転送ゲート７−ａ，７−ｂを通して垂直CCD２
−ａ，２−ｂ内に送り込まれる。本実施例につい
ても垂直CCDから水平CCDへ電荷が転送される
動作は第４図を用いて説明した第２図の実施例の
場合と同じである。
信号電荷を垂直CCDに送り込む転送ゲートの向
きが第２図とは異なる場合を示した実施例であ
る。電極群１−ａの電荷は互いに向きの異なる転
送ゲート７−ｂ，７−ａを介して垂直CCD２−
ｂ，２−ａ内に、電極群１−ｂの電荷は対向する
転送ゲート７−ａ，７−ｂを通して垂直CCD２
−ａ，２−ｂ内に送り込まれる。本実施例につい
ても垂直CCDから水平CCDへ電荷が転送される
動作は第４図を用いて説明した第２図の実施例の
場合と同じである。
第２図及び第５図においては電極群１−ａ，１
−ｂの光信号電荷を転送する垂直CCD２−ａ，
２−ｂが絶縁分離帯１７を狭んで対向する構成を
記載した。電極群１−ａ，１−ｂの信号電荷を転
送する垂直CCDを１つ１つ分離して配列した構
成の一実施例を第６図に示す。１８−ａは電極群
１−ａの信号電荷を転送する垂直CCD、１８−
ｂは電極群１−ｂの信号電荷を転送する垂直
CCDである。また、１９は水平CCDである。こ
こでは、垂直CCD１８−ａ，１８−ｂ各々の運
んできた電荷を転送させるのに対応させて２系列
の水平CCD１９−ａ，１９−ｂを設ける例を示
した（勿論、水平CCDは第２図の場合と同様、
３相CCDを用いて２重転送動作をさせても構わ
ない）。ここでは水平CCDは２相のクロツクパル
スφH1，φH2により駆動される（配線数をいとわな
ければ４相のクロツクパルスで駆動してもよい。
４−ａ，４−ｂは各々の水平CCDに設けた出力
アンプである。
−ｂの光信号電荷を転送する垂直CCD２−ａ，
２−ｂが絶縁分離帯１７を狭んで対向する構成を
記載した。電極群１−ａ，１−ｂの信号電荷を転
送する垂直CCDを１つ１つ分離して配列した構
成の一実施例を第６図に示す。１８−ａは電極群
１−ａの信号電荷を転送する垂直CCD、１８−
ｂは電極群１−ｂの信号電荷を転送する垂直
CCDである。また、１９は水平CCDである。こ
こでは、垂直CCD１８−ａ，１８−ｂ各々の運
んできた電荷を転送させるのに対応させて２系列
の水平CCD１９−ａ，１９−ｂを設ける例を示
した（勿論、水平CCDは第２図の場合と同様、
３相CCDを用いて２重転送動作をさせても構わ
ない）。ここでは水平CCDは２相のクロツクパル
スφH1，φH2により駆動される（配線数をいとわな
ければ４相のクロツクパルスで駆動してもよい。
４−ａ，４−ｂは各々の水平CCDに設けた出力
アンプである。
第７図は第６図に示した撮像素子の構造を示す
図である。同図ａは第６図示した撮像素子のａ−
a′断面、ｂはｂ−b′断面である。１−ａ，１−ｂ
は絵素電極群、領域１８′−ａ，１８′−ｂは垂直
CCD１８−ａ，１８−ｂを示している。ここで、
電極１−ａと１−ｂは第２図の場合と同様１絵素
寸法の半分（ｄ／２）だけ互いにずれて配置され
ている。本素子における電極群の光信号電荷の転
送動作は第２図の撮像素子の場合と全く同様であ
る。
図である。同図ａは第６図示した撮像素子のａ−
a′断面、ｂはｂ−b′断面である。１−ａ，１−ｂ
は絵素電極群、領域１８′−ａ，１８′−ｂは垂直
CCD１８−ａ，１８−ｂを示している。ここで、
電極１−ａと１−ｂは第２図の場合と同様１絵素
寸法の半分（ｄ／２）だけ互いにずれて配置され
ている。本素子における電極群の光信号電荷の転
送動作は第２図の撮像素子の場合と全く同様であ
る。
これまでの実施例においては、絵素電極群を上
下に隣接する列毎に1/2絵素だけ水平方向にずら
して配置する構成について述べたが、絵素電極群
は素子に要求される性能に応じて互いに１／ｎ
（ｎ：３、４、…）絵素あるいはｍ／ｎ絵素
（ｍ：１、２、３、４、…但しｍ≠ｎ、ｍ＜ｎ）
ずらしてもよい。第８図は絵素電極群を互いに1/
３絵素だけずらして配置した素子の構成を示して
いる。
下に隣接する列毎に1/2絵素だけ水平方向にずら
して配置する構成について述べたが、絵素電極群
は素子に要求される性能に応じて互いに１／ｎ
（ｎ：３、４、…）絵素あるいはｍ／ｎ絵素
（ｍ：１、２、３、４、…但しｍ≠ｎ、ｍ＜ｎ）
ずらしてもよい。第８図は絵素電極群を互いに1/
３絵素だけずらして配置した素子の構成を示して
いる。
上記の説明は一般性を損わないよう白黒撮像素
子を対象にして行つてきたが、カラー素子の場合
でも構成、動作は前述の撮像素子の場合と全く同
じである。一例として第２図の構成の素子に補色
フイルタを採用した場合の素子構成を色の対応を
第９図に示す。例えば電極群１−ａ系列には左か
ら右へ順にシアンフイルタＣ、ホワイトフイルタ
Ｗ、イエローフイルタＹが、電極群１−ｂ系列に
は前列を1/2絵素ずらしたことに相当するイエロ
フイルタ、シアンフイルタ、ホワイトフイルタが
割当てられることになる。
子を対象にして行つてきたが、カラー素子の場合
でも構成、動作は前述の撮像素子の場合と全く同
じである。一例として第２図の構成の素子に補色
フイルタを採用した場合の素子構成を色の対応を
第９図に示す。例えば電極群１−ａ系列には左か
ら右へ順にシアンフイルタＣ、ホワイトフイルタ
Ｗ、イエローフイルタＹが、電極群１−ｂ系列に
は前列を1/2絵素ずらしたことに相当するイエロ
フイルタ、シアンフイルタ、ホワイトフイルタが
割当てられることになる。
以上、実施例を用いて説明したように本発明の
二階建撮像素子においては、２系列の垂直CCD
と一列おきに組となした２系列の絵素電極群とを
備え両系列を互いにｍ／ｎ望ましくは1/2絵素ず
らして配列し、上記電極系列毎に上記シフトレジ
スタの各々に振り分けて対応させ、かつ各電極に
蓄積された光信号電荷を２列同時選択のインタレ
ース方式により読出すことにより解像度を約２倍
に向上することができる。さらに、従来型CCD
走査用基板において行われていた１列選択のイン
タレースを２列選択に改めたことにより残像発生
の防止、混色発生の防止、信号処理回路の簡素化
などを行うことができ、本発明の実用価値は極め
て高いものである。
二階建撮像素子においては、２系列の垂直CCD
と一列おきに組となした２系列の絵素電極群とを
備え両系列を互いにｍ／ｎ望ましくは1/2絵素ず
らして配列し、上記電極系列毎に上記シフトレジ
スタの各々に振り分けて対応させ、かつ各電極に
蓄積された光信号電荷を２列同時選択のインタレ
ース方式により読出すことにより解像度を約２倍
に向上することができる。さらに、従来型CCD
走査用基板において行われていた１列選択のイン
タレースを２列選択に改めたことにより残像発生
の防止、混色発生の防止、信号処理回路の簡素化
などを行うことができ、本発明の実用価値は極め
て高いものである。
第１図は従来のCCD型二階建固体撮像素子の
基本構成を示す図、第２図は本発明のCCD型二
階建撮像素子の構成を示す図、第３図は第２図に
記載した本発明の撮像素子の構造を示す図、第４
図は第２図に記載した本発明の撮像素子を駆動す
るためのパルス・タイムチヤートを示す図、第５
図は垂直CCDシフトレジスタの構成が第２図と
は異なる場合の実施例を示す図、第６図及び第８
図は第２，５図と異なる垂直CCD及び水平CCD
の他の構成を示す図、第７図は第６図に記載した
素子の構造を示す図、第９図はカラーフイルタを
積層した本発明のカラーCCD型二階建撮像素子
の構成を示す図である。 １……画素電極、２，１８……垂直CCDシフ
トレジスタ、３，１９……水平CCDシフトレジ
スタ、４……出力アンプ、５……垂直クロツクパ
ルス発生器、６……水平クロツクパルス発生器、
７……転送ゲート、１０……コンタクト穴、１１
……拡散層、１２……基板、１３……絶縁酸化
膜、１４……光導電性膜、１５……透明電極、１
７……絶縁分離帯。
基本構成を示す図、第２図は本発明のCCD型二
階建撮像素子の構成を示す図、第３図は第２図に
記載した本発明の撮像素子の構造を示す図、第４
図は第２図に記載した本発明の撮像素子を駆動す
るためのパルス・タイムチヤートを示す図、第５
図は垂直CCDシフトレジスタの構成が第２図と
は異なる場合の実施例を示す図、第６図及び第８
図は第２，５図と異なる垂直CCD及び水平CCD
の他の構成を示す図、第７図は第６図に記載した
素子の構造を示す図、第９図はカラーフイルタを
積層した本発明のカラーCCD型二階建撮像素子
の構成を示す図である。 １……画素電極、２，１８……垂直CCDシフ
トレジスタ、３，１９……水平CCDシフトレジ
スタ、４……出力アンプ、５……垂直クロツクパ
ルス発生器、６……水平クロツクパルス発生器、
７……転送ゲート、１０……コンタクト穴、１１
……拡散層、１２……基板、１３……絶縁酸化
膜、１４……光導電性膜、１５……透明電極、１
７……絶縁分離帯。
Claims (1)
- １ 複数個の垂直CCDシフトレジスタおよび水
平CCDシフトレジスタを集積化した半導体基板
上に光電変換の役割を果す光導電性膜を二階建状
に積層した積層型CCD固体撮像素子において、
一絵素を形成する絵素電極のマトリツクスを垂直
走査方向の一列おきに組となすことにより二系列
の該絵素電極群を設け、一方の系列の絵素電極群
を他の系列の絵素電極群に対し、該絵素電極の水
平方向の配列ピツチ寸法のｍ／ｎ（但しｍは１以
上の整数、ｎは２以上の整数、ｍ＜ｎ、ｍ≠ｎ）
だけずらして配列し、第１系列の該絵素電極群に
蓄積された光信号電荷を該第１系列に割り当てた
前記垂直CCDシフトレジスタにより前記水平
CCDシフトレジスタに向けて転送し、また、第
２系列の該絵素電極群に蓄積された光信号電荷を
第２系列に割り当てた前記垂直CCDシフトレジ
スタにより前記水平CCDシフトレジスタに向け
て転送させ、かつ、フイールド毎に垂直走査方向
に相隣り合う２列１組の該絵素電極の蓄積光信号
電荷を同時に読出すことを特徴とする積層型
CCD固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173221A JPS5963758A (ja) | 1982-10-04 | 1982-10-04 | 積層型ｃｃｄ固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173221A JPS5963758A (ja) | 1982-10-04 | 1982-10-04 | 積層型ｃｃｄ固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963758A JPS5963758A (ja) | 1984-04-11 |
| JPH0433143B2 true JPH0433143B2 (ja) | 1992-06-02 |
Family
ID=15956373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173221A Granted JPS5963758A (ja) | 1982-10-04 | 1982-10-04 | 積層型ｃｃｄ固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963758A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001551A (en) * | 1989-07-07 | 1991-03-19 | North American Philips Corporation | NISC compatible two-channel transmission apparatus for enhanced definition television |
| US5602391A (en) * | 1995-02-23 | 1997-02-11 | Hughes Electronics | Quincunx sampling grid for staring array |
-
1982
- 1982-10-04 JP JP57173221A patent/JPS5963758A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963758A (ja) | 1984-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| EP0077003B1 (en) | Color solid-state imager | |
| US4602289A (en) | Solid state image pick-up device | |
| US6236434B1 (en) | Solid state image pickup device | |
| JPS5984575A (ja) | 固体撮像素子 | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| US4908684A (en) | Solid-state imaging device | |
| US4644404A (en) | Solid-state image pickup device and manufacturing method thereof | |
| JPH0433143B2 (ja) | ||
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| EP0520605B1 (en) | A solid-state imaging device and a method for driving same | |
| KR100632334B1 (ko) | 고체 촬상 장치 및 그 구동 방법 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3750221B2 (ja) | 固体撮像装置 | |
| JPS58175372A (ja) | 固体撮像素子 | |
| JP2525796B2 (ja) | 固体撮像装置 | |
| JPS5933864A (ja) | カラ−固体撮像素子 | |
| JPS61184076A (ja) | カラ−固体撮像装置 | |
| JPH0560303B2 (ja) | ||
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPS6041374A (ja) | 撮像装置 | |
| JP4734760B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
| JPH0693766B2 (ja) | 固体撮像装置 |