JPS63234721A - インバ−タ回路 - Google Patents
インバ−タ回路Info
- Publication number
- JPS63234721A JPS63234721A JP62069302A JP6930287A JPS63234721A JP S63234721 A JPS63234721 A JP S63234721A JP 62069302 A JP62069302 A JP 62069302A JP 6930287 A JP6930287 A JP 6930287A JP S63234721 A JPS63234721 A JP S63234721A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- comes
- gate
- turned
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高周波発振器１分周器、光通信等に用いるこ
とができるインバータ回路に関するものである。
とができるインバータ回路に関するものである。
従来の技術
一般にディプレッション型ＭＥＳＦＥＴはエンハンスメ
ント型ＭＥＳＦＥＴに比べ高速、高電流駆動能力、製作
の容易性等の利点を有している。
ント型ＭＥＳＦＥＴに比べ高速、高電流駆動能力、製作
の容易性等の利点を有している。
さらにコンデンサ結合という方法により構成される容量
結合論理回路（Ｃａｐａｃｉｔｏｒ−Ｃｏｕｐｌｅｄ
Ｌｏｇｉｃ（ＣＣＬ））は、低消費電力でレベルシフト
が可能となり１電源動作が可能となる。
結合論理回路（Ｃａｐａｃｉｔｏｒ−Ｃｏｕｐｌｅｄ
Ｌｏｇｉｃ（ＣＣＬ））は、低消費電力でレベルシフト
が可能となり１電源動作が可能となる。
以下、図面を参照しながら上述したような従来の容量結
合論理回路について説明する。
合論理回路について説明する。
第２図は従来の容量結合論理回路（ＣＣＬ）を示すもの
である。第２図において１０．１１は共にディプレッシ
ョン型ＭＥＳＦＥＴで、９がレベルシフトを行うための
結合コンデンサで、５は単一電源（５Ｖ）の端子で１と
８はそれぞれ入力端子および出力端子である。
である。第２図において１０．１１は共にディプレッシ
ョン型ＭＥＳＦＥＴで、９がレベルシフトを行うための
結合コンデンサで、５は単一電源（５Ｖ）の端子で１と
８はそれぞれ入力端子および出力端子である。
以上のように構成された容量結合論理回路について、以
下その動作を説明する。
下その動作を説明する。
まず入力としてＶ）ｌ＝５Ｖが入るとＭＥＳＦＥＴｌｏ
のゲート電位はＭＥＳＦＥＴＩＯのゲート−ソース順方
向ダイオードによって、約０．５Ｖにクランプされる。
のゲート電位はＭＥＳＦＥＴＩＯのゲート−ソース順方
向ダイオードによって、約０．５Ｖにクランプされる。
このときＭＥＳＦＥＴＩＯはオンとなっている。
次に、入力がＶＬ＝ＩＶとなると、この入力の変化に従
ってＭＥＳＦＥＴＩＯのゲート容量および結合コンデン
サ９の間に電荷分配が起こり、ＭＥＳＦＥＴＩＯのゲー
ト電位が負となり、ＭＥＳＦＥＴＩＯはオフとなる。す
なわち出力としては電源電圧である５Ｖ（ＶＨ）が得ら
れる。
ってＭＥＳＦＥＴＩＯのゲート容量および結合コンデン
サ９の間に電荷分配が起こり、ＭＥＳＦＥＴＩＯのゲー
ト電位が負となり、ＭＥＳＦＥＴＩＯはオフとなる。す
なわち出力としては電源電圧である５Ｖ（ＶＨ）が得ら
れる。
このように結合コンデンサ９が一度チャージされると（
入力の周波数がこのチャージを維持できるなど速いとい
う条件のもとて）この回路はインバータとして動作する
。
入力の周波数がこのチャージを維持できるなど速いとい
う条件のもとて）この回路はインバータとして動作する
。
発明が解決しようとする問題点
しかしながら、上記のような構成では、レイジオ回路と
なっている。すなわち、スイッチングトランジスタ１０
の大きさを負荷トランジスタ１１の大きさより大きくす
るとスイッチング速度は速くなるが負荷駆動能力出力論
理振幅が小さくなるという欠点を有していた。
なっている。すなわち、スイッチングトランジスタ１０
の大きさを負荷トランジスタ１１の大きさより大きくす
るとスイッチング速度は速くなるが負荷駆動能力出力論
理振幅が小さくなるという欠点を有していた。
本発明は上記欠点に鑑みスイッチングトランジスタと負
荷トランジスタの比によらず高負荷駆動能力および高速
性を同時に有する単一電源のインバータ回路を提供する
ものである。
荷トランジスタの比によらず高負荷駆動能力および高速
性を同時に有する単一電源のインバータ回路を提供する
ものである。
問題点を解決するための手段
上記問題点を解決するために本発明のインバータ回路は
、スイッチング段およびブツシュ・プル型出力段より構
成されている。
、スイッチング段およびブツシュ・プル型出力段より構
成されている。
作用
この構成によって本回路はレイジオ回路とはならず、ス
イッチングトランジスタを大きくすることにより高速ス
イッチングが可能となり、又、出力部のトランジスタを
大きくすることにより高負荷駆動能力を有することがで
きる。
イッチングトランジスタを大きくすることにより高速ス
イッチングが可能となり、又、出力部のトランジスタを
大きくすることにより高負荷駆動能力を有することがで
きる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の実施例におけるインバータ回路の回路
図を示すものである。第１図において、３．４．６，７
．は共にディプレッション型ＭＥＳＦＥＴで、３はスイ
ッチング用、４は負荷、６，７は出力用として作用する
。２はレベルシフトを行うための結合コンデンサで５は
単一電源Ｖｏｏ（５Ｖ）の端子で１と８はそれぞれ入力
端子および出力端子である。
図を示すものである。第１図において、３．４．６，７
．は共にディプレッション型ＭＥＳＦＥＴで、３はスイ
ッチング用、４は負荷、６，７は出力用として作用する
。２はレベルシフトを行うための結合コンデンサで５は
単一電源Ｖｏｏ（５Ｖ）の端子で１と８はそれぞれ入力
端子および出力端子である。
以上のように構成されたインバータ回路について、その
動作を説明する。
動作を説明する。
まず入力としてＶＨ＝５Ｖが入力すると、ＭＥＳＦＥＴ
３のゲート電位はＭＥＳＦＥＴ３のゲート−ソース順方
向ダイオードによって約０．５Ｖにクランプされる。こ
のときＭＥＳＦＥＴ３はオンとなっている。と同時にＭ
ＥＳＦＥＴ７もオンとなっている。そのためＭＥＳＦＥ
Ｔ６のゲート電位はＶＬ＝ＩＶ程度となりＭＥＳＦＥＴ
６はオフとなる。このとき出力はＶＬ＝ＩＶとなる。次
に入力がＶＬ＝ ＩＶとなるとこの入力の変化に従って
ＭＥＳＦＥＴ３．７のゲート容量および結合コンデンサ
２の間に電荷分配が起こりＭＥ Ｓ Ｆ ＥＴ３．７の
ゲート電位が一２Ｖ程度となりＭＥＳＦＥＴ３．７はオ
フとなる。このときＭＥＳＦＥＴ６のゲート電位Ｉｔ
ＶＨ＝ ５ Ｖ程度となりＭＥＳＦＥＴ６はオンとなる
。そのため出力はＶＨ＝５Ｖとなる。
３のゲート電位はＭＥＳＦＥＴ３のゲート−ソース順方
向ダイオードによって約０．５Ｖにクランプされる。こ
のときＭＥＳＦＥＴ３はオンとなっている。と同時にＭ
ＥＳＦＥＴ７もオンとなっている。そのためＭＥＳＦＥ
Ｔ６のゲート電位はＶＬ＝ＩＶ程度となりＭＥＳＦＥＴ
６はオフとなる。このとき出力はＶＬ＝ＩＶとなる。次
に入力がＶＬ＝ ＩＶとなるとこの入力の変化に従って
ＭＥＳＦＥＴ３．７のゲート容量および結合コンデンサ
２の間に電荷分配が起こりＭＥ Ｓ Ｆ ＥＴ３．７の
ゲート電位が一２Ｖ程度となりＭＥＳＦＥＴ３．７はオ
フとなる。このときＭＥＳＦＥＴ６のゲート電位Ｉｔ
ＶＨ＝ ５ Ｖ程度となりＭＥＳＦＥＴ６はオンとなる
。そのため出力はＶＨ＝５Ｖとなる。
以上のように、本実施例によればレベルシフト用に結合
コンデンサ２を使用しているためノーマリオン型ＭＥＳ
ＦＥＴのみで単一電源インバータを構成できるという特
徴を有している。又、出力部とスイッチング段を分離し
ているため、レイシオ回路とはならず、高スィッチング
速度、高負荷駆動能力を同時に達成できるという特徴を
有している。
コンデンサ２を使用しているためノーマリオン型ＭＥＳ
ＦＥＴのみで単一電源インバータを構成できるという特
徴を有している。又、出力部とスイッチング段を分離し
ているため、レイシオ回路とはならず、高スィッチング
速度、高負荷駆動能力を同時に達成できるという特徴を
有している。
発明の効果
以上のように本発明はレベルシフト用に結合コンデンサ
を使用することにより製作が容易で高速、高負荷駆動能
力を有するディプレッション型ＭＥＳＦＥＴのみで構成
された単一電源インバータ回路を作成でき、又、出力部
とスイッチング部を分離することにより回路パラメータ
によらず、高速、高負荷駆動能力を得ることができ、そ
の実用的効果は大なるものがある。
を使用することにより製作が容易で高速、高負荷駆動能
力を有するディプレッション型ＭＥＳＦＥＴのみで構成
された単一電源インバータ回路を作成でき、又、出力部
とスイッチング部を分離することにより回路パラメータ
によらず、高速、高負荷駆動能力を得ることができ、そ
の実用的効果は大なるものがある。
第１図は本発明の一実施例におけるインバータ回路の回
路図、第２図は従来のインバータ回路の回路図である。 １・・・・・・入力端子、２・・・・・・結合コンデン
サ、３゜４．６．７・・・・・・ＭＥＳＦＥＴ、５・・
・・・・電源端子（５Ｖ） 、８・・・・・・出力端子
。 代理人の氏名 弁理士 中尾敏男 ばか１名ｌ−−−人
力Ｑ′！ｒ ｚ９−ｍ−結合コンテ“ンブ Ｊ、４．６．７１０．ＩＩ−−−ショットキーケニト冑
Ｇ腎雀刀来トランジスタ 第１図 ５−電源堝） ３−−一巴力褐善 第２図
路図、第２図は従来のインバータ回路の回路図である。 １・・・・・・入力端子、２・・・・・・結合コンデン
サ、３゜４．６．７・・・・・・ＭＥＳＦＥＴ、５・・
・・・・電源端子（５Ｖ） 、８・・・・・・出力端子
。 代理人の氏名 弁理士 中尾敏男 ばか１名ｌ−−−人
力Ｑ′！ｒ ｚ９−ｍ−結合コンテ“ンブ Ｊ、４．６．７１０．ＩＩ−−−ショットキーケニト冑
Ｇ腎雀刀来トランジスタ 第１図 ５−電源堝） ３−−一巴力褐善 第２図
Claims (2)
- （１）第１のトランジスタと第２のトランジスタとが直
列接続されてなるスイッチング部と、第３のトランジス
タと第４のトランジスタとが直列接続されてなる出力部
とから構成されるとともに、前記第１および第３のトラ
ンジスタのソース端子がともに接地され、前記第１のト
ランジスタのドレインが前記第２のトランジスタのソー
スと接続され、前記第１のトランジスタのゲートがコン
デンサを介して入力端子に接続され、前記第３のトラン
ジスタのドレインと前記第４のトランジスタのソースと
の接続点が出力端子に接続され、前記第２のトランジス
タおよび前記第４のトランジスタのドレインがそれぞれ
電源に接続され、前記第２のトランジスタのゲートと前
記第４のトランジスタのゲートとが前記第２のトランジ
スタのソース端子に共通接続され、前記第１のトランジ
スタのゲートと前記第３のトランジスタのゲートとが接
続されていることを特徴とするインバータ回路。 - （２）トランジスタがノーマリオン型ＭＥＳＦＥＴ、ま
たはノーマリオン型Ｊ−ＦＥＴであることを特徴とする
特許請求の範囲第１項記載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069302A JPS63234721A (ja) | 1987-03-24 | 1987-03-24 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069302A JPS63234721A (ja) | 1987-03-24 | 1987-03-24 | インバ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234721A true JPS63234721A (ja) | 1988-09-30 |
Family
ID=13398632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069302A Pending JPS63234721A (ja) | 1987-03-24 | 1987-03-24 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235952A (ja) * | 2007-03-16 | 2008-10-02 | Furukawa Electric Co Ltd:The | デプレッション型スイッチング素子の駆動回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132068A (en) * | 1975-05-13 | 1976-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Inversional amplification circuit |
| JPS5955628A (ja) * | 1982-09-24 | 1984-03-30 | Sanyo Electric Co Ltd | ２入力ゲ−ト回路 |
-
1987
- 1987-03-24 JP JP62069302A patent/JPS63234721A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132068A (en) * | 1975-05-13 | 1976-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Inversional amplification circuit |
| JPS5955628A (ja) * | 1982-09-24 | 1984-03-30 | Sanyo Electric Co Ltd | ２入力ゲ−ト回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235952A (ja) * | 2007-03-16 | 2008-10-02 | Furukawa Electric Co Ltd:The | デプレッション型スイッチング素子の駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
| US4749886A (en) | Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate | |
| JPS62114325A (ja) | ゲ−ト回路 | |
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| DE3854155T2 (de) | GaAs-Mesfet-Logik-Schaltungen mit Gegentakt-Ausgangspufferschaltungen. | |
| JP2544808B2 (ja) | 差動増幅回路 | |
| US4954730A (en) | Complementary FET circuit having merged enhancement/depletion FET output | |
| EP0207429A2 (en) | Input circuit for FET logic | |
| KR910018900A (ko) | 병렬 가산기 | |
| JPS6169212A (ja) | スイツチング回路 | |
| JPS61166223A (ja) | 複合形スイツチ回路 | |
| JPS62195915A (ja) | スイツチング回路 | |
| JP2751419B2 (ja) | 半導体集積回路 | |
| JPH0774620A (ja) | バツフア回路 | |
| JPS6341451B2 (ja) | ||
| JPS61186018A (ja) | 電界効果トランジスタ論理回路 | |
| JP3482026B2 (ja) | イクスクルーシブ否定論理和ゲート | |
| JPS62217721A (ja) | 電界効果トランジスタ論理回路 | |
| JPH03104415A (ja) | 電子開閉段の出力電圧を高めるための回路装置 | |
| JP2655912B2 (ja) | 半導体集積回路 | |
| JPS6041038Y2 (ja) | ドライバ−回路 | |
| JP2539908B2 (ja) | 半導体論理回路 | |
| JPH1098367A (ja) | 半導体論理回路 | |
| JPS62271518A (ja) | チヨツパ型コンパレ−タ | |
| JPS5937736A (ja) | 電流切換型論理回路 |