JPS63236404A - Agc circuit - Google Patents
Agc circuitInfo
- Publication number
- JPS63236404A JPS63236404A JP6890987A JP6890987A JPS63236404A JP S63236404 A JPS63236404 A JP S63236404A JP 6890987 A JP6890987 A JP 6890987A JP 6890987 A JP6890987 A JP 6890987A JP S63236404 A JPS63236404 A JP S63236404A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- agc
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、AGC回路に係り、特にテレビチェーナや衛
星放送受信機1 (Jzチコーナに好適なAGC回路に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an AGC circuit, and particularly to an AGC circuit suitable for a television chainer or a satellite broadcast receiver 1 (JZ chicona).
チューナに用いるAGC回路の代表的な従来例が特許公
報昭56−107652号公報に記載されている。これ
は、ピンダイオード5個を用いて、1形のAGC回路を
構成し、このビンダイオードに、制御用トランジスタを
介して、AGC制御電圧を印加して利得の可変をおこな
う回路である。この回路では、AGC回路として、ピン
ダイオードの他にピンダイオード駆動トランジスタも必
要となり、回路が大形化する。消費電流が太きい等の課
題があった。A typical conventional example of an AGC circuit used in a tuner is described in Japanese Patent Publication No. 56-107652. This is a circuit in which a type 1 AGC circuit is constructed using five pin diodes, and the gain is varied by applying an AGC control voltage to the pin diodes via a control transistor. This circuit requires a pin diode drive transistor in addition to the pin diode as an AGC circuit, which increases the size of the circuit. There were issues such as high current consumption.
上記従来技術では、増幅トランジスタを駆動するコレク
タ電流と、ビンダイオードを駆動する電流を独立にして
いたため、AGC回路の消費電力が増大し、またピンダ
イオード駆動のトランジスタを別に設けていたため、回
路が大形複雑になるという問題があった。In the above conventional technology, the collector current that drives the amplification transistor and the current that drives the pin diode are made independent, which increases the power consumption of the AGC circuit.Also, since a transistor for driving the pin diode is separately provided, the circuit becomes large. The problem was that the shape was complicated.
本発明の目的は、増幅トランジスタをピンダイオード駆
動トランジスタとして用い、AGC回路の小形、低消費
電力化をはかることにある。An object of the present invention is to use an amplification transistor as a pin diode drive transistor to reduce the size and power consumption of an AGC circuit.
本発明では、増幅用トランジスタのコレクタトビンダイ
オードのカソードを直列に接続し、ビンダイオードのア
ノードに固定のバイアスを与え、ビンダイオードを流れ
る電流を増幅用トランジスタノヘースにAGC電圧を印
加することにより制御し、上記目的を達成する。ここで
、AGC電圧がOVになったときでもトランジスタのベ
ースに一定電圧が印加されるように、ベースに固定バイ
アスを印加し、さらにスイッチングダイオードを介して
AGC電圧をトランジスタのベースに印加する構成とし
た。In the present invention, the cathode of the collector diode of the amplification transistor is connected in series, a fixed bias is applied to the anode of the diode, and the current flowing through the diode is controlled by applying an AGC voltage to the base of the amplification transistor. control and achieve the above objectives. Here, a fixed bias is applied to the base so that a constant voltage is applied to the base of the transistor even when the AGC voltage becomes OV, and the AGC voltage is further applied to the base of the transistor via the switching diode. did.
ビンダイオードのカソードには、増幅用トランジスタの
コレクタ電圧を供給し、アノードには電源より固定バイ
アスを印加する。増幅用トランジスタのベースに印加さ
れたA GC11C圧が上昇すると、トランジスタのコ
レクタ電圧は低下し、ビンダイオードがON状態となり
、信号の減衰量は小さくなる。これに対し、AGC電圧
が低下するとトランジスタのコレクタ電圧は上昇し、ビ
ンダイオードを流れる電流が減少し、信号の減衰量は大
キクする。トランジスタのコレクタ電圧が、ビンダイオ
ードのアノードに供給する固定電圧よりも高くなったと
きには、ビンダイオードはOFFし、減衰量は最大とな
る。ここで、トランジスタのベースに印加するAGC電
圧がOrとなったときでも、トランジスタの歪特性を劣
化させないためにトランジスタのベースに一定の電圧を
印加しておく必要がある。このため、本発明においては
、電源より抵抗分割によりあらかじめ一定の電圧をベー
スに印刀口しておき、さらにベースにスイッチングダイ
オードを介してA G C’電圧・を印加する。この方
法によればAGC電圧がベースの固定バイアス以下のと
きは、ベースには固定バイアスがそのまま印加され、増
幅用トランジスタの歪特性の劣化を防止できる。The collector voltage of the amplification transistor is supplied to the cathode of the bin diode, and a fixed bias from the power supply is applied to the anode. When the AGC11C pressure applied to the base of the amplification transistor increases, the collector voltage of the transistor decreases, the bin diode turns on, and the amount of signal attenuation decreases. On the other hand, when the AGC voltage decreases, the collector voltage of the transistor increases, the current flowing through the bin diode decreases, and the amount of signal attenuation increases. When the collector voltage of the transistor becomes higher than the fixed voltage supplied to the anode of the Vin diode, the Vin diode is turned off and the amount of attenuation becomes maximum. Here, even when the AGC voltage applied to the base of the transistor becomes Or, it is necessary to apply a constant voltage to the base of the transistor in order not to deteriorate the distortion characteristics of the transistor. For this reason, in the present invention, a constant voltage is applied to the base in advance by resistance division from the power supply, and the AGC' voltage is further applied to the base via the switching diode. According to this method, when the AGC voltage is lower than the fixed bias of the base, the fixed bias is directly applied to the base, thereby preventing deterioration of the distortion characteristics of the amplification transistor.
以下、本発明を図に示す実施例に従って詳細に説明する
。第1図に本発明の実施例を示す。本発明AGC回路は
、高周波増幅用トランジスタ1とビンダイオード5およ
びスイッチングダイオード15より成る。トランジスタ
10ベースバイアス電圧は、抵抗10 、11の抵抗分
割で与えられ、さらに抵抗12、スイッチングダイオー
ド15を介して端子20よりAGC制御電圧か印加され
る。いま端子1Bより入力される信号レベルが低いとき
は、端子20より印加されるAGC制御電圧は冒くなり
、このAGC制御電圧が、抵抗10 、11で抵抗分割
された電圧よりも茜(なったとぎには、スイッチングダ
イオード15に電流が流れ、AGC制御電圧に比例した
バイアスが、トランジスタ1のベースに印加される。一
方、端子18より入力される信号レベルか筒いときは、
端子20より印加されるAGC11L圧は低下し、この
AGC制御電圧が、抵抗10゜11で抵抗分割された電
圧よりも低(なったときには、スイッチングダイオード
13はオフし、トランジスタ10ベース2には、抵抗1
0 、11で抵抗分割された一定電圧がバイアスされる
。以上述べたようなベースバイアス回路を採用すること
により、。Hereinafter, the present invention will be explained in detail according to embodiments shown in the drawings. FIG. 1 shows an embodiment of the present invention. The AGC circuit of the present invention includes a high frequency amplification transistor 1, a bin diode 5, and a switching diode 15. The base bias voltage of the transistor 10 is given by resistance division between resistors 10 and 11, and an AGC control voltage is further applied from a terminal 20 via a resistor 12 and a switching diode 15. When the signal level input from terminal 1B is low, the AGC control voltage applied from terminal 20 is affected, and this AGC control voltage is higher than the voltage divided by the resistors 10 and 11. Next, a current flows through the switching diode 15, and a bias proportional to the AGC control voltage is applied to the base of the transistor 1.On the other hand, when the signal level input from the terminal 18 is low,
The AGC 11L voltage applied from the terminal 20 decreases, and when this AGC control voltage becomes lower than the voltage divided by the resistors 10 and 11, the switching diode 13 turns off and the transistor 10 base 2 resistance 1
A constant voltage resistance-divided by 0 and 11 is biased. By adopting the base bias circuit as described above.
A G CjelJ御電圧が低下した場合でもトランジ
スタ1のコレクタ電流は、一定値が確保され、ffl特
性が劣化することがない。次に、トランジスタ1のコレ
クタ4には、電源より抵抗8を介してバイアスが供給さ
れ、また、ビンダイオード50カンードがlifされる
。このビンダイオード5゛のアノードは、抵抗6,7の
抵抗分割により固定電圧がバイアスされ、ビンダイオー
ド5のアノードよりコンデンサ16を介して端子19よ
り高周波信号が出力される。一般に、ビンダイオードに
おいて、その島周波抵抗値が非常に太き(なり、高周波
信号減衰に十分な効果が値られるバイアス領域は、ビン
ダイオードのアノード、カソード間のバイアスがビンダ
イオードのPNMN重合差(シリコンにおいては0.7
V )以下になった場合であり、(っまりビンダイオ
ードが、ON状態からOFF状態に遷移する状態)、本
発明においてもその遷移領域を積極的に利用している。Even when the A G CjelJ control voltage decreases, the collector current of the transistor 1 is maintained at a constant value, and the ffl characteristics do not deteriorate. Next, a bias is supplied from the power supply to the collector 4 of the transistor 1 through the resistor 8, and a bin diode 50 is lifed. The anode of this bin diode 5' is biased with a fixed voltage by the resistance division of resistors 6 and 7, and a high frequency signal is outputted from the anode of the bin diode 5 through a capacitor 16 and a terminal 19. In general, in a Bin diode, the island frequency resistance value is very large, and the bias region where it has a sufficient effect on high frequency signal attenuation is the bias region between the Bin diode's anode and cathode, which is the PNMN polymerization difference of the Bin diode ( 0.7 in silicon
V ) or below (a state in which the fully bin diode transitions from an ON state to an OFF state), and this transition region is also actively utilized in the present invention.
つまり、端子18より入力される入力信号レベルが上が
り、端子2oより印加されるAGC制御電圧が下降し、
トランジスタ1に流れるコレクタ′邂流が減少した場合
に、抵抗8による電圧降下が小さくなりトランジスタ1
のコレクタ電圧つまり、ピンダイオード5のアノード電
圧が上昇する。このとき、ピンダイオード5のカソード
に抵抗6,7によりバイアスされた固定電圧よりも、ピ
ンダイオード5のアノード電圧が上昇した場合には、ピ
ンダイオード5はOFF状態になり、ピンダイオード5
の高周波抵抗は増太し、信号レベルが低下する。逆に、
端子1日より入力される入力信号レベルが下がり、端子
20より印加されるAGC制御電圧が上昇し、トランジ
スタ1に流れるコレクタ電流が増加したj合K。In other words, the input signal level input from terminal 18 increases, the AGC control voltage applied from terminal 2o decreases,
When the collector current flowing through transistor 1 decreases, the voltage drop across resistor 8 becomes smaller and transistor 1
, that is, the anode voltage of the pin diode 5 increases. At this time, if the anode voltage of the pin diode 5 rises higher than the fixed voltage biased to the cathode of the pin diode 5 by the resistors 6 and 7, the pin diode 5 becomes OFF state, and the pin diode 5
The high frequency resistance increases, and the signal level decreases. vice versa,
The input signal level input from terminal 1 falls, the AGC control voltage applied from terminal 20 rises, and the collector current flowing through transistor 1 increases.
抵抗8による電圧降下が太き(なり、トランジスタ1の
コレクタ電圧つまり、ピンダイオード5のアノード電圧
が下降する。このとき、ピンダイオードのカソードに抵
抗6,7によりバイアスされた固定電圧よりも、ピンダ
イオード5のアノード電圧が下降した時には、ピンダイ
オード5に微小電流が流れ出し、ピンダイオード5の高
周波抵抗が減少し、信号の減衰量が小さくなる。以上述
べたように、本発明はトランジスタ1のコレクタ抵抗8
による電圧降下で、ピンダイオード5をON。The voltage drop caused by the resistor 8 becomes thicker, and the collector voltage of the transistor 1, that is, the anode voltage of the pin diode 5 decreases. When the anode voltage of the diode 5 falls, a minute current flows into the pin diode 5, the high frequency resistance of the pin diode 5 decreases, and the amount of signal attenuation becomes small. resistance 8
Due to the voltage drop caused by this, pin diode 5 is turned on.
OFFさせることにより、信号レベルを減衰させる回路
であり、増幅用トランジスタ1とピンダイオードの駆動
用トランジスタを兼用させ、しかもトランジスタ1を流
れるコレクタ電流の一部ヲ用いてピンダイオード5を駆
動させているため、小形、低消費電力のAGC回路とな
っている。本発明回路では、AGC制御電圧が低下して
も、信号の減衰量を一定値以下におさえるため、ビンダ
イオード50カンードとアノード間に低容璽のコンデン
サ14を接続している。(第1図(α))また、この低
f蓋のコンデンサのかわりに、第1図(blに示すよう
に、大容量のコンデンサ26と抵抗22を直列に接続し
た回路を、ピンダイオード5のアノードとカソード間に
接続しても良い。本発明回路を衛星放送受信機の400
1fHz帯第2IF回路に用いた場合について説明する
。衛星放送受信機は、BSコンバータおよびBSチュー
ナより成り、BSコンバータで12GHz帯の信号から
I GHz帯第11F信号に変換された信号が、BSチ
ェーナに入力される。BSチューナでは、受信したI
GH1帯の第11F信号から、希望信号を選局して、4
001習2帯の第2IF信号に変換し、復調する。ここ
で、BSチェーナの入力レベルが−20〜−60dBm
と40cLBのひらきがあるため、これを同一レベルに
するためにAGC回路が必要となる。Z?、5チユーナ
においては、NFt%性および歪特性の劣化をふせぐた
め、第11F回路および第21F回路においてAGCを
かける2段階AGCが一般的に用いられ、第11F回路
のAGCC以下第1 AGC回路)でso dB以上、
第2IF回路のAGCC以下第2AGC回路)で約1o
dBの利得制御をおこない、AGC制御電圧の高いとこ
ろで第2AGC回路を動作させ、AGC制御電圧の低い
ところで第1AGC回路を動作させる。このため、AG
C制御電圧か5〜4Vにおいて、約10dBの減衰が得
られ、4V以下において、利得が変化しない@ 2 A
G C回路が必要となりていた。このため、本発明の
AGC回路においては、湖子20より供対するAGC制
御電圧が、5Vでピンダイオード5がONからOFF状
DVC遷移するようなバイアス条件を設定し、さらに、
AGC制御電圧が4V付近で10dB減衰し、それ以上
減衰しないようなコンデンサ14でピンダイオード50
カソードとアノードを接続した。第1図に示す本発明回
路を衛星放送受信機の400 AfHz帯AGC回路と
して用いたときの特性を第2図に示す。AGC制御電圧
5〜4Vで、利得制御幅約12dBの良好な特性が得ら
れている。This is a circuit that attenuates the signal level by turning it off.The amplifying transistor 1 also serves as the pin diode driving transistor, and a part of the collector current flowing through the transistor 1 is used to drive the pin diode 5. Therefore, the AGC circuit is small and has low power consumption. In the circuit of the present invention, a low capacitance capacitor 14 is connected between the bin diode 50 cand and the anode in order to keep the amount of signal attenuation below a certain value even if the AGC control voltage decreases. (Fig. 1 (α)) Also, instead of this low-f capacitor, as shown in Fig. 1 (bl), a circuit in which a large-capacity capacitor 26 and a resistor 22 are connected in series is connected to a pin diode 5. The circuit of the present invention may be connected between the anode and the cathode.
A case where it is used in a 1 fHz band second IF circuit will be explained. A satellite broadcast receiver consists of a BS converter and a BS tuner, and a signal converted from a 12 GHz band signal to an I GHz band 11F signal by the BS converter is input to the BS tuner. In the BS tuner, the received I
Select the desired signal from the 11th F signal of the GH1 band and tune to 4.
It is converted into a second IF signal of the 001 Xi 2 band and demodulated. Here, the input level of the BS chainer is -20 to -60 dBm.
Since there is a gap of 40 cLB, an AGC circuit is required to make this level the same. Z? , 5 tuners, in order to prevent deterioration of NFt% characteristics and distortion characteristics, a two-stage AGC in which AGC is applied in the 11th F circuit and the 21st F circuit is generally used. more than so dB,
2nd IF circuit's AGCC and below 2nd AGC circuit) is approximately 1o
dB gain control is performed, the second AGC circuit is operated at a high AGC control voltage, and the first AGC circuit is operated at a low AGC control voltage. For this reason, A.G.
Approximately 10 dB attenuation is obtained at a control voltage of 5 to 4 V, and the gain does not change below 4 V @ 2 A
A GC circuit was required. For this reason, in the AGC circuit of the present invention, bias conditions are set such that the AGC control voltage supplied from the lake child 20 is 5V and the pin diode 5 makes a DVC transition from ON to OFF, and further,
The AGC control voltage is attenuated by 10 dB around 4 V, and the pin diode 50 is connected to a capacitor 14 that does not attenuate any further.
The cathode and anode were connected. FIG. 2 shows the characteristics when the circuit of the present invention shown in FIG. 1 is used as a 400 AfHz band AGC circuit of a satellite broadcasting receiver. At an AGC control voltage of 5 to 4 V, good characteristics with a gain control width of about 12 dB are obtained.
第3図に第2の実施例を示す。これは、ピンダイオード
5のアノードの固定バイアスとして、電源より、チョー
クコイル25を用いてバイアスを供給した回路であり、
第1図の実施例と同様の動作をし、同様の効果が得られ
る。FIG. 3 shows a second embodiment. This is a circuit that uses a choke coil 25 to supply bias from the power supply as a fixed bias for the anode of the pin diode 5.
The operation is similar to that of the embodiment shown in FIG. 1, and the same effects can be obtained.
第4図に第3の実施例を示す。これは、ピンダイオード
5のアノードの固定バイアスとして、ツェナーダイオー
ド24を用いてバイアスを供給した回路であり、第1図
の実施例と同様の動作をし、同様の効果が得られる。FIG. 4 shows a third embodiment. This is a circuit in which a Zener diode 24 is used to supply a bias as a fixed bias to the anode of the pin diode 5, and operates in the same manner as the embodiment shown in FIG. 1, and provides similar effects.
第5図に、第4の実施例を示すっこれは、トランジスタ
10ペース2に抵抗25 、27を接続し、一方を電源
電圧の供給端子、他方をAGC制御宝王の供給端子とし
たものであり、AGC制御電圧がOV付近の小さな値に
なっても、トランジスタ10ベース2には、電源電圧と
抵抗25 、27で決まる電圧がバイアスされ、トラン
ジスタ1に電流が流れて、歪特性の劣化をふせぐもので
ある。この回路を用いても、第1図の実施例と同様の同
作をし、同様の効果が得られる。Fig. 5 shows a fourth embodiment, in which resistors 25 and 27 are connected to a transistor 10 pace 2, and one is used as a power supply voltage supply terminal and the other as an AGC control Hoo supply terminal. Even if the AGC control voltage becomes a small value near OV, the transistor 10 base 2 is biased with the voltage determined by the power supply voltage and resistors 25 and 27, and current flows through the transistor 1, causing deterioration of the distortion characteristics. It's a shame. Even if this circuit is used, the same operation as the embodiment shown in FIG. 1 can be performed and the same effect can be obtained.
本発明は、増幅用トランジスタのベースにAGC制御電
圧を印加し、トランジスタのコレクタ抵抗の電圧降下で
、トランジスタのコレクタK [列に接続したビンダイ
オードをON、OFFさせることにより、信号レベルを
減衰させる回路であり、増幅用トランジスタをビンダイ
オードの駆動トランジスタとしても用い、しかもトラン
ジスタを流れるコレクタ電流の一部を用いてピンダイオ
ードを駆動させているため、小形で低消費電力のAGC
回路が得られる。The present invention applies an AGC control voltage to the base of an amplifying transistor, and uses the voltage drop across the transistor's collector resistance to attenuate the signal level by turning on and off the bin diodes connected to the transistor's collector K. The amplification transistor is also used as a driving transistor for the pin diode, and a portion of the collector current flowing through the transistor is used to drive the pin diode, making it a small and low power consumption AGC circuit.
A circuit is obtained.
第1図(αl 、 (jlは、本発明の第一の実施例の
回路図、第2図は本発明回路の特性図、第5図〜第5図
は本発明の第2〜第4の実施例回路図である。
1・・・トランジスタ 5・・・ピンダイオード1
′5・・・スイッチングダイオード
20・・・AGC制御電圧印加端子
21・・・iE源電電圧印加端子23・・・チョークコ
イル24・・・ツェナーダイオード
第 1 図
(cL)
AeC叩加偉三(■うFIG. 1 (αl, (jl) is a circuit diagram of the first embodiment of the present invention, FIG. 2 is a characteristic diagram of the circuit of the present invention, and FIGS. It is an example circuit diagram. 1... Transistor 5... Pin diode 1
'5... Switching diode 20... AGC control voltage application terminal 21... iE power supply voltage application terminal 23... Choke coil 24... Zener diode Fig. 1 (cL) AeC Toka Iizo ( ■U
Claims (1)
において、トランジスタのコレクタにピンダイオードの
カソードを接続し、このカソードには抵抗を介してバイ
アスを供給し、ピンダイオードのアノードには、固定バ
イアスを供給する手段を有し、さらに、トランジスタの
ベースに、AGC電圧を印加する手段を有したことを特
徴とするAGC回路。1. In an AGC circuit consisting of a transistor and a pin diode, the cathode of a pin diode is connected to the collector of the transistor, a bias is supplied to the cathode via a resistor, and a fixed bias is supplied to the anode of the pin diode. An AGC circuit, further comprising means for applying an AGC voltage to the base of the transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068909A JPH0744412B2 (en) | 1987-03-25 | 1987-03-25 | AGC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068909A JPH0744412B2 (en) | 1987-03-25 | 1987-03-25 | AGC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236404A true JPS63236404A (en) | 1988-10-03 |
| JPH0744412B2 JPH0744412B2 (en) | 1995-05-15 |
Family
ID=13387249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068909A Expired - Lifetime JPH0744412B2 (en) | 1987-03-25 | 1987-03-25 | AGC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744412B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175767A (en) * | 1991-12-19 | 1993-07-13 | Matsushita Electric Ind Co Ltd | Current control circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157041A (en) * | 1974-06-07 | 1975-12-18 | ||
| JPS5950127U (en) * | 1982-09-24 | 1984-04-03 | 日本電気ホームエレクトロニクス株式会社 | Attenuator circuit |
-
1987
- 1987-03-25 JP JP62068909A patent/JPH0744412B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157041A (en) * | 1974-06-07 | 1975-12-18 | ||
| JPS5950127U (en) * | 1982-09-24 | 1984-04-03 | 日本電気ホームエレクトロニクス株式会社 | Attenuator circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175767A (en) * | 1991-12-19 | 1993-07-13 | Matsushita Electric Ind Co Ltd | Current control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744412B2 (en) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559471A (en) | Amplifier and biasing circuit therefor | |
| JPH0583041A (en) | Gate bias control circuit | |
| US8538357B2 (en) | Switchable VRAMP limiter | |
| US5160898A (en) | Power amplifier | |
| US8208883B2 (en) | Receiver with low power consumption | |
| US3708756A (en) | Biasing network for transistors | |
| US7378909B2 (en) | Radio-frequency power amplifier apparatus and method of adjusting output power thereof | |
| US7430404B2 (en) | Tuner circuit and digital broadcast receiver with the same | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| US6184751B1 (en) | Amplifier circuit | |
| JP2606165B2 (en) | Impedance matching circuit | |
| JPH05199137A (en) | Agc system | |
| US20050162224A1 (en) | Front stage amplifier with different modes | |
| JP3108712U (en) | Variable gain amplifier circuit | |
| JPH0744412B2 (en) | AGC circuit | |
| JPH0269083A (en) | Agc circuit | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JPH0687532B2 (en) | Automatic gain control circuit | |
| KR0130809Y1 (en) | Tuner Protection Circuit for Overvoltage of Television Receiver | |
| JPH0238508Y2 (en) | ||
| JPS62278812A (en) | Agc circuit | |
| JPS6352484B2 (en) | ||
| JPS60112306A (en) | Electronic attanuator | |
| JP2679999B2 (en) | AGC circuit | |
| KR930004660Y1 (en) | Super heterodyne receiver |