JPS63236404A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPS63236404A JPS63236404A JP6890987A JP6890987A JPS63236404A JP S63236404 A JPS63236404 A JP S63236404A JP 6890987 A JP6890987 A JP 6890987A JP 6890987 A JP6890987 A JP 6890987A JP S63236404 A JPS63236404 A JP S63236404A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- agc
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＡＧＣ回路に係り、特にテレビチェーナや衛
星放送受信機１ （Ｊｚチコーナに好適なＡＧＣ回路に
関する。
星放送受信機１ （Ｊｚチコーナに好適なＡＧＣ回路に
関する。
チューナに用いるＡＧＣ回路の代表的な従来例が特許公
報昭５６−１０７６５２号公報に記載されている。これ
は、ピンダイオード５個を用いて、１形のＡＧＣ回路を
構成し、このビンダイオードに、制御用トランジスタを
介して、ＡＧＣ制御電圧を印加して利得の可変をおこな
う回路である。この回路では、ＡＧＣ回路として、ピン
ダイオードの他にピンダイオード駆動トランジスタも必
要となり、回路が大形化する。消費電流が太きい等の課
題があった。
報昭５６−１０７６５２号公報に記載されている。これ
は、ピンダイオード５個を用いて、１形のＡＧＣ回路を
構成し、このビンダイオードに、制御用トランジスタを
介して、ＡＧＣ制御電圧を印加して利得の可変をおこな
う回路である。この回路では、ＡＧＣ回路として、ピン
ダイオードの他にピンダイオード駆動トランジスタも必
要となり、回路が大形化する。消費電流が太きい等の課
題があった。
上記従来技術では、増幅トランジスタを駆動するコレク
タ電流と、ビンダイオードを駆動する電流を独立にして
いたため、ＡＧＣ回路の消費電力が増大し、またピンダ
イオード駆動のトランジスタを別に設けていたため、回
路が大形複雑になるという問題があった。
タ電流と、ビンダイオードを駆動する電流を独立にして
いたため、ＡＧＣ回路の消費電力が増大し、またピンダ
イオード駆動のトランジスタを別に設けていたため、回
路が大形複雑になるという問題があった。
本発明の目的は、増幅トランジスタをピンダイオード駆
動トランジスタとして用い、ＡＧＣ回路の小形、低消費
電力化をはかることにある。
動トランジスタとして用い、ＡＧＣ回路の小形、低消費
電力化をはかることにある。
本発明では、増幅用トランジスタのコレクタトビンダイ
オードのカソードを直列に接続し、ビンダイオードのア
ノードに固定のバイアスを与え、ビンダイオードを流れ
る電流を増幅用トランジスタノヘースにＡＧＣ電圧を印
加することにより制御し、上記目的を達成する。ここで
、ＡＧＣ電圧がＯＶになったときでもトランジスタのベ
ースに一定電圧が印加されるように、ベースに固定バイ
アスを印加し、さらにスイッチングダイオードを介して
ＡＧＣ電圧をトランジスタのベースに印加する構成とし
た。
オードのカソードを直列に接続し、ビンダイオードのア
ノードに固定のバイアスを与え、ビンダイオードを流れ
る電流を増幅用トランジスタノヘースにＡＧＣ電圧を印
加することにより制御し、上記目的を達成する。ここで
、ＡＧＣ電圧がＯＶになったときでもトランジスタのベ
ースに一定電圧が印加されるように、ベースに固定バイ
アスを印加し、さらにスイッチングダイオードを介して
ＡＧＣ電圧をトランジスタのベースに印加する構成とし
た。
ビンダイオードのカソードには、増幅用トランジスタの
コレクタ電圧を供給し、アノードには電源より固定バイ
アスを印加する。増幅用トランジスタのベースに印加さ
れたＡ ＧＣ１１Ｃ圧が上昇すると、トランジスタのコ
レクタ電圧は低下し、ビンダイオードがＯＮ状態となり
、信号の減衰量は小さくなる。これに対し、ＡＧＣ電圧
が低下するとトランジスタのコレクタ電圧は上昇し、ビ
ンダイオードを流れる電流が減少し、信号の減衰量は大
キクする。トランジスタのコレクタ電圧が、ビンダイオ
ードのアノードに供給する固定電圧よりも高くなったと
きには、ビンダイオードはＯＦＦし、減衰量は最大とな
る。ここで、トランジスタのベースに印加するＡＧＣ電
圧がＯｒとなったときでも、トランジスタの歪特性を劣
化させないためにトランジスタのベースに一定の電圧を
印加しておく必要がある。このため、本発明においては
、電源より抵抗分割によりあらかじめ一定の電圧をベー
スに印刀口しておき、さらにベースにスイッチングダイ
オードを介してＡ Ｇ Ｃ’電圧・を印加する。この方
法によればＡＧＣ電圧がベースの固定バイアス以下のと
きは、ベースには固定バイアスがそのまま印加され、増
幅用トランジスタの歪特性の劣化を防止できる。
コレクタ電圧を供給し、アノードには電源より固定バイ
アスを印加する。増幅用トランジスタのベースに印加さ
れたＡ ＧＣ１１Ｃ圧が上昇すると、トランジスタのコ
レクタ電圧は低下し、ビンダイオードがＯＮ状態となり
、信号の減衰量は小さくなる。これに対し、ＡＧＣ電圧
が低下するとトランジスタのコレクタ電圧は上昇し、ビ
ンダイオードを流れる電流が減少し、信号の減衰量は大
キクする。トランジスタのコレクタ電圧が、ビンダイオ
ードのアノードに供給する固定電圧よりも高くなったと
きには、ビンダイオードはＯＦＦし、減衰量は最大とな
る。ここで、トランジスタのベースに印加するＡＧＣ電
圧がＯｒとなったときでも、トランジスタの歪特性を劣
化させないためにトランジスタのベースに一定の電圧を
印加しておく必要がある。このため、本発明においては
、電源より抵抗分割によりあらかじめ一定の電圧をベー
スに印刀口しておき、さらにベースにスイッチングダイ
オードを介してＡ Ｇ Ｃ’電圧・を印加する。この方
法によればＡＧＣ電圧がベースの固定バイアス以下のと
きは、ベースには固定バイアスがそのまま印加され、増
幅用トランジスタの歪特性の劣化を防止できる。
以下、本発明を図に示す実施例に従って詳細に説明する
。第１図に本発明の実施例を示す。本発明ＡＧＣ回路は
、高周波増幅用トランジスタ１とビンダイオード５およ
びスイッチングダイオード１５より成る。トランジスタ
１０ベースバイアス電圧は、抵抗１０ 、１１の抵抗分
割で与えられ、さらに抵抗１２、スイッチングダイオー
ド１５を介して端子２０よりＡＧＣ制御電圧か印加され
る。いま端子１Ｂより入力される信号レベルが低いとき
は、端子２０より印加されるＡＧＣ制御電圧は冒くなり
、このＡＧＣ制御電圧が、抵抗１０ 、１１で抵抗分割
された電圧よりも茜（なったとぎには、スイッチングダ
イオード１５に電流が流れ、ＡＧＣ制御電圧に比例した
バイアスが、トランジスタ１のベースに印加される。一
方、端子１８より入力される信号レベルか筒いときは、
端子２０より印加されるＡＧＣ１１Ｌ圧は低下し、この
ＡＧＣ制御電圧が、抵抗１０゜１１で抵抗分割された電
圧よりも低（なったときには、スイッチングダイオード
１３はオフし、トランジスタ１０ベース２には、抵抗１
０ 、１１で抵抗分割された一定電圧がバイアスされる
。以上述べたようなベースバイアス回路を採用すること
により、。
。第１図に本発明の実施例を示す。本発明ＡＧＣ回路は
、高周波増幅用トランジスタ１とビンダイオード５およ
びスイッチングダイオード１５より成る。トランジスタ
１０ベースバイアス電圧は、抵抗１０ 、１１の抵抗分
割で与えられ、さらに抵抗１２、スイッチングダイオー
ド１５を介して端子２０よりＡＧＣ制御電圧か印加され
る。いま端子１Ｂより入力される信号レベルが低いとき
は、端子２０より印加されるＡＧＣ制御電圧は冒くなり
、このＡＧＣ制御電圧が、抵抗１０ 、１１で抵抗分割
された電圧よりも茜（なったとぎには、スイッチングダ
イオード１５に電流が流れ、ＡＧＣ制御電圧に比例した
バイアスが、トランジスタ１のベースに印加される。一
方、端子１８より入力される信号レベルか筒いときは、
端子２０より印加されるＡＧＣ１１Ｌ圧は低下し、この
ＡＧＣ制御電圧が、抵抗１０゜１１で抵抗分割された電
圧よりも低（なったときには、スイッチングダイオード
１３はオフし、トランジスタ１０ベース２には、抵抗１
０ 、１１で抵抗分割された一定電圧がバイアスされる
。以上述べたようなベースバイアス回路を採用すること
により、。
Ａ Ｇ ＣｊｅｌＪ御電圧が低下した場合でもトランジ
スタ１のコレクタ電流は、一定値が確保され、ｆｆｌ特
性が劣化することがない。次に、トランジスタ１のコレ
クタ４には、電源より抵抗８を介してバイアスが供給さ
れ、また、ビンダイオード５０カンードがｌｉｆされる
。このビンダイオード５゛のアノードは、抵抗６，７の
抵抗分割により固定電圧がバイアスされ、ビンダイオー
ド５のアノードよりコンデンサ１６を介して端子１９よ
り高周波信号が出力される。一般に、ビンダイオードに
おいて、その島周波抵抗値が非常に太き（なり、高周波
信号減衰に十分な効果が値られるバイアス領域は、ビン
ダイオードのアノード、カソード間のバイアスがビンダ
イオードのＰＮＭＮ重合差（シリコンにおいては０．７
Ｖ ）以下になった場合であり、（っまりビンダイオ
ードが、ＯＮ状態からＯＦＦ状態に遷移する状態）、本
発明においてもその遷移領域を積極的に利用している。
スタ１のコレクタ電流は、一定値が確保され、ｆｆｌ特
性が劣化することがない。次に、トランジスタ１のコレ
クタ４には、電源より抵抗８を介してバイアスが供給さ
れ、また、ビンダイオード５０カンードがｌｉｆされる
。このビンダイオード５゛のアノードは、抵抗６，７の
抵抗分割により固定電圧がバイアスされ、ビンダイオー
ド５のアノードよりコンデンサ１６を介して端子１９よ
り高周波信号が出力される。一般に、ビンダイオードに
おいて、その島周波抵抗値が非常に太き（なり、高周波
信号減衰に十分な効果が値られるバイアス領域は、ビン
ダイオードのアノード、カソード間のバイアスがビンダ
イオードのＰＮＭＮ重合差（シリコンにおいては０．７
Ｖ ）以下になった場合であり、（っまりビンダイオ
ードが、ＯＮ状態からＯＦＦ状態に遷移する状態）、本
発明においてもその遷移領域を積極的に利用している。
つまり、端子１８より入力される入力信号レベルが上が
り、端子２ｏより印加されるＡＧＣ制御電圧が下降し、
トランジスタ１に流れるコレクタ′邂流が減少した場合
に、抵抗８による電圧降下が小さくなりトランジスタ１
のコレクタ電圧つまり、ピンダイオード５のアノード電
圧が上昇する。このとき、ピンダイオード５のカソード
に抵抗６，７によりバイアスされた固定電圧よりも、ピ
ンダイオード５のアノード電圧が上昇した場合には、ピ
ンダイオード５はＯＦＦ状態になり、ピンダイオード５
の高周波抵抗は増太し、信号レベルが低下する。逆に、
端子１日より入力される入力信号レベルが下がり、端子
２０より印加されるＡＧＣ制御電圧が上昇し、トランジ
スタ１に流れるコレクタ電流が増加したｊ合Ｋ。
り、端子２ｏより印加されるＡＧＣ制御電圧が下降し、
トランジスタ１に流れるコレクタ′邂流が減少した場合
に、抵抗８による電圧降下が小さくなりトランジスタ１
のコレクタ電圧つまり、ピンダイオード５のアノード電
圧が上昇する。このとき、ピンダイオード５のカソード
に抵抗６，７によりバイアスされた固定電圧よりも、ピ
ンダイオード５のアノード電圧が上昇した場合には、ピ
ンダイオード５はＯＦＦ状態になり、ピンダイオード５
の高周波抵抗は増太し、信号レベルが低下する。逆に、
端子１日より入力される入力信号レベルが下がり、端子
２０より印加されるＡＧＣ制御電圧が上昇し、トランジ
スタ１に流れるコレクタ電流が増加したｊ合Ｋ。
抵抗８による電圧降下が太き（なり、トランジスタ１の
コレクタ電圧つまり、ピンダイオード５のアノード電圧
が下降する。このとき、ピンダイオードのカソードに抵
抗６，７によりバイアスされた固定電圧よりも、ピンダ
イオード５のアノード電圧が下降した時には、ピンダイ
オード５に微小電流が流れ出し、ピンダイオード５の高
周波抵抗が減少し、信号の減衰量が小さくなる。以上述
べたように、本発明はトランジスタ１のコレクタ抵抗８
による電圧降下で、ピンダイオード５をＯＮ。
コレクタ電圧つまり、ピンダイオード５のアノード電圧
が下降する。このとき、ピンダイオードのカソードに抵
抗６，７によりバイアスされた固定電圧よりも、ピンダ
イオード５のアノード電圧が下降した時には、ピンダイ
オード５に微小電流が流れ出し、ピンダイオード５の高
周波抵抗が減少し、信号の減衰量が小さくなる。以上述
べたように、本発明はトランジスタ１のコレクタ抵抗８
による電圧降下で、ピンダイオード５をＯＮ。
ＯＦＦさせることにより、信号レベルを減衰させる回路
であり、増幅用トランジスタ１とピンダイオードの駆動
用トランジスタを兼用させ、しかもトランジスタ１を流
れるコレクタ電流の一部ヲ用いてピンダイオード５を駆
動させているため、小形、低消費電力のＡＧＣ回路とな
っている。本発明回路では、ＡＧＣ制御電圧が低下して
も、信号の減衰量を一定値以下におさえるため、ビンダ
イオード５０カンードとアノード間に低容璽のコンデン
サ１４を接続している。（第１図（α））また、この低
ｆ蓋のコンデンサのかわりに、第１図（ｂｌに示すよう
に、大容量のコンデンサ２６と抵抗２２を直列に接続し
た回路を、ピンダイオード５のアノードとカソード間に
接続しても良い。本発明回路を衛星放送受信機の４００
１ｆＨｚ帯第２ＩＦ回路に用いた場合について説明する
。衛星放送受信機は、ＢＳコンバータおよびＢＳチュー
ナより成り、ＢＳコンバータで１２ＧＨｚ帯の信号から
Ｉ ＧＨｚ帯第１１Ｆ信号に変換された信号が、ＢＳチ
ェーナに入力される。ＢＳチューナでは、受信したＩ
ＧＨ１帯の第１１Ｆ信号から、希望信号を選局して、４
００１習２帯の第２ＩＦ信号に変換し、復調する。ここ
で、ＢＳチェーナの入力レベルが−２０〜−６０ｄＢｍ
と４０ｃＬＢのひらきがあるため、これを同一レベルに
するためにＡＧＣ回路が必要となる。Ｚ？、５チユーナ
においては、ＮＦｔ％性および歪特性の劣化をふせぐた
め、第１１Ｆ回路および第２１Ｆ回路においてＡＧＣを
かける２段階ＡＧＣが一般的に用いられ、第１１Ｆ回路
のＡＧＣＣ以下第１ ＡＧＣ回路）でｓｏ ｄＢ以上、
第２ＩＦ回路のＡＧＣＣ以下第２ＡＧＣ回路）で約１ｏ
ｄＢの利得制御をおこない、ＡＧＣ制御電圧の高いとこ
ろで第２ＡＧＣ回路を動作させ、ＡＧＣ制御電圧の低い
ところで第１ＡＧＣ回路を動作させる。このため、ＡＧ
Ｃ制御電圧か５〜４Ｖにおいて、約１０ｄＢの減衰が得
られ、４Ｖ以下において、利得が変化しない＠ ２ Ａ
Ｇ Ｃ回路が必要となりていた。このため、本発明の
ＡＧＣ回路においては、湖子２０より供対するＡＧＣ制
御電圧が、５Ｖでピンダイオード５がＯＮからＯＦＦ状
ＤＶＣ遷移するようなバイアス条件を設定し、さらに、
ＡＧＣ制御電圧が４Ｖ付近で１０ｄＢ減衰し、それ以上
減衰しないようなコンデンサ１４でピンダイオード５０
カソードとアノードを接続した。第１図に示す本発明回
路を衛星放送受信機の４００ ＡｆＨｚ帯ＡＧＣ回路と
して用いたときの特性を第２図に示す。ＡＧＣ制御電圧
５〜４Ｖで、利得制御幅約１２ｄＢの良好な特性が得ら
れている。
であり、増幅用トランジスタ１とピンダイオードの駆動
用トランジスタを兼用させ、しかもトランジスタ１を流
れるコレクタ電流の一部ヲ用いてピンダイオード５を駆
動させているため、小形、低消費電力のＡＧＣ回路とな
っている。本発明回路では、ＡＧＣ制御電圧が低下して
も、信号の減衰量を一定値以下におさえるため、ビンダ
イオード５０カンードとアノード間に低容璽のコンデン
サ１４を接続している。（第１図（α））また、この低
ｆ蓋のコンデンサのかわりに、第１図（ｂｌに示すよう
に、大容量のコンデンサ２６と抵抗２２を直列に接続し
た回路を、ピンダイオード５のアノードとカソード間に
接続しても良い。本発明回路を衛星放送受信機の４００
１ｆＨｚ帯第２ＩＦ回路に用いた場合について説明する
。衛星放送受信機は、ＢＳコンバータおよびＢＳチュー
ナより成り、ＢＳコンバータで１２ＧＨｚ帯の信号から
Ｉ ＧＨｚ帯第１１Ｆ信号に変換された信号が、ＢＳチ
ェーナに入力される。ＢＳチューナでは、受信したＩ
ＧＨ１帯の第１１Ｆ信号から、希望信号を選局して、４
００１習２帯の第２ＩＦ信号に変換し、復調する。ここ
で、ＢＳチェーナの入力レベルが−２０〜−６０ｄＢｍ
と４０ｃＬＢのひらきがあるため、これを同一レベルに
するためにＡＧＣ回路が必要となる。Ｚ？、５チユーナ
においては、ＮＦｔ％性および歪特性の劣化をふせぐた
め、第１１Ｆ回路および第２１Ｆ回路においてＡＧＣを
かける２段階ＡＧＣが一般的に用いられ、第１１Ｆ回路
のＡＧＣＣ以下第１ ＡＧＣ回路）でｓｏ ｄＢ以上、
第２ＩＦ回路のＡＧＣＣ以下第２ＡＧＣ回路）で約１ｏ
ｄＢの利得制御をおこない、ＡＧＣ制御電圧の高いとこ
ろで第２ＡＧＣ回路を動作させ、ＡＧＣ制御電圧の低い
ところで第１ＡＧＣ回路を動作させる。このため、ＡＧ
Ｃ制御電圧か５〜４Ｖにおいて、約１０ｄＢの減衰が得
られ、４Ｖ以下において、利得が変化しない＠ ２ Ａ
Ｇ Ｃ回路が必要となりていた。このため、本発明の
ＡＧＣ回路においては、湖子２０より供対するＡＧＣ制
御電圧が、５Ｖでピンダイオード５がＯＮからＯＦＦ状
ＤＶＣ遷移するようなバイアス条件を設定し、さらに、
ＡＧＣ制御電圧が４Ｖ付近で１０ｄＢ減衰し、それ以上
減衰しないようなコンデンサ１４でピンダイオード５０
カソードとアノードを接続した。第１図に示す本発明回
路を衛星放送受信機の４００ ＡｆＨｚ帯ＡＧＣ回路と
して用いたときの特性を第２図に示す。ＡＧＣ制御電圧
５〜４Ｖで、利得制御幅約１２ｄＢの良好な特性が得ら
れている。
第３図に第２の実施例を示す。これは、ピンダイオード
５のアノードの固定バイアスとして、電源より、チョー
クコイル２５を用いてバイアスを供給した回路であり、
第１図の実施例と同様の動作をし、同様の効果が得られ
る。
５のアノードの固定バイアスとして、電源より、チョー
クコイル２５を用いてバイアスを供給した回路であり、
第１図の実施例と同様の動作をし、同様の効果が得られ
る。
第４図に第３の実施例を示す。これは、ピンダイオード
５のアノードの固定バイアスとして、ツェナーダイオー
ド２４を用いてバイアスを供給した回路であり、第１図
の実施例と同様の動作をし、同様の効果が得られる。
５のアノードの固定バイアスとして、ツェナーダイオー
ド２４を用いてバイアスを供給した回路であり、第１図
の実施例と同様の動作をし、同様の効果が得られる。
第５図に、第４の実施例を示すっこれは、トランジスタ
１０ペース２に抵抗２５ 、２７を接続し、一方を電源
電圧の供給端子、他方をＡＧＣ制御宝王の供給端子とし
たものであり、ＡＧＣ制御電圧がＯＶ付近の小さな値に
なっても、トランジスタ１０ベース２には、電源電圧と
抵抗２５ 、２７で決まる電圧がバイアスされ、トラン
ジスタ１に電流が流れて、歪特性の劣化をふせぐもので
ある。この回路を用いても、第１図の実施例と同様の同
作をし、同様の効果が得られる。
１０ペース２に抵抗２５ 、２７を接続し、一方を電源
電圧の供給端子、他方をＡＧＣ制御宝王の供給端子とし
たものであり、ＡＧＣ制御電圧がＯＶ付近の小さな値に
なっても、トランジスタ１０ベース２には、電源電圧と
抵抗２５ 、２７で決まる電圧がバイアスされ、トラン
ジスタ１に電流が流れて、歪特性の劣化をふせぐもので
ある。この回路を用いても、第１図の実施例と同様の同
作をし、同様の効果が得られる。
本発明は、増幅用トランジスタのベースにＡＧＣ制御電
圧を印加し、トランジスタのコレクタ抵抗の電圧降下で
、トランジスタのコレクタＫ ［列に接続したビンダイ
オードをＯＮ、ＯＦＦさせることにより、信号レベルを
減衰させる回路であり、増幅用トランジスタをビンダイ
オードの駆動トランジスタとしても用い、しかもトラン
ジスタを流れるコレクタ電流の一部を用いてピンダイオ
ードを駆動させているため、小形で低消費電力のＡＧＣ
回路が得られる。
圧を印加し、トランジスタのコレクタ抵抗の電圧降下で
、トランジスタのコレクタＫ ［列に接続したビンダイ
オードをＯＮ、ＯＦＦさせることにより、信号レベルを
減衰させる回路であり、増幅用トランジスタをビンダイ
オードの駆動トランジスタとしても用い、しかもトラン
ジスタを流れるコレクタ電流の一部を用いてピンダイオ
ードを駆動させているため、小形で低消費電力のＡＧＣ
回路が得られる。
第１図（αｌ 、 （ｊｌは、本発明の第一の実施例の
回路図、第２図は本発明回路の特性図、第５図〜第５図
は本発明の第２〜第４の実施例回路図である。 １・・・トランジスタ ５・・・ピンダイオード１
′５・・・スイッチングダイオード ２０・・・ＡＧＣ制御電圧印加端子 ２１・・・ｉＥ源電電圧印加端子２３・・・チョークコ
イル２４・・・ツェナーダイオード 第 １ 図 （ｃＬ） ＡｅＣ叩加偉三（■う
回路図、第２図は本発明回路の特性図、第５図〜第５図
は本発明の第２〜第４の実施例回路図である。 １・・・トランジスタ ５・・・ピンダイオード１
′５・・・スイッチングダイオード ２０・・・ＡＧＣ制御電圧印加端子 ２１・・・ｉＥ源電電圧印加端子２３・・・チョークコ
イル２４・・・ツェナーダイオード 第 １ 図 （ｃＬ） ＡｅＣ叩加偉三（■う
Claims (1)
- １、トランジスタとピンダイオードより成るＡＧＣ回路
において、トランジスタのコレクタにピンダイオードの
カソードを接続し、このカソードには抵抗を介してバイ
アスを供給し、ピンダイオードのアノードには、固定バ
イアスを供給する手段を有し、さらに、トランジスタの
ベースに、ＡＧＣ電圧を印加する手段を有したことを特
徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068909A JPH0744412B2 (ja) | 1987-03-25 | 1987-03-25 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068909A JPH0744412B2 (ja) | 1987-03-25 | 1987-03-25 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236404A true JPS63236404A (ja) | 1988-10-03 |
| JPH0744412B2 JPH0744412B2 (ja) | 1995-05-15 |
Family
ID=13387249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068909A Expired - Lifetime JPH0744412B2 (ja) | 1987-03-25 | 1987-03-25 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744412B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175767A (ja) * | 1991-12-19 | 1993-07-13 | Matsushita Electric Ind Co Ltd | 電流制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157041A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5950127U (ja) * | 1982-09-24 | 1984-04-03 | 日本電気ホームエレクトロニクス株式会社 | アツテネ−タ回路 |
-
1987
- 1987-03-25 JP JP62068909A patent/JPH0744412B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157041A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5950127U (ja) * | 1982-09-24 | 1984-04-03 | 日本電気ホームエレクトロニクス株式会社 | アツテネ−タ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175767A (ja) * | 1991-12-19 | 1993-07-13 | Matsushita Electric Ind Co Ltd | 電流制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744412B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559471A (en) | Amplifier and biasing circuit therefor | |
| JPH0583041A (ja) | ゲートバイアス制御回路 | |
| US5160898A (en) | Power amplifier | |
| US8208883B2 (en) | Receiver with low power consumption | |
| US3708756A (en) | Biasing network for transistors | |
| US7378909B2 (en) | Radio-frequency power amplifier apparatus and method of adjusting output power thereof | |
| JPS63236404A (ja) | Ａｇｃ回路 | |
| US7430404B2 (en) | Tuner circuit and digital broadcast receiver with the same | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| US6184751B1 (en) | Amplifier circuit | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| JPH05199137A (ja) | Ａｇｃシステム | |
| US20050162224A1 (en) | Front stage amplifier with different modes | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| US6486757B2 (en) | Double-tuned circuit of tuner featuring restrained degradation of selectivity | |
| JPH0269083A (ja) | Ａｇｃ回路 | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JPH0687532B2 (ja) | 自動利得制御回路 | |
| KR0130809Y1 (ko) | 텔레비전수상기의 과전압에 대한 튜너보호회로 | |
| JPH0238508Y2 (ja) | ||
| JPS62278812A (ja) | Ａｇｃ回路 | |
| JPS6352484B2 (ja) | ||
| JPS60112306A (ja) | 電子減衰器 | |
| JP2679999B2 (ja) | Ａｇｃ回路 | |
| KR930004660Y1 (ko) | 슈퍼 헤테로다인 수신회로 |