JPS6323651B2 - - Google Patents
Info
- Publication number
- JPS6323651B2 JPS6323651B2 JP53119623A JP11962378A JPS6323651B2 JP S6323651 B2 JPS6323651 B2 JP S6323651B2 JP 53119623 A JP53119623 A JP 53119623A JP 11962378 A JP11962378 A JP 11962378A JP S6323651 B2 JPS6323651 B2 JP S6323651B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- substrate
- gaas
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
この発明はエピタキシヤル結晶成長方法、特に
エピタキシヤル結晶成長過程でエピタキシヤル結
晶成長基板の表面除去を行なうことを特徴とした
ものである。
エピタキシヤル結晶成長過程でエピタキシヤル結
晶成長基板の表面除去を行なうことを特徴とした
ものである。
固体材料表面付近を除去あるいは選択的に除去
することはあらゆる固体材料を扱う工業分野で使
われるといつても過言でない。その最も洗練され
た技術は電子工業とりわけ半導体技術分野におい
て見ることが出来る。特に最近、エピタキシヤル
結晶成長に先立つて基板表面に凹凸構造をつくる
必要性が半導体レーザや光回路素子のためのエピ
タキシヤル結晶成長において要求されるようにな
つた。しかし凹凸構造そのものをデバイスの動作
領域に利用するために特に−化合物半導体か
ら作られるこれら半導体レーザではエピタキシヤ
ル成長前の基板加熱過程で凹凸構造をもつた表面
の熱劣化がおこるため従来の方法で作られたこれ
ら半導体レーザの信頼性をおとすことになる。即
ち従来のこうした凹凸構造を有する基板上へのエ
ピタキシヤル成長方法の問題点を明らかにするた
めに２種類の半導体レーザの製造プロセスを例に
とつて説明する。
することはあらゆる固体材料を扱う工業分野で使
われるといつても過言でない。その最も洗練され
た技術は電子工業とりわけ半導体技術分野におい
て見ることが出来る。特に最近、エピタキシヤル
結晶成長に先立つて基板表面に凹凸構造をつくる
必要性が半導体レーザや光回路素子のためのエピ
タキシヤル結晶成長において要求されるようにな
つた。しかし凹凸構造そのものをデバイスの動作
領域に利用するために特に−化合物半導体か
ら作られるこれら半導体レーザではエピタキシヤ
ル成長前の基板加熱過程で凹凸構造をもつた表面
の熱劣化がおこるため従来の方法で作られたこれ
ら半導体レーザの信頼性をおとすことになる。即
ち従来のこうした凹凸構造を有する基板上へのエ
ピタキシヤル成長方法の問題点を明らかにするた
めに２種類の半導体レーザの製造プロセスを例に
とつて説明する。
第１図は発明者による水平横モード、しいては
縦モード制御にも有効な特許願昭51−6226号の半
導体レーザ素子の構造説明のために描かれたフア
ブリ・ペロ共振器断面からみた半導体レーザ素子
の図である。第１図の構造を得るには先の特許願
昭51−6226号の明細書中に詳しく説明したように
まずｎ形GaAs基板１１にストライプ状の溝２を
作る。
縦モード制御にも有効な特許願昭51−6226号の半
導体レーザ素子の構造説明のために描かれたフア
ブリ・ペロ共振器断面からみた半導体レーザ素子
の図である。第１図の構造を得るには先の特許願
昭51−6226号の明細書中に詳しく説明したように
まずｎ形GaAs基板１１にストライプ状の溝２を
作る。
この溝にはまずｎ形GaAs基板１１の基板表面
上にフオトレジスト技術を用いほぼ溝１２を作る
位置に表面露出した窓をあけ、次にフオトレジス
トをそのままマスクとして例えばCH3OH：
H3PO4：H2O2＝50：３：３（容量比）の液で30秒
間エツチングし約1.5μｍ程の深さをもつた溝１２
を堀る。この後フオトレジストをｎ形GaAs基板
１１の表面より除去し、該基板１１表面の清浄を
はかつた後、液相エピタキシヤル（LPE）炉中
に入れ、ｎ−Al0.3Ga0.7As層１３、ｎ−GaAs活
性層１４、ｐ−Al0.3Ga0.7As層１５、次にｎ−
GaAs層１６を作り後にZu拡散部１７を選択拡散
法により作り、さらに電極１８および１９を作る
ことにより第１図に示した半導体レーザ素子が得
られる。第１図においてはGaAs基板１１に溝１
２を作る工程はLPF成長前、しかもLPE反応炉
の外で成される。従つてプロセスの連続性に欠け
るものであり、また同時に溝１２を作られたｎ形
GaAs基板１１はLPE工程に先立つてLPE反応炉
中で高温にさらされる結果、基板表面の熱劣化が
生じ、この熱劣化層の上にLPE成長することに
より作られたウエハアから作られた素子の信頼性
は低いものとなる。
上にフオトレジスト技術を用いほぼ溝１２を作る
位置に表面露出した窓をあけ、次にフオトレジス
トをそのままマスクとして例えばCH3OH：
H3PO4：H2O2＝50：３：３（容量比）の液で30秒
間エツチングし約1.5μｍ程の深さをもつた溝１２
を堀る。この後フオトレジストをｎ形GaAs基板
１１の表面より除去し、該基板１１表面の清浄を
はかつた後、液相エピタキシヤル（LPE）炉中
に入れ、ｎ−Al0.3Ga0.7As層１３、ｎ−GaAs活
性層１４、ｐ−Al0.3Ga0.7As層１５、次にｎ−
GaAs層１６を作り後にZu拡散部１７を選択拡散
法により作り、さらに電極１８および１９を作る
ことにより第１図に示した半導体レーザ素子が得
られる。第１図においてはGaAs基板１１に溝１
２を作る工程はLPF成長前、しかもLPE反応炉
の外で成される。従つてプロセスの連続性に欠け
るものであり、また同時に溝１２を作られたｎ形
GaAs基板１１はLPE工程に先立つてLPE反応炉
中で高温にさらされる結果、基板表面の熱劣化が
生じ、この熱劣化層の上にLPE成長することに
より作られたウエハアから作られた素子の信頼性
は低いものとなる。
従来例の他の一つはいわゆる埋め込みヘテロ接
合（BH）レーザと呼ばれる半導体レーザの製造
工程での例をあげることにする。第２図はBHレ
ーザの共振器断面より見た概念図である。このレ
ーザを作るにはまずｎ形GaAs基板１１上にｎ−
Al0.3Ga0.7As層１３、次にｎ−GaAs活性層１４
を形成する第１のLPE成長を行なう。次にLPE
反応炉より結晶をとり出し、フオトレジストによ
り選択エツチングマスクを形成し、ストライプ状
の活性領域２ａを残して、ストライプ両側の活性
領域２ｂをエツチングで取り除く。次にこの上か
らｐ−Al0.3Ga0.7As層１５を形成し、次にｎ−
GaAs層１６を形成する第２のLPE成長を行な
い、さらにｐ形拡散領域１７を作り、電極１８，
１９を作ることによりBHレーザが作られる。以
上がBHレーザの標準的製造プロセスである。第
２図において説明したBHレーザの製造プロセス
においてストライプ状活性領域２ａを選択エツチ
ングで形成する場合、活性層１４の表面には直接
フオトレジストをつけられたりしてよごされるば
かりか、ストライプ状活性領域２ａは第２の
LPE成長前、反応炉中で高温下にさらされ熱劣
化するという難点を持つている。従つてこのよう
に熱劣化した活性領域２ａを有したBHレーザの
素子寿命はきわめて短い。BHレーザの製造法に
おける熱劣化されず活性領域２ａを作る方法は多
く工夫された。第３図は熱劣化の少ない活性領域
２ａを作るために考えられたBHレーザの製造方
法により得られたBHレーザの一例で特願昭50−
66267号に示された実施例の一つを示すウエフア
断面図である。第３図のウエフアはまずｎ形
GaAs基板１１上に均一な厚みを持つたｎ形Al0.3
Ga0.7As層１３、ｎ−GaAs活性層１４およびｐ
−Al0.3Ga0.7As層15p−GaAs層３１６を形成する
第１のLPE成長を行なう。
合（BH）レーザと呼ばれる半導体レーザの製造
工程での例をあげることにする。第２図はBHレ
ーザの共振器断面より見た概念図である。このレ
ーザを作るにはまずｎ形GaAs基板１１上にｎ−
Al0.3Ga0.7As層１３、次にｎ−GaAs活性層１４
を形成する第１のLPE成長を行なう。次にLPE
反応炉より結晶をとり出し、フオトレジストによ
り選択エツチングマスクを形成し、ストライプ状
の活性領域２ａを残して、ストライプ両側の活性
領域２ｂをエツチングで取り除く。次にこの上か
らｐ−Al0.3Ga0.7As層１５を形成し、次にｎ−
GaAs層１６を形成する第２のLPE成長を行な
い、さらにｐ形拡散領域１７を作り、電極１８，
１９を作ることによりBHレーザが作られる。以
上がBHレーザの標準的製造プロセスである。第
２図において説明したBHレーザの製造プロセス
においてストライプ状活性領域２ａを選択エツチ
ングで形成する場合、活性層１４の表面には直接
フオトレジストをつけられたりしてよごされるば
かりか、ストライプ状活性領域２ａは第２の
LPE成長前、反応炉中で高温下にさらされ熱劣
化するという難点を持つている。従つてこのよう
に熱劣化した活性領域２ａを有したBHレーザの
素子寿命はきわめて短い。BHレーザの製造法に
おける熱劣化されず活性領域２ａを作る方法は多
く工夫された。第３図は熱劣化の少ない活性領域
２ａを作るために考えられたBHレーザの製造方
法により得られたBHレーザの一例で特願昭50−
66267号に示された実施例の一つを示すウエフア
断面図である。第３図のウエフアはまずｎ形
GaAs基板１１上に均一な厚みを持つたｎ形Al0.3
Ga0.7As層１３、ｎ−GaAs活性層１４およびｐ
−Al0.3Ga0.7As層15p−GaAs層３１６を形成する
第１のLPE成長を行なう。
続いてLPE反応炉より第１のLPE成長を行な
つたウエフアを取り出しウエフア表面にフオトレ
ジスト選択マスクを形成し、ストライプ状領域を
のぞいてｎ−GaAs活性層１４が表われるまで選
択エツチングを行なう。次にフオトレジストをと
りのぞいたウエフアをLPE炉に入れ、BGaAs層
３１６およびストライプ領域外の表面に露出した
ｎ−GaAs活性層１４をすくなくもエツチバツク
してｐ−Al0.3Ga0.7As層３１を形成すると第３図
のBH構造ウエフアが出来上る。しかしこの方法
においてもストライプ領域側面は熱劣化したり露
出したnAl0.3Ga0.7As層１３の側面には第２の
LPE成長によるpAl0.3Ga0.7As層３１のなじみが
わるいという欠点、およびエツチバツクの制御と
いうきわめて困難な問題に立ちむかわねばならな
い。
つたウエフアを取り出しウエフア表面にフオトレ
ジスト選択マスクを形成し、ストライプ状領域を
のぞいてｎ−GaAs活性層１４が表われるまで選
択エツチングを行なう。次にフオトレジストをと
りのぞいたウエフアをLPE炉に入れ、BGaAs層
３１６およびストライプ領域外の表面に露出した
ｎ−GaAs活性層１４をすくなくもエツチバツク
してｐ−Al0.3Ga0.7As層３１を形成すると第３図
のBH構造ウエフアが出来上る。しかしこの方法
においてもストライプ領域側面は熱劣化したり露
出したnAl0.3Ga0.7As層１３の側面には第２の
LPE成長によるpAl0.3Ga0.7As層３１のなじみが
わるいという欠点、およびエツチバツクの制御と
いうきわめて困難な問題に立ちむかわねばならな
い。
この発明の目的は前記３つの半導体レーザ構造
を作る上に端的に現われた選択エツチングと
LPF成長プロセスの不連続性、選択エツチング
面の熱劣化の問題を大幅に改良することを可能と
し素子特性の向上を達成することができ、かつ多
くのデバイス製造のエピタキシヤル結晶成長法と
して応用可能な新しい表面除去の方法を含んだエ
ピタキシヤル成長法を与えるものである。
を作る上に端的に現われた選択エツチングと
LPF成長プロセスの不連続性、選択エツチング
面の熱劣化の問題を大幅に改良することを可能と
し素子特性の向上を達成することができ、かつ多
くのデバイス製造のエピタキシヤル結晶成長法と
して応用可能な新しい表面除去の方法を含んだエ
ピタキシヤル成長法を与えるものである。
この発明の骨子は結晶基板あるいはエピタキシ
ヤル層をすでに有した基板表面に全面ないし局部
的に異種材料を薄膜状に形成し次にエピタキシヤ
ル成長前の加熱処理により、上記薄膜材料付着部
表面と薄膜材料とを反応させ、しかる後エピタキ
シヤル成長することにある。該反応層は液相エピ
タキシヤル法においては反応層をエピタキシヤル
成長用溶液中にとり込み溶融し、気相エピタキシ
ヤル法では反応層を気相反応によりとりのぞけら
れ、しかる後エピタキシヤル成長を行なう。
ヤル層をすでに有した基板表面に全面ないし局部
的に異種材料を薄膜状に形成し次にエピタキシヤ
ル成長前の加熱処理により、上記薄膜材料付着部
表面と薄膜材料とを反応させ、しかる後エピタキ
シヤル成長することにある。該反応層は液相エピ
タキシヤル法においては反応層をエピタキシヤル
成長用溶液中にとり込み溶融し、気相エピタキシ
ヤル法では反応層を気相反応によりとりのぞけら
れ、しかる後エピタキシヤル成長を行なう。
以下実施例として、この発明を第１図に示した
構造の半導体レーザ素子の製造方法に応用したと
きの具体例に基ずいて本発明を詳細に説明する。
第４図は本発明の表面除去の方法のうち特に選択
的除去の方法をたくみに利用して本発明者による
前記特許願昭51−6226号の半導体レーザ素子の構
造を製造する場合の重要な工程を示す図であり、
最終的には第１図に示した構造の半導体レーザ素
子が得られる。製造方法を順を追つて説明しよ
う。まず第４図ａに示すように（100）面を表面
としてｎ形GaAs基板１１上にZn薄膜４１をたと
えば真空蒸着等で形成し、ストライプ領域として
溝１２（第１図参照）を堀る位置にのみZn薄膜
４１ａを残してフオトレジスト、選択エツチング
技術を用いてZn薄膜４１をとり除く。Zn薄膜４
１をとり除く段階では本発明の方法が使われてい
ないことを蛇足ながら注意しておく。
構造の半導体レーザ素子の製造方法に応用したと
きの具体例に基ずいて本発明を詳細に説明する。
第４図は本発明の表面除去の方法のうち特に選択
的除去の方法をたくみに利用して本発明者による
前記特許願昭51−6226号の半導体レーザ素子の構
造を製造する場合の重要な工程を示す図であり、
最終的には第１図に示した構造の半導体レーザ素
子が得られる。製造方法を順を追つて説明しよ
う。まず第４図ａに示すように（100）面を表面
としてｎ形GaAs基板１１上にZn薄膜４１をたと
えば真空蒸着等で形成し、ストライプ領域として
溝１２（第１図参照）を堀る位置にのみZn薄膜
４１ａを残してフオトレジスト、選択エツチング
技術を用いてZn薄膜４１をとり除く。Zn薄膜４
１をとり除く段階では本発明の方法が使われてい
ないことを蛇足ながら注意しておく。
こうしてZn薄膜４１ａが選択的に形成された
GaAs基板（第４図ａ）をLPE成長炉中に基板結
晶として用意し、結晶成長開始温度まで上昇する
とGaAs基板１１上のZn薄膜４１ａは接触した
GaAs表面と反応し、Zn薄膜４１の厚みに応じて
GaAs基板１１の表面を溶融する。
GaAs基板（第４図ａ）をLPE成長炉中に基板結
晶として用意し、結晶成長開始温度まで上昇する
とGaAs基板１１上のZn薄膜４１ａは接触した
GaAs表面と反応し、Zn薄膜４１の厚みに応じて
GaAs基板１１の表面を溶融する。
この段階は第４図ｂに示した。GaAs基板１１
表面のZn薄膜４１ａが付着してあつた部分のみ、
ZnとGaおよびAsよりなる溶液相４２が生じる。
結晶成長開始温度を750℃とした場合、750℃での
保持時間を20分以上にとるとGa−As−Zn三元相
図からほぼ予想されるようにGaAs表面はZn薄膜
４１ａと反応し、Zn薄膜の厚みを1μｍとした時、
GaAs表面は約2μｍ、Zn薄膜に反応して溶融し
た。こうして結晶成長温度750℃で30分間温度保
持した後、良く知られた連続LPE法によりｎ−
Al0.3Ga0.7As層１３、nGaAs活性層１４、pAl0.3
Ga0.7As層１５続いてnGaAs層１６を形成すると
第４図ｃの構造を有したダブル・ヘテロ接合レー
ザ用ウエフアが得られ、この後選択拡散、電極形
成を行なうことにより第１図に示した半導体レー
ザ素子が得られる。
表面のZn薄膜４１ａが付着してあつた部分のみ、
ZnとGaおよびAsよりなる溶液相４２が生じる。
結晶成長開始温度を750℃とした場合、750℃での
保持時間を20分以上にとるとGa−As−Zn三元相
図からほぼ予想されるようにGaAs表面はZn薄膜
４１ａと反応し、Zn薄膜の厚みを1μｍとした時、
GaAs表面は約2μｍ、Zn薄膜に反応して溶融し
た。こうして結晶成長温度750℃で30分間温度保
持した後、良く知られた連続LPE法によりｎ−
Al0.3Ga0.7As層１３、nGaAs活性層１４、pAl0.3
Ga0.7As層１５続いてnGaAs層１６を形成すると
第４図ｃの構造を有したダブル・ヘテロ接合レー
ザ用ウエフアが得られ、この後選択拡散、電極形
成を行なうことにより第１図に示した半導体レー
ザ素子が得られる。
ｎ−Al0.3Ga0.7As層１３作製用のLPE成長溶液
がｎ形GaAs基板１１に接触するとLPE成長溶液
中に溶液層４２は融け込む。このとき溶液相４２
中のZnはLPE成長溶液中に取り込まれるが、取
り込まれたZnはLPE成長溶液中から飛散しやす
いこと、またLPE結晶中へのZnの偏析係数が小
さく、ZnがLPE溶液中に入つてもｎ形Al0.3Ga0.7
As層を成長させることは容易である。
がｎ形GaAs基板１１に接触するとLPE成長溶液
中に溶液層４２は融け込む。このとき溶液相４２
中のZnはLPE成長溶液中に取り込まれるが、取
り込まれたZnはLPE成長溶液中から飛散しやす
いこと、またLPE結晶中へのZnの偏析係数が小
さく、ZnがLPE溶液中に入つてもｎ形Al0.3Ga0.7
As層を成長させることは容易である。
この発明の方法で得られる第１図に示した半導
体レーザ素子は結晶成長前にGa、ZnおよびAsを
含んだ溶液相４２がストライブ領域の部分となる
ｎ形GaAs基板１１の表面をおおつておりLPE成
長に先立つてストライブ領域下に位置するGaAs
基板が熱劣化することはない。
体レーザ素子は結晶成長前にGa、ZnおよびAsを
含んだ溶液相４２がストライブ領域の部分となる
ｎ形GaAs基板１１の表面をおおつておりLPE成
長に先立つてストライブ領域下に位置するGaAs
基板が熱劣化することはない。
従つてこうして製作した第１図の構造をもつた
半導体レーザ素子の信頼性は高いものとなる。ま
たこの発明では、LPE成長法で通常用いられて
いるエツチバツク手法、すなわちあらかじめ用意
した溶融液で結晶表面を溶かした後LPE成長す
る方法では得られないような微細なパターンを
LPE成長前に作ることができ、複雑な構造の素
子も実現可能となる。このことを第１図に示した
構造の半導体レーザ素子を得る場合について具体
的に説明する。第１図の構造を得るには通常のエ
ツチバツク手法を用いる場合は、たとえばまず未
飽和状態にあるｎ−Al0.3Ga0.7As層成長溶液を形
成すべき溝と同じ幅で基板に接触させることによ
り所定の溝部のみエツチバツクし、しかる後飽和
状態にあるｎ−Al0.3Ga0.7As層成長用溶液を基板
全面に接触させてLPE成長を行なう。この場合
溝部の幅は10μｍであり、溶液を10μｍの幅に限
つてのせることは溶液の表面張力の影響のためき
わめて難しく、エツチバツクの制御はほとんど不
可能である。しかるに本発明によれば実施例で示
したように、あらかじめ基板上に薄膜を形成し、
この薄膜と基板とを反応させた後に反応層を除去
することにより容易に第１図に示した構造の半導
体レーザ素子が得られる。
半導体レーザ素子の信頼性は高いものとなる。ま
たこの発明では、LPE成長法で通常用いられて
いるエツチバツク手法、すなわちあらかじめ用意
した溶融液で結晶表面を溶かした後LPE成長す
る方法では得られないような微細なパターンを
LPE成長前に作ることができ、複雑な構造の素
子も実現可能となる。このことを第１図に示した
構造の半導体レーザ素子を得る場合について具体
的に説明する。第１図の構造を得るには通常のエ
ツチバツク手法を用いる場合は、たとえばまず未
飽和状態にあるｎ−Al0.3Ga0.7As層成長溶液を形
成すべき溝と同じ幅で基板に接触させることによ
り所定の溝部のみエツチバツクし、しかる後飽和
状態にあるｎ−Al0.3Ga0.7As層成長用溶液を基板
全面に接触させてLPE成長を行なう。この場合
溝部の幅は10μｍであり、溶液を10μｍの幅に限
つてのせることは溶液の表面張力の影響のためき
わめて難しく、エツチバツクの制御はほとんど不
可能である。しかるに本発明によれば実施例で示
したように、あらかじめ基板上に薄膜を形成し、
この薄膜と基板とを反応させた後に反応層を除去
することにより容易に第１図に示した構造の半導
体レーザ素子が得られる。
次に第２図に示したBHレーザの製造に本発明
の方法を適用した実施例について説明する。第５
図は本発明の表面除去の方法をBHレーザ製作プ
ロセスに導入した重要な工程を示すウエフア断面
図である。第５図ａは第２図で説明したように第
１のLPE成長により、ｎ形GaAs基板１１上にｎ
−Al0.3Ga0.7As層１３、続いてｎ−GaAs活性層
１４をLPE成長し、次にZn薄膜５１をｎ−GaAs
活性層１４表面に形成し、その後、ストライプ状
発振領域となる活性領域２ａにあたる部分だけ
Zn薄膜５１をフオトレジスト技術および選択エ
ツチング技術を用いて取り除いた段階を示す図で
ある。第５図ａに示したウエフアをLPE成長炉
に入れLPE成長開始温度まで加熱するとZn薄膜
５１、第４図の実施例で示したようにZn薄膜５
１の付着部分のみｎ−GaAs活性層１４を溶融し
（Zn薄膜層が厚い時にはnGaAs活性層１４に加え
てその下にｎ−Al0.3Ga0.7As層１３をも溶融す
る）溶液相５２が形成されて第５図ｂの状態にな
る。nGaAs活性層１４の厚みが0.2μｍ程度ならば
100ÅのZnを蒸着することで簡単にnGaAs活性層
２ｂ（第２図参照）を取り除くのに十分な反応層
が得られる。
の方法を適用した実施例について説明する。第５
図は本発明の表面除去の方法をBHレーザ製作プ
ロセスに導入した重要な工程を示すウエフア断面
図である。第５図ａは第２図で説明したように第
１のLPE成長により、ｎ形GaAs基板１１上にｎ
−Al0.3Ga0.7As層１３、続いてｎ−GaAs活性層
１４をLPE成長し、次にZn薄膜５１をｎ−GaAs
活性層１４表面に形成し、その後、ストライプ状
発振領域となる活性領域２ａにあたる部分だけ
Zn薄膜５１をフオトレジスト技術および選択エ
ツチング技術を用いて取り除いた段階を示す図で
ある。第５図ａに示したウエフアをLPE成長炉
に入れLPE成長開始温度まで加熱するとZn薄膜
５１、第４図の実施例で示したようにZn薄膜５
１の付着部分のみｎ−GaAs活性層１４を溶融し
（Zn薄膜層が厚い時にはnGaAs活性層１４に加え
てその下にｎ−Al0.3Ga0.7As層１３をも溶融す
る）溶液相５２が形成されて第５図ｂの状態にな
る。nGaAs活性層１４の厚みが0.2μｍ程度ならば
100ÅのZnを蒸着することで簡単にnGaAs活性層
２ｂ（第２図参照）を取り除くのに十分な反応層
が得られる。
この後pAl0.3Ga0.7As層１５を成長するLPE溶
液に第５図ｂの状態の結晶を接触させると、溶液
相５２は該LPE溶液と混合される。次に徐冷す
るとｐ−Al0.3Ga0.7As層１５が成長する。さらに
このｐ−Al0.3Ga0.7As層１５上にｚ−GaAs層１
６を成長することにより、BEレーザ用LPEウエ
フアが出来上る。（第５図ｃ） こうして出来上がつたBHレーザは第２のLPE
成長時にストライブ部活性層２ａをのぞいてGa、
ZnおよびAsからなる溶液相が存在しているため、
高温加熱中においても第１のLPE成長層からの
Asの蒸発量をおさえるため、第１のLPE成長層
を熱的に劣化させることがない。
液に第５図ｂの状態の結晶を接触させると、溶液
相５２は該LPE溶液と混合される。次に徐冷す
るとｐ−Al0.3Ga0.7As層１５が成長する。さらに
このｐ−Al0.3Ga0.7As層１５上にｚ−GaAs層１
６を成長することにより、BEレーザ用LPEウエ
フアが出来上る。（第５図ｃ） こうして出来上がつたBHレーザは第２のLPE
成長時にストライブ部活性層２ａをのぞいてGa、
ZnおよびAsからなる溶液相が存在しているため、
高温加熱中においても第１のLPE成長層からの
Asの蒸発量をおさえるため、第１のLPE成長層
を熱的に劣化させることがない。
従つてこうして作られたBHレーザは信頼性の
きわめて高いものとなる。
きわめて高いものとなる。
以上、本発明の表面除去の方法を適用した実施
例として第１図及び第２図で示した構造をもつ半
導体レーザ素子およびBHレーザの製造方法を例
にとつて示した。以上の実施例では結晶基板ある
いはすでにエピタキシヤル層を有する基板表面に
異種材料であるZnを薄膜状に形成し次のLPE結
晶成長プロセスで該薄膜と基板表面を反応させ、
後にこの反応層をLPE結晶成長用溶液中に溶融
するという新規な液相エピタキシヤル方法につい
て示した。この発明によれば基板結晶の熱劣化の
問題が大幅に改良でき、信頼性の高いデバイスの
製造が容易にえられる。実施例ではGaAsあるい
はAlxGa1−xAs材料を本発明の結晶基板に用い
薄膜材料としてZnを用い、かつGaAsないし
AlGaAsのエピタキシヤル成長について示した。
しかしこの発明の方法はもちろん基板素材および
薄膜素材を限定するものではないことは明らかで
ある。
例として第１図及び第２図で示した構造をもつ半
導体レーザ素子およびBHレーザの製造方法を例
にとつて示した。以上の実施例では結晶基板ある
いはすでにエピタキシヤル層を有する基板表面に
異種材料であるZnを薄膜状に形成し次のLPE結
晶成長プロセスで該薄膜と基板表面を反応させ、
後にこの反応層をLPE結晶成長用溶液中に溶融
するという新規な液相エピタキシヤル方法につい
て示した。この発明によれば基板結晶の熱劣化の
問題が大幅に改良でき、信頼性の高いデバイスの
製造が容易にえられる。実施例ではGaAsあるい
はAlxGa1−xAs材料を本発明の結晶基板に用い
薄膜材料としてZnを用い、かつGaAsないし
AlGaAsのエピタキシヤル成長について示した。
しかしこの発明の方法はもちろん基板素材および
薄膜素材を限定するものではないことは明らかで
ある。
薄膜素材は液層エピタキシヤル層の不純物とし
て好ましくない場合にはあらかじめ液相エピタキ
シヤル成長には用いないエピタキシヤル溶液と類
似した別の溶液を基板上にかぶせ該薄膜との反応
層を溶解し、この溶解溶液をとり除き液相エピタ
キシヤル用溶液を後に基板にのせて成長すれば良
い。また実施例は上記薄膜材料と表面除去を行な
う材料とを高温加熱した段階での反応後の状態は
液相を呈したが、この反応層は液相に限らず固相
状態でも液相の場合と同様の効果が得られる。反
応層が固相となる例としてはZnの代りにNiを用
いる。NiはGaAsと反応し、NiAsを形成する。
GaAsとNiとの反応は固相反応で進行するために
きわめて一様な反応層が得られ、本発明を適用す
るのに都合がよい。AlGaAs表面に本発明を適用
するには薄膜状の異種材料としてAlを用いれば、
GaAsにZn薄膜を用いた本実施例と同様の効果が
得られる。また以上の実施例では２種類の半導体
レーザの製造方法についてLPE成長方法を用い
た場合について示したが、気相エピタキシヤル成
長で行なう場合には反応相をガスエツチングして
後、気相エピタキシヤルすれば良い。気相成長の
場合、例えばGaAsの上にIn薄膜を形成しておき
約500℃に加熱するとInはGaAs表面を溶融し、
次にHClガスを流すと前記溶融成分は容易にエツ
チングされ、清浄なGaAs表面が露呈する。加熱
温度500℃では通常HClによるGaAs表面のエチン
グは進行しないが、本発明の方法を用いる事で気
相エツチングは容易に進行し良好なエピタキシヤ
ル成長が行なわれる。
て好ましくない場合にはあらかじめ液相エピタキ
シヤル成長には用いないエピタキシヤル溶液と類
似した別の溶液を基板上にかぶせ該薄膜との反応
層を溶解し、この溶解溶液をとり除き液相エピタ
キシヤル用溶液を後に基板にのせて成長すれば良
い。また実施例は上記薄膜材料と表面除去を行な
う材料とを高温加熱した段階での反応後の状態は
液相を呈したが、この反応層は液相に限らず固相
状態でも液相の場合と同様の効果が得られる。反
応層が固相となる例としてはZnの代りにNiを用
いる。NiはGaAsと反応し、NiAsを形成する。
GaAsとNiとの反応は固相反応で進行するために
きわめて一様な反応層が得られ、本発明を適用す
るのに都合がよい。AlGaAs表面に本発明を適用
するには薄膜状の異種材料としてAlを用いれば、
GaAsにZn薄膜を用いた本実施例と同様の効果が
得られる。また以上の実施例では２種類の半導体
レーザの製造方法についてLPE成長方法を用い
た場合について示したが、気相エピタキシヤル成
長で行なう場合には反応相をガスエツチングして
後、気相エピタキシヤルすれば良い。気相成長の
場合、例えばGaAsの上にIn薄膜を形成しておき
約500℃に加熱するとInはGaAs表面を溶融し、
次にHClガスを流すと前記溶融成分は容易にエツ
チングされ、清浄なGaAs表面が露呈する。加熱
温度500℃では通常HClによるGaAs表面のエチン
グは進行しないが、本発明の方法を用いる事で気
相エツチングは容易に進行し良好なエピタキシヤ
ル成長が行なわれる。
以上本発明のエピタキシヤル法はエピタキシヤ
ル成長に先立ち、エピタキシヤル反応炉中での選
択的表面除去を可能としかつ化合物半導体材料を
基板としたエピタキシヤル成長に際しては成長前
の基板加熱時における表面の熱的劣化の問題を大
幅に軽減することができ多くの分野のエピタキシ
ヤル成長法として有用である。特に−族化合
物等を利用した光デバイスのエピタキシヤル成長
による製作にはきわめて適していることは言うま
でもない。
ル成長に先立ち、エピタキシヤル反応炉中での選
択的表面除去を可能としかつ化合物半導体材料を
基板としたエピタキシヤル成長に際しては成長前
の基板加熱時における表面の熱的劣化の問題を大
幅に軽減することができ多くの分野のエピタキシ
ヤル成長法として有用である。特に−族化合
物等を利用した光デバイスのエピタキシヤル成長
による製作にはきわめて適していることは言うま
でもない。
第１図および第２図は本発明を有効に利用して
作ることのできる、ダブル・ヘテロ半導体レーザ
のヘキ開面より見た断面図、第３図は第２図の半
導体レーザの従来の製法を説明するためにえがか
れたウエフア断面図、第４図および第５図は第１
図および第２図で示したダブル・ヘテロ半導体レ
ーザを形成する場合に本発明を適用して製作する
場合のヘテロ構造ウエフアの製造工程を示すウエ
フア断面図である。 １１はｎ形GaAs基板、１３はｎ形Al0.3Ga0.7
As層、１４はｎ形GaAs活性層、１５および３１
はｐ形Al0.3Ga0.7As層、１６はｎ形GaAs層１７
および１８は電極金属、１２はGaAs基板１１に
ほられたストライプ状の溝、２ａは埋め込まれる
ストライプ状のｎ−GaAs活性層、2bはとり除か
れるストライプ領域外のnGaAs活性層、３１６
はｐ−GaAs層、４１および５１はZn薄膜、４２
および５２はZn薄膜４１あるいは５１とそれぞ
れ反応して生じた反応層である溶液相を示す。
作ることのできる、ダブル・ヘテロ半導体レーザ
のヘキ開面より見た断面図、第３図は第２図の半
導体レーザの従来の製法を説明するためにえがか
れたウエフア断面図、第４図および第５図は第１
図および第２図で示したダブル・ヘテロ半導体レ
ーザを形成する場合に本発明を適用して製作する
場合のヘテロ構造ウエフアの製造工程を示すウエ
フア断面図である。 １１はｎ形GaAs基板、１３はｎ形Al0.3Ga0.7
As層、１４はｎ形GaAs活性層、１５および３１
はｐ形Al0.3Ga0.7As層、１６はｎ形GaAs層１７
および１８は電極金属、１２はGaAs基板１１に
ほられたストライプ状の溝、２ａは埋め込まれる
ストライプ状のｎ−GaAs活性層、2bはとり除か
れるストライプ領域外のnGaAs活性層、３１６
はｐ−GaAs層、４１および５１はZn薄膜、４２
および５２はZn薄膜４１あるいは５１とそれぞ
れ反応して生じた反応層である溶液相を示す。
Claims (1)
- １ 化合物半導体基板結晶表面に化合物半導体エ
ピタキシヤル結晶を成長する方法において、該基
板結晶表面の全体又はその一部に前記基板結晶構
成材料とは組成あるいは構成元素が異なる材料層
を形成する第１の工程と、エピタキシヤル成長炉
中で加熱して前記基板結晶とその表面に形成した
前記材料層とを反応せしめた反応層を形成し、前
記基板結晶を液相エピタキシヤル成長溶液と接触
させて前記反応層を除去すると共に表面にエピタ
キシヤル結晶成長層を順次連続して形成する第２
の工程を有することを特徴とするエピタキシヤル
結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962378A JPS5546536A (en) | 1978-09-27 | 1978-09-27 | Method of growing crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962378A JPS5546536A (en) | 1978-09-27 | 1978-09-27 | Method of growing crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5546536A JPS5546536A (en) | 1980-04-01 |
| JPS6323651B2 true JPS6323651B2 (ja) | 1988-05-17 |
Family
ID=14766014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11962378A Granted JPS5546536A (en) | 1978-09-27 | 1978-09-27 | Method of growing crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5546536A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160700A (en) * | 1974-11-22 | 1976-05-26 | Matsushita Electric Industrial Co Ltd | Gaas ekisoepitakisharuseichoho |
-
1978
- 1978-09-27 JP JP11962378A patent/JPS5546536A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5546536A (en) | 1980-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468850A (en) | GaInAsP/InP Double-heterostructure lasers | |
| CA1225465A (en) | Fabrication of grooved semiconductor devices | |
| US4648940A (en) | Process for manufacturing a semiconductor laser having a buried ribbon | |
| JPH021387B2 (ja) | ||
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| US4030949A (en) | Method of effecting liquid phase epitaxial growth of group III-V semiconductors | |
| US4073676A (en) | GaAs-GaAlAs semiconductor having a periodic corrugation at an interface | |
| JPS5810875B2 (ja) | ハンドウタイハツコウソウチオヨビソノセイゾウホウホウ | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| US4662983A (en) | Multiple meltback procedure for LPE growth on InP | |
| JPS5946113B2 (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| JPS6174382A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP2007042759A (ja) | 半導体発光素子を作製する方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0310222B2 (ja) | ||
| JPS6351558B2 (ja) | ||
| JPS625330B2 (ja) | ||
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS588151B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS6237835B2 (ja) | ||
| JPS6122478B2 (ja) | ||
| JPS6398120A (ja) | 結晶成長方法 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 | |
| JPH05206573A (ja) | 半導体レーザ装置の製造方法 |