JPS63237441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63237441A JPS63237441A JP7221987A JP7221987A JPS63237441A JP S63237441 A JPS63237441 A JP S63237441A JP 7221987 A JP7221987 A JP 7221987A JP 7221987 A JP7221987 A JP 7221987A JP S63237441 A JPS63237441 A JP S63237441A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- connecting hole
- semiconductor device
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体装置に関し、特に接続孔等を有する半
導体装置の孔内の埋込み技術に関するものである。
導体装置の孔内の埋込み技術に関するものである。
[従来の技術]
第2A図および第2B図は従来の半導体装置の概略製造
工程図である。
工程図である。
図を参照して、以下製造方法について説明する。
半導体基板(図示せず)に形成された導体領域1上に絶
縁膜2を堆積して形成した後、リソグラフィ技術および
エツチング法を用いて所望の位置に接続孔3を形成する
(第2A図参照)。
縁膜2を堆積して形成した後、リソグラフィ技術および
エツチング法を用いて所望の位置に接続孔3を形成する
(第2A図参照)。
次に、たとえばタングステンをCVD法等で選択的に堆
積させることによって接続孔3を充填していた(第2B
図参照)。
積させることによって接続孔3を充填していた(第2B
図参照)。
ここで、タングステン5を充填するのは直接絶縁膜2の
上層のアルミ配線層等を接続孔に形成した場合のステッ
プカバレッジの問題を解消すべく絶縁膜2の上面を平坦
化して良好な外部配線層と導体領域1との接続を確保し
ようとするためである。
上層のアルミ配線層等を接続孔に形成した場合のステッ
プカバレッジの問題を解消すべく絶縁膜2の上面を平坦
化して良好な外部配線層と導体領域1との接続を確保し
ようとするためである。
[発明が解決しようとする問題点コ
上記のような従来の半導体装置では、タングステン5と
絶縁膜2とが直接接しているので密着性が悪く、特にタ
ングステンをバリアメタルとして使用したとき絶縁膜2
との境界面を通して上層のアルミ配線等の突き抜は現象
が起こりやすいという問題点があった。
絶縁膜2とが直接接しているので密着性が悪く、特にタ
ングステンをバリアメタルとして使用したとき絶縁膜2
との境界面を通して上層のアルミ配線等の突き抜は現象
が起こりやすいという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、タングステン等の金属層を接続孔に充填する利点は
そのままに、金属層と絶縁膜との密告性の優れた半導体
装置を提供することを目的とする。
で、タングステン等の金属層を接続孔に充填する利点は
そのままに、金属層と絶縁膜との密告性の優れた半導体
装置を提供することを目的とする。
[問題点を解決するための手段]
この発明に係る半導体装置は、接続孔内の側壁に導体を
形成した後、接続孔に金属層を充填する°ものである。
形成した後、接続孔に金属層を充填する°ものである。
[作用]
この発明においては、接続孔内の側壁に形成された導体
と金属層との密亡性が良いので、金属層の境界面におけ
る配線層の突き抜は現象を生じさせない。
と金属層との密亡性が良いので、金属層の境界面におけ
る配線層の突き抜は現象を生じさせない。
[実施例〕
第1A図および第1B図はこの発明の一実施例を示す概
略製造工程図である。
略製造工程図である。
以下、図を参照して製造方法について説明する。
半導体基板(図示せず)に形成された導体領域1に絶縁
膜2を形成した後、リソグラフィ技術およびエツチング
法を用いて所望の位置に接続孔3を形成するのは従来例
と同様である。次にこの接続孔3内にたとえばアモルフ
ァスシリコン等の絶縁膜2との整合性の良い導体rcv
p法やスパッタ法等で形成し、続いてこれを異方性エツ
チング法で所定部分を除去することによ゛って接続孔3
の側壁に導体4を残す(第1A−参照)。
膜2を形成した後、リソグラフィ技術およびエツチング
法を用いて所望の位置に接続孔3を形成するのは従来例
と同様である。次にこの接続孔3内にたとえばアモルフ
ァスシリコン等の絶縁膜2との整合性の良い導体rcv
p法やスパッタ法等で形成し、続いてこれを異方性エツ
チング法で所定部分を除去することによ゛って接続孔3
の側壁に導体4を残す(第1A−参照)。
導体4が残った接続孔3内にたとえばタングステンをC
VD法等で選択的に堆積させることによって充填した後
、絶縁膜2の上面を平坦化する(第1B図参照)。
VD法等で選択的に堆積させることによって充填した後
、絶縁膜2の上面を平坦化する(第1B図参照)。
以降、絶縁膜2上に配線層等を形成する工程等が続くが
、この発明外故に説明を省略する。
、この発明外故に説明を省略する。
なお、上記実施例では導体はアモルファスシリコンとし
ているが、高融点金属やアルミ合金等の絶縁膜との整合
性の良いものであれば同様の効果を奏する。
ているが、高融点金属やアルミ合金等の絶縁膜との整合
性の良いものであれば同様の効果を奏する。
また、上記実施例では、接続孔を例としているが半導体
装置のスルーホールにも適用できることは言うまでもな
い。
装置のスルーホールにも適用できることは言うまでもな
い。
[発明の効果]
この発明は以上説明したとおり、接続孔の側壁に金属層
との密着性の良い導体を形成したので、金属層の境界面
における配線層の突き抜は現象を防止し、安定した配線
構造となる効果がある。
との密着性の良い導体を形成したので、金属層の境界面
における配線層の突き抜は現象を防止し、安定した配線
構造となる効果がある。
第1A図および第1B図はこの発明の一実施例を示す概
略製造工程図、第2A図および第2B図は従来の半導体
装置の概略製造工程図である。 図において、1は導体領域、2は絶縁膜、3は接続孔、
4は導体、5はタングステンである。 なお、各図中同一符号は同一または相当部分を示す。
略製造工程図、第2A図および第2B図は従来の半導体
装置の概略製造工程図である。 図において、1は導体領域、2は絶縁膜、3は接続孔、
4は導体、5はタングステンである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (4)
- (1)接続孔を有する半導体装置であって、半導体基板
と、 前記半導体基板に形成される導体領域と、 前記半導体基板上に形成され、かつ前記導体領域に対応
した前記接続孔を有する絶縁膜と、前記接続孔内の側壁
に形成された導体と、 前記導体を除いた前記接続孔内を充填する金属層とを備
えた、半導体装置。 - (2)前記導体は、アモルファスシリコン、高融点金属
およびアルミ合金よりなる一群から選択される、特許請
求の範囲第1項記載の半導体装置。 - (3)前記接続孔は、スルーホールを構成する、特許請
求の範囲第1項または第2項記載の半導体装置。 - (4)前記金属層は、タングステンである、特許請求の
範囲第1項、第2項または第3項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221987A JPS63237441A (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221987A JPS63237441A (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63237441A true JPS63237441A (ja) | 1988-10-03 |
Family
ID=13482916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221987A Pending JPS63237441A (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63237441A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5011791A (en) * | 1989-02-03 | 1991-04-30 | Motorola, Inc. | Fusible link with built-in redundancy |
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5851581A (en) * | 1994-04-22 | 1998-12-22 | Nec Corporation | Semiconductor device fabrication method for preventing tungsten from removing |
-
1987
- 1987-03-25 JP JP7221987A patent/JPS63237441A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5011791A (en) * | 1989-02-03 | 1991-04-30 | Motorola, Inc. | Fusible link with built-in redundancy |
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5851581A (en) * | 1994-04-22 | 1998-12-22 | Nec Corporation | Semiconductor device fabrication method for preventing tungsten from removing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284799A (en) | Method of making a metal plug | |
| JPH11233631A5 (ja) | ||
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
| JPS63237441A (ja) | 半導体装置 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| KR0118206B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH04370955A (ja) | 集積回路の配線法 | |
| JP3154124B2 (ja) | 配線の形成方法 | |
| JPH06268077A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0817927A (ja) | 半導体装置の製造方法 |