JPS63239864A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63239864A JPS63239864A JP61284759A JP28475986A JPS63239864A JP S63239864 A JPS63239864 A JP S63239864A JP 61284759 A JP61284759 A JP 61284759A JP 28475986 A JP28475986 A JP 28475986A JP S63239864 A JPS63239864 A JP S63239864A
- Authority
- JP
- Japan
- Prior art keywords
- region
- recess
- semiconductor layer
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度化に対応する信号伝送領域を利用した
半導体装置およびその製造方法に関する。
半導体装置およびその製造方法に関する。
従来の技術
信号伝送線を利用した従来の半導体装置の代表的なもの
として、ＭＯＳ型撮像装置がある〔参考文献： Ｐ、に
、 Ｗｅｉｍｅｒ 、 ｒイメージ センサーフォア
ソリッド ステート カメラズ」アドバンシズ イン
エレクトロニクス アンド エレクト０７７、（ジソク
ス（”Ｉｍａｇｅ ５ｅｎｓｏｒｓ ｆｏｒＳｏｌｉｄ
５ｔａｔｅ Ｃａｍｅｒａｓ’、Ａｄｖａｎｃｅｓ
１ｎＥｌｅｃｔｒｏｎｉｃｓ ａｎｄ ＥｌｅｃＬｔｏ
ｎ Ｐｈｙｓｉｃｓ）、ｖｏｌ。
として、ＭＯＳ型撮像装置がある〔参考文献： Ｐ、に
、 Ｗｅｉｍｅｒ 、 ｒイメージ センサーフォア
ソリッド ステート カメラズ」アドバンシズ イン
エレクトロニクス アンド エレクト０７７、（ジソク
ス（”Ｉｍａｇｅ ５ｅｎｓｏｒｓ ｆｏｒＳｏｌｉｄ
５ｔａｔｅ Ｃａｍｅｒａｓ’、Ａｄｖａｎｃｅｓ
１ｎＥｌｅｃｔｒｏｎｉｃｓ ａｎｄ ＥｌｅｃＬｔｏ
ｎ Ｐｈｙｓｉｃｓ）、ｖｏｌ。
３７、Ｐ、１８１〜２ｓ２，１ｓ７ｓｌ。ＭＯＳ型撮像
装置は、第９図に示す様にフォトダイオード９０１と垂
直信号伝送線９０２、垂直スイッチＭＯ３）ランジスタ
９ｏ３、垂直ゲート線９０４から々る受光部９０６、お
よび垂直走査回路９０６、水平走査回路９０７、水平Ｍ
ＯＳスイッチトランジスタ９０８、水平信号伝送線９０
９などで構成される。第９図の１画素部分９１０の断面
構造を第１０−図に示す。ｐ基板１００１表面に形成さ
れたソースのｎ＋ 領域１００２がフォトダイオード９
０１を構成し、ドレインのｎ 領域１０Ｑ３は、垂直信
号伝送線９０２とコンタクトしている。第９図の垂直ゲ
ート線９０４の断面部分は第１０図のゲート電極１００
４として、絶縁層１０ｏ６の上に形成されている。
装置は、第９図に示す様にフォトダイオード９０１と垂
直信号伝送線９０２、垂直スイッチＭＯ３）ランジスタ
９ｏ３、垂直ゲート線９０４から々る受光部９０６、お
よび垂直走査回路９０６、水平走査回路９０７、水平Ｍ
ＯＳスイッチトランジスタ９０８、水平信号伝送線９０
９などで構成される。第９図の１画素部分９１０の断面
構造を第１０−図に示す。ｐ基板１００１表面に形成さ
れたソースのｎ＋ 領域１００２がフォトダイオード９
０１を構成し、ドレインのｎ 領域１０Ｑ３は、垂直信
号伝送線９０２とコンタクトしている。第９図の垂直ゲ
ート線９０４の断面部分は第１０図のゲート電極１００
４として、絶縁層１０ｏ６の上に形成されている。
発明が解決しようとする問題点
しかしながら、上記の様な構成では、撮像装置の基本性
能である感度、解像度、雑音特性を同時に向上するのは
容易ではない〇 第１１図は、半導体技術の先導的役割を果たしているＭ
ＯＳダイナミックＲＡＭ（以下、ＤＲＡＭと表記する。
能である感度、解像度、雑音特性を同時に向上するのは
容易ではない〇 第１１図は、半導体技術の先導的役割を果たしているＭ
ＯＳダイナミックＲＡＭ（以下、ＤＲＡＭと表記する。
）の容量に対する線幅、チップ面積。
セル面積の推移及び、ＣＣＤ型撮像装置との対応を示し
たものである。第１１図から分かる事は、ＣＣＤ撮像装
置のチップ面積に対応する微細加工技術の進展度合が大
きく、例えば−インチ受光部分（面積）は４Ｍｂ ＤＲ
ＡＭ のチップ面積に相当し、４Ｍｂ ＤＲＡＭ のセ
ル面積を画素面積と考えるならば、５インチＣＣＤ撮像
装置の画素数は、２０００Ｘ２０００（個）まで可能で
ある事が分かる。
たものである。第１１図から分かる事は、ＣＣＤ撮像装
置のチップ面積に対応する微細加工技術の進展度合が大
きく、例えば−インチ受光部分（面積）は４Ｍｂ ＤＲ
ＡＭ のチップ面積に相当し、４Ｍｂ ＤＲＡＭ のセ
ル面積を画素面積と考えるならば、５インチＣＣＤ撮像
装置の画素数は、２０００Ｘ２０００（個）まで可能で
ある事が分かる。
これは、ＭＯＳ型撮像装置にもあてはまる０ところで撮
像装置の感度は開口率（すなわち、フォトダイオード９
０１の総面積の受光部９０５に対する面積占有割合）に
依存し、解像度は画素数に依存するから、微細化技術の
進展と共に、両者の兼ね合いを計りながら改善すること
は可能である。
像装置の感度は開口率（すなわち、フォトダイオード９
０１の総面積の受光部９０５に対する面積占有割合）に
依存し、解像度は画素数に依存するから、微細化技術の
進展と共に、両者の兼ね合いを計りながら改善すること
は可能である。
一方雑音は、垂直信号伝送線９０２の容量ＣＶおよび、
水平スイッチＭＯ５）ランジスタのオン抵抗Ｒ（ここで
Ｒはドレインのｎ＋領域１００３と垂直信号伝送線９０
２とのコンタクト抵抗も含む・）により、雑音有効電荷
ＱＮ２ を求めると、ｏＮ２ ＝÷ｅ ｋＴＣａｒａｔ
ａｎ （ωＲｃＶ）■ となり、微細化と共に、Ｃｖは減少するが、Ｒが増大す
るので、改善効果が抑えられる。
水平スイッチＭＯ５）ランジスタのオン抵抗Ｒ（ここで
Ｒはドレインのｎ＋領域１００３と垂直信号伝送線９０
２とのコンタクト抵抗も含む・）により、雑音有効電荷
ＱＮ２ を求めると、ｏＮ２ ＝÷ｅ ｋＴＣａｒａｔ
ａｎ （ωＲｃＶ）■ となり、微細化と共に、Ｃｖは減少するが、Ｒが増大す
るので、改善効果が抑えられる。
更に、垂直信号伝送線９０２とドレインのｎ＋領域１０
ｏ３とは“金属−半導体接触″であるが。
ｏ３とは“金属−半導体接触″であるが。
一般には“抵抗性（オーミック）接触１とならず、順方
向特性がｐ −ｎ接合に比べて劣化するという問題点が
微細化と共によシ顕著になり雑音発生源となる。
向特性がｐ −ｎ接合に比べて劣化するという問題点が
微細化と共によシ顕著になり雑音発生源となる。
しかも、実際の“金属−半導体接触″は、半導体の表面
準位によってバンド構造が大きく変化するので、通常行
なわれるｎ＋領域１００３の濃度を高くするという対策
だけでは制御し切れない。
準位によってバンド構造が大きく変化するので、通常行
なわれるｎ＋領域１００３の濃度を高くするという対策
だけでは制御し切れない。
又、垂直信号伝送線９０２の材料として通常用いられる
Ａｌは、熱処理の過程でシリコンと反応し、欠陥の原因
となるピットを発生する他、素子の動作温度でもＳｉと
Ａｌ 間で大量の相互拡散が生じる゛低温界面反応′
の為、金属−半導体界面が劣化するという問題も現状で
は未解決でありしかも微細化と共に顕著となり、雑音発
生源となる。
Ａｌは、熱処理の過程でシリコンと反応し、欠陥の原因
となるピットを発生する他、素子の動作温度でもＳｉと
Ａｌ 間で大量の相互拡散が生じる゛低温界面反応′
の為、金属−半導体界面が劣化するという問題も現状で
は未解決でありしかも微細化と共に顕著となり、雑音発
生源となる。
本発明は、上記考察から、微細化技術の進展に伴ない感
度、解像度の向上と同時に、雑音の低減を可能とするＭ
Ｏ８型固体撮像装置の提供を目的とする。
度、解像度の向上と同時に、雑音の低減を可能とするＭ
Ｏ８型固体撮像装置の提供を目的とする。
問題点を解決するための手段
本発明は、半導体層に形成された一方向に長い凹部表面
の絶縁膜上にゲート電極を設け、主動作状態で前記凹部
周辺の半導体層が完全空乏状態となり、この完全空乏状
態の半導体層中に固定電荷を蓄積したものを信号伝送領
域とする半導体装置及びその製造方法である。
の絶縁膜上にゲート電極を設け、主動作状態で前記凹部
周辺の半導体層が完全空乏状態となり、この完全空乏状
態の半導体層中に固定電荷を蓄積したものを信号伝送領
域とする半導体装置及びその製造方法である。
作 用
本発明は前記した構成により、ＭＯ５型撮像装置の問題
点である金属−半導体接触がなくなり、信号電荷も半導
体中のみ移動するので、微細化に伴なうＨの増大を抑え
る事が可能となるだめ、感度、解像度の向上と共に雑音
の低減も可能となる。
点である金属−半導体接触がなくなり、信号電荷も半導
体中のみ移動するので、微細化に伴なうＨの増大を抑え
る事が可能となるだめ、感度、解像度の向上と共に雑音
の低減も可能となる。
実施例
第１図は、本発明の第１の実施例における半導体装置の
構造図を示すもので、同図（ａ）は平面図、同図Φ）は
同図（−）のＢ−Ｂ’断面図、同図（Ｃ）は同図（ａ）
のＣ−Ｃ’断面図、同図（ｄ）は同図（ａ）のＤ−ゴ断
面図、同図（ｅ） 、 （ｆ） 、 （ｑ）は同図０）
）のＡ−Ａ’断面に沿ったエネルギーバンド図、同図（
ｈ）は本実施例を一部変更した場合の同図（ａ）のＢ
−Ｂ’断面図である。
構造図を示すもので、同図（ａ）は平面図、同図Φ）は
同図（−）のＢ−Ｂ’断面図、同図（Ｃ）は同図（ａ）
のＣ−Ｃ’断面図、同図（ｄ）は同図（ａ）のＤ−ゴ断
面図、同図（ｅ） 、 （ｆ） 、 （ｑ）は同図０）
）のＡ−Ａ’断面に沿ったエネルギーバンド図、同図（
ｈ）は本実施例を一部変更した場合の同図（ａ）のＢ
−Ｂ’断面図である。
第１図において、高抵抗のシリコンｐ形半導体基板１０
１表面からほぼ垂直に幅Ｗ、深さＨの凹部を一方向に長
く形成し、絶縁膜１０２、ポリシリコンゲート電極１０
３を形成する０点線で囲まれた領域１０４は、主動作状
態で現われる電荷空乏領域で、第１図（θ）のエネルギ
ーバンド図が対応し、第１図（ｆ）の領域１０５に示す
様に、電子を蓄積して信号伝送線となる。又、ポリシリ
コンに印加する電圧が大きい場合は、第１図（ｑ）の領
域１０６に示す様に、逆転層が形成され、電子が多数存
在する。
１表面からほぼ垂直に幅Ｗ、深さＨの凹部を一方向に長
く形成し、絶縁膜１０２、ポリシリコンゲート電極１０
３を形成する０点線で囲まれた領域１０４は、主動作状
態で現われる電荷空乏領域で、第１図（θ）のエネルギ
ーバンド図が対応し、第１図（ｆ）の領域１０５に示す
様に、電子を蓄積して信号伝送線となる。又、ポリシリ
コンに印加する電圧が大きい場合は、第１図（ｑ）の領
域１０６に示す様に、逆転層が形成され、電子が多数存
在する。
第１図（ｈ）は、チャネルストップのｐ＋領域１０７を
形成するもので、領域１０８，１０９という２個の空乏
領域が利用できる（ｐ＋領域１０７のかわりに、厚い絶
縁膜を該当部分に形成してもよい。）。
形成するもので、領域１０８，１０９という２個の空乏
領域が利用できる（ｐ＋領域１０７のかわりに、厚い絶
縁膜を該当部分に形成してもよい。）。
以上の様に構成された本実施例の半導体装置について、
以下その動作を説明する。ポリシリコン１０３にゲート
電圧ＶＧ ） Ｏ（ｎ形基板ならＶＧ＜Ｏンを印加する
と、空乏層幅Ｘｄはで表わされ、ｖＧと共にｖＳも増加
するので、ｘｄも増加する。なお、ＶＧが閾値電圧ＶＴ
に等しくなると、第１図（ｑ）の逆転層が現われるため
、ｘｄは一定値”ａｍａｘ に収束する・ 半導体内部及び表面のボテンシャルをφ８．φｂとする
と、Ｖｓ＝φ８−φｂであり、”ｄｍａｘ の時には
ｖｓ＝−２φｂなので （１）式のｘｄに対応する空乏層容量Ｃ８Ｃは、となる
。
以下その動作を説明する。ポリシリコン１０３にゲート
電圧ＶＧ ） Ｏ（ｎ形基板ならＶＧ＜Ｏンを印加する
と、空乏層幅Ｘｄはで表わされ、ｖＧと共にｖＳも増加
するので、ｘｄも増加する。なお、ＶＧが閾値電圧ＶＴ
に等しくなると、第１図（ｑ）の逆転層が現われるため
、ｘｄは一定値”ａｍａｘ に収束する・ 半導体内部及び表面のボテンシャルをφ８．φｂとする
と、Ｖｓ＝φ８−φｂであり、”ｄｍａｘ の時には
ｖｓ＝−２φｂなので （１）式のｘｄに対応する空乏層容量Ｃ８Ｃは、となる
。
この空乏層に、一定電向Ｑ０を蓄積すれば、金属の信号
伝送線と同様に、電位変動を、空乏層に蓄積された電子
を介して離れた所に伝える事ができる。金属の信号伝送
線との差異は、金属−半導体界面を通して電子の移動は
ないので、雑音の発生がなく、汚染にも強い。
伝送線と同様に、電位変動を、空乏層に蓄積された電子
を介して離れた所に伝える事ができる。金属の信号伝送
線との差異は、金属−半導体界面を通して電子の移動は
ないので、雑音の発生がなく、汚染にも強い。
以上の様に、本実施例によれば、高抵抗半導体層に形成
された一方向に長い凹部表面に、絶縁膜を隔てて、ゲー
ト電極を設け、電圧ｖＧを印加することにより、半導体
層の凹部表面に空乏層を形成し、しかもその空乏層内に
電子を蓄積することにより、信号伝送線として用いる事
が可能になる。
された一方向に長い凹部表面に、絶縁膜を隔てて、ゲー
ト電極を設け、電圧ｖＧを印加することにより、半導体
層の凹部表面に空乏層を形成し、しかもその空乏層内に
電子を蓄積することにより、信号伝送線として用いる事
が可能になる。
信号伝送線のダイナミックレンジは凹部の深さＨに依存
し、凹部の幅ＷはａＭｂ−ＭＯ９ＤＲＡＭ相当のプロセ
スを用いれば０．８μｍとなり、金属の信号伝送線に比
べて、コンタクト不用２表面段差を生じないなど、プロ
セスの平坦化、信頼性向上に役立つ。
し、凹部の幅ＷはａＭｂ−ＭＯ９ＤＲＡＭ相当のプロセ
スを用いれば０．８μｍとなり、金属の信号伝送線に比
べて、コンタクト不用２表面段差を生じないなど、プロ
セスの平坦化、信頼性向上に役立つ。
第２図は、本発明の第２の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図中）は同図（ａ
）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）のＣ−Ｃ
’断面図、同図（ｄ）は同図（−）のＤ−α断面図、同
図（ｅ）。
示すもので、同図（ａ）は平面図、同図中）は同図（ａ
）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）のＣ−Ｃ
’断面図、同図（ｄ）は同図（−）のＤ−α断面図、同
図（ｅ）。
（ｇ 、 （ｑ）は、同図中）のＡ −Ａ／断面に沿っ
たエネルギーバンド図である。
たエネルギーバンド図である。
第２図において、ｐ基板２０１上の高抵抗ｎ形半導体２
０２表面からほぼ垂直に幅Ｗ、高さＨの凹部を一方向に
長く形成（この時ｐ基板２０１に凹部の底が到達しても
よい。）し、絶縁２０３１、ｌ−’ ＩＪシリコンゲー
ト電極２０４を形成する。なお、凹部直下にはチャネル
ストップのｐ＋領域２０５が形成され、点線で囲まれた
２０６．２０７は、埋込みチャネ、ルであり、ここに電
子が蓄積されて信号伝送線となる。
０２表面からほぼ垂直に幅Ｗ、高さＨの凹部を一方向に
長く形成（この時ｐ基板２０１に凹部の底が到達しても
よい。）し、絶縁２０３１、ｌ−’ ＩＪシリコンゲー
ト電極２０４を形成する。なお、凹部直下にはチャネル
ストップのｐ＋領域２０５が形成され、点線で囲まれた
２０６．２０７は、埋込みチャネ、ルであり、ここに電
子が蓄積されて信号伝送線となる。
以上の様に構成された本実施例の動作を説明する。ポリ
シリコン２０４の印加電圧■Ｇに対して空乏層幅Ｘａは ｔ。
シリコン２０４の印加電圧■Ｇに対して空乏層幅Ｘａは ｔ。
・・・・・・・・・・・・・・・・・・・・・（４）一
方、ｎ領域２０２とｐ基板２０１のｐｎ接合によりｎ領
域２０２内にも空乏層！ｄ′が発生する。
方、ｎ領域２０２とｐ基板２０１のｐｎ接合によりｎ領
域２０２内にも空乏層！ｄ′が発生する。
但し、φ。：ｎ領域２０２とｐ基板２０１との界面での
ポテンシャルとｘｄ′での ポテンシャルとの差、 ｘｄとｘｄ′の存在により、第２図（ｅ）の様子エネル
ギーバンド図が形成され、領域Ｍに電子の蓄積が可能に
なる。第２図（、）はｏくｖＧ＜ｖＦＢに相当し、第２
図（ｆ）は０（ｖＧくｖＦＢ に相当する。領域Ｍに電
子が蓄積された状態を第２図（ｑ）に示す。
。
ポテンシャルとｘｄ′での ポテンシャルとの差、 ｘｄとｘｄ′の存在により、第２図（ｅ）の様子エネル
ギーバンド図が形成され、領域Ｍに電子の蓄積が可能に
なる。第２図（、）はｏくｖＧ＜ｖＦＢに相当し、第２
図（ｆ）は０（ｖＧくｖＦＢ に相当する。領域Ｍに電
子が蓄積された状態を第２図（ｑ）に示す。
。
以上の様に、本実施例によれば、高抵抗の半導体層をｎ
形とすることで、埋込みチャネル形の信号伝送線が形成
され、凹部表面の結晶欠陥等の影響を避ける事が出来、
雑音の低減により有利となる。
形とすることで、埋込みチャネル形の信号伝送線が形成
され、凹部表面の結晶欠陥等の影響を避ける事が出来、
雑音の低減により有利となる。
第３図は本発明の第３の実施例の半導体装置の構造を示
すもので、同図（、）は平面図、同図（ｂ）は同図（、
）のＢ−Ｂ’断面図、同図（Ｃ）は同図（−）のＣ−σ
断面図、同図（ｄ）は同図（ａ）のＤ−α断面図である
。
すもので、同図（、）は平面図、同図（ｂ）は同図（、
）のＢ−Ｂ’断面図、同図（Ｃ）は同図（−）のＣ−σ
断面図、同図（ｄ）は同図（ａ）のＤ−α断面図である
。
第３図において、ｐ基板３０１表面からほぼ垂直に幅Ｗ
、深さＨの凹部を一方向に長く形成し、高抵抗のｎ形半
導体領域３０２を凹部周辺に形成後、チャネルストップ
のｐ 領域３０３を形成する。その後、絶縁膜３０４、
ポリシリコンゲート電極３０５を形成する。点線で囲ま
れた３０６゜３０７は埋込みチャネルであり、ここに電
子が蓄積されて信号伝送線となる。
、深さＨの凹部を一方向に長く形成し、高抵抗のｎ形半
導体領域３０２を凹部周辺に形成後、チャネルストップ
のｐ 領域３０３を形成する。その後、絶縁膜３０４、
ポリシリコンゲート電極３０５を形成する。点線で囲ま
れた３０６゜３０７は埋込みチャネルであり、ここに電
子が蓄積されて信号伝送線となる。
第２の実施例と本実施例の差は、高抵抗のｎ影領域の形
成方法であり、用途・プロセスに応じて使い分ける事が
できる。
成方法であり、用途・プロセスに応じて使い分ける事が
できる。
第４図は、本発明の第４の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
−）のＢ−Ｂ’断面図、同図（Ｃ）は同図（、）のＣ−
Ｃ’断面図、同図（ｄ）は同図（、）のｐ−α断面図、
同図（ｅ）は本実施例を一部変更した場合の同図（ａ）
のＢ−Ｂ’断面図、同図（ｆ）は同図（−）のＥ −Ｆ
’断面図である。
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
−）のＢ−Ｂ’断面図、同図（Ｃ）は同図（、）のＣ−
Ｃ’断面図、同図（ｄ）は同図（、）のｐ−α断面図、
同図（ｅ）は本実施例を一部変更した場合の同図（ａ）
のＢ−Ｂ’断面図、同図（ｆ）は同図（−）のＥ −Ｆ
’断面図である。
第４図において、ｐ基板４０１表面からほぼ垂直に幅Ｗ
、高さＨの凹部を一方向に長く形成し、高抵抗のｎ領域
４０２を凹部周辺に形成後、第１のチャネルストップの
ｐ＋領域４０３を形成する。
、高さＨの凹部を一方向に長く形成し、高抵抗のｎ領域
４０２を凹部周辺に形成後、第１のチャネルストップの
ｐ＋領域４０３を形成する。
一方、ｐ基板４０１表面には、光電変換領域としてｐｎ
接合フォトダイオードを構成するためのｎ＋領域４０４
を形成する。その後、絶縁膜４０５、第１のポリシリコ
ンゲート電極４０６、絶縁膜４０７、第２のポリシリコ
ンゲート電極４０８を形成する。ｐ＋領域４０９は光電
変換領域の画素分離用チャネルストップである。
接合フォトダイオードを構成するためのｎ＋領域４０４
を形成する。その後、絶縁膜４０５、第１のポリシリコ
ンゲート電極４０６、絶縁膜４０７、第２のポリシリコ
ンゲート電極４０８を形成する。ｐ＋領域４０９は光電
変換領域の画素分離用チャネルストップである。
なお、第４図（ｅ） 、 （ｆ）に示す様に、面積ｗＸ
ｖ、深さｂの凹部を形成してから、ｎ＋領域４１０を形
成して光電変換領域としてもよい。
ｖ、深さｂの凹部を形成してから、ｎ＋領域４１０を形
成して光電変換領域としてもよい。
以上の様に構成された本実施例の半導体装置の動作説明
をする。第２のポリシリコンゲート電極４０８に読出し
パルスが印加されると、フォトダイオードのｎ＋領域４
０４から、信号電荷がｎ領域４０２へ移動する。ｎ領域
４０２は第１のポリシリコンゲート電極によって空乏化
し、かつ電子が蓄積されて信号伝送線となっているので
、凹部長手方向で遠方の検出部に電位変動を伝送する事
が金属の信号伝送線の場合と同様に可能である０以上の
様に、本実施例によれば、微細化の進展と共に金属の信
号伝送線を利用する場合に不可欠のコンタクトが不要と
なり、しかも、半導体内部に等制約な信号伝送線を形成
するので、平坦化プロセスも容易に実現でき、信頼性が
向上する。
をする。第２のポリシリコンゲート電極４０８に読出し
パルスが印加されると、フォトダイオードのｎ＋領域４
０４から、信号電荷がｎ領域４０２へ移動する。ｎ領域
４０２は第１のポリシリコンゲート電極によって空乏化
し、かつ電子が蓄積されて信号伝送線となっているので
、凹部長手方向で遠方の検出部に電位変動を伝送する事
が金属の信号伝送線の場合と同様に可能である０以上の
様に、本実施例によれば、微細化の進展と共に金属の信
号伝送線を利用する場合に不可欠のコンタクトが不要と
なり、しかも、半導体内部に等制約な信号伝送線を形成
するので、平坦化プロセスも容易に実現でき、信頼性が
向上する。
第５図は、本発明の第６の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）のＣ−
Ｃ’断面図、同図（（１）は同図（ａ）のＤ−Ｄ’断面
図、同図（ｅ）は同図（ａ）のＥ−Ｅ’断面図、同図（
ｆ）はシリコン単結晶の部分を示す実体図、同図（ｃｒ
）はシリコン多結晶の部分を示す実体図である。
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）のＣ−
Ｃ’断面図、同図（（１）は同図（ａ）のＤ−Ｄ’断面
図、同図（ｅ）は同図（ａ）のＥ−Ｅ’断面図、同図（
ｆ）はシリコン単結晶の部分を示す実体図、同図（ｃｒ
）はシリコン多結晶の部分を示す実体図である。
第６図において、ｐ基板５０１上に高抵抗のｎ領域５０
２、ｐ領域６０３（これは読出しゲート領域を構成する
。）、ｎ＋領域５０４を形成し、ｎ＋領域５０４表面か
らほぼ垂直に、幅Ｗ、深さＨの凹部を一方向に長く形成
するＯなお、凹部直下にチャネルストップのｐ 領域５
０５を形成する。凹部に絶縁膜６０６を形成したあと、
第１のポリシリコンゲート電極５０７（これは信号伝送
線を形成する。）、絶縁膜を隔てて、第２のポリシリコ
ンゲート電極５ｏ８（これは読出しゲート領域を構成す
る。）を形成する。
２、ｐ領域６０３（これは読出しゲート領域を構成する
。）、ｎ＋領域５０４を形成し、ｎ＋領域５０４表面か
らほぼ垂直に、幅Ｗ、深さＨの凹部を一方向に長く形成
するＯなお、凹部直下にチャネルストップのｐ 領域５
０５を形成する。凹部に絶縁膜６０６を形成したあと、
第１のポリシリコンゲート電極５０７（これは信号伝送
線を形成する。）、絶縁膜を隔てて、第２のポリシリコ
ンゲート電極５ｏ８（これは読出しゲート領域を構成す
る。）を形成する。
本実施例の動作は第４の実施例を２次元化したものと考
えればよい。本実施例と第４の実施例との差は、本実施
例の読出しゲート領域が凹部側壁下に形成されるため、
一層、高密度化が可能になる。しかもプロセスはかえっ
て簡略になっている。
えればよい。本実施例と第４の実施例との差は、本実施
例の読出しゲート領域が凹部側壁下に形成されるため、
一層、高密度化が可能になる。しかもプロセスはかえっ
て簡略になっている。
第６図は、第５図に示した第５の実施例の半導体装置の
製造方法を示すものである。
製造方法を示すものである。
■ 第６図（ａ）に示す様に、ｐ基板５０１上に高抵抗
のｎ領域５０２（不純物密度Ｎ（１０ｃｍ ）を気相
成長などにより形成し、続いて、ｐ領域ｓｏ ３ （１
０１５＜Ｎ＜１０１勺、ｎ＋領域５０４（１０＜Ｎ＜１
０１９）を拡散又は気相成長あるいはイオン注入等によ
り形成する。なお、ｎ＋領域５０４を先に形成した後、
イオン注入によりｐ領域５０３を形成してもよい。
のｎ領域５０２（不純物密度Ｎ（１０ｃｍ ）を気相
成長などにより形成し、続いて、ｐ領域ｓｏ ３ （１
０１５＜Ｎ＜１０１勺、ｎ＋領域５０４（１０＜Ｎ＜１
０１９）を拡散又は気相成長あるいはイオン注入等によ
り形成する。なお、ｎ＋領域５０４を先に形成した後、
イオン注入によりｐ領域５０３を形成してもよい。
■ 第６図（ｂ）に示す様に、ｎ＋領域５０４０表面に
６０１の酸化膜（厚さｔ〜１０００人）と６０２の窒化
膜（１０００人くｔく２ｏｏＯ人）を熱酸化及びＣＶＤ
法により形成する。
６０１の酸化膜（厚さｔ〜１０００人）と６０２の窒化
膜（１０００人くｔく２ｏｏＯ人）を熱酸化及びＣＶＤ
法により形成する。
■ 第６図（Ｃ）に示す様に、６０３のホトレジスト膜
を通常のホ） ＩＪソゲラフ技術により形成するＯ ■ 第６図（ｄ）に示す様に、プラズマエッチ、スパッ
タエッチ、ケミカルエッチなどにより６０２の窒化膜、
６０１の酸化膜、次いで、６０４のｎ＋領領域５０３の
ｐ領域、６０２のｎ領域を方向性エッチにより主表面と
壁面がほぼ垂直になる様に除去する。又、方向性エッチ
の手段としてはアルカリエッチ又は、プラズマエッチな
どにより行なう。
を通常のホ） ＩＪソゲラフ技術により形成するＯ ■ 第６図（ｄ）に示す様に、プラズマエッチ、スパッ
タエッチ、ケミカルエッチなどにより６０２の窒化膜、
６０１の酸化膜、次いで、６０４のｎ＋領領域５０３の
ｐ領域、６０２のｎ領域を方向性エッチにより主表面と
壁面がほぼ垂直になる様に除去する。又、方向性エッチ
の手段としてはアルカリエッチ又は、プラズマエッチな
どにより行なう。
■ 第６図（８）に示す様に、同図（ｄ）で切り込んだ
領域に６０４の酸化膜を熱酸化などにより形成する。
領域に６０４の酸化膜を熱酸化などにより形成する。
■ 第６図（ｆ）に示す様に、６０５のホトレジストを
通常のホ） ＩＪングラフ技術により形成した後、■の
工程で述べた指向性エッチで切り込み部分の底部の６０
４の酸化膜を除去する。
通常のホ） ＩＪングラフ技術により形成した後、■の
工程で述べた指向性エッチで切り込み部分の底部の６０
４の酸化膜を除去する。
■ 第６図（ｑ−１）に示す様に、６０６のホトレジス
トを除去した後、■の工程で、８０４の酸化膜を除去し
た領域に６０６のｐ＋領領域Ｎ〉１０ ｃｒｎ ）を
拡散あるいはイオン注入により形成する。この後、熱酸
化などにより、６０４′の酸化膜を形成する。
トを除去した後、■の工程で、８０４の酸化膜を除去し
た領域に６０６のｐ＋領領域Ｎ〉１０ ｃｒｎ ）を
拡散あるいはイオン注入により形成する。この後、熱酸
化などにより、６０４′の酸化膜を形成する。
この時第６図（ｑ−１）のＧ−Ｇ’断面図を第６図（ｑ
−２）である。
−２）である。
■ 第６図（ｈ）に示す様に、６０７のホトレジスト膜
を通常のホトリングラフ技術により形成する０ ■ 第６図（ｉ）に示す様に、■の工程を用いて、ｎ領
域５０２の途中まで方向性エッチで主表面と壁面がほぼ
垂直になる様に除去する。
を通常のホトリングラフ技術により形成する０ ■ 第６図（ｉ）に示す様に、■の工程を用いて、ｎ領
域５０２の途中まで方向性エッチで主表面と壁面がほぼ
垂直になる様に除去する。
■ 第６図（ｉ−１）に示す様に同図（ｉ）で切り込ん
だ領域に６０８の酸化膜を熱酸化などにより形成する。
だ領域に６０８の酸化膜を熱酸化などにより形成する。
第６図（ｊ−１）のＪ−Ｊ’断面図を第６図Ｎ−２）に
示す。
示す。
■ 第６図（１ｃ）に示すように、第１のポリシリコン
ロ０９を切り込み部分に埋め込む。これは、例えばポリ
イミドなどを全面塗布後、ホトレジストを形成し、パタ
ーン出しして後、第１のポリシリコンロ０９を埋め込む
部分のポリイミドをエッチしたのち、スパッタ又はＣＶ
Ｄで第１のポリシリコンロ０９を埋め込むとよい。
ロ０９を切り込み部分に埋め込む。これは、例えばポリ
イミドなどを全面塗布後、ホトレジストを形成し、パタ
ーン出しして後、第１のポリシリコンロ０９を埋め込む
部分のポリイミドをエッチしたのち、スパッタ又はＣＶ
Ｄで第１のポリシリコンロ０９を埋め込むとよい。
■ 第６図（１）に示す様に、熱酸化などにより酸化膜
６１０を形成する。
６１０を形成する。
■ 第６図（ｍ−１）に示す様に、■の工程を用いて、
第２のポリシリコンロ１１を残りの切り込み部分に埋め
込む０同図（ｍ−２）は（ｍ−１）のＭ−Ｍ’断面であ
る。
第２のポリシリコンロ１１を残りの切り込み部分に埋め
込む０同図（ｍ−２）は（ｍ−１）のＭ−Ｍ’断面であ
る。
０ 第６図（−−１）に示す様に、熱酸化などで、酸化
膜６１２を形成する。同図（ｎ−２）は（ｎ−１）のＮ
−Ｎ断面図である。
膜６１２を形成する。同図（ｎ−２）は（ｎ−１）のＮ
−Ｎ断面図である。
この後、絶縁物としてポリイミドを全面塗布すれば、第
５図（ａ）〜（ｅ）に示したＭＯＳ型撮像装置が表作で
きる。
５図（ａ）〜（ｅ）に示したＭＯＳ型撮像装置が表作で
きる。
さらに、第６図に示したＭＯＳ型撮像装置の光電変換部
として、第７図のＳ部分に示す様なｐｉｎ フォトダイ
オードを形成してもよい。
として、第７図のＳ部分に示す様なｐｉｎ フォトダイ
オードを形成してもよい。
７０１はｉ領域（Ｎ （１０１４ｃｍ −’ ）、７０
２はｐ＋領領域Ｎ）１０ ｃｍ ）、７０３は金属
電極である。
２はｐ＋領領域Ｎ）１０ ｃｍ ）、７０３は金属
電極である。
又、第８図の０部分に示す様なＳ Ｉ Ｔ （Ｓｔａｔ
ｉｃＩｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒの略）
フォト−トランジスタを形成する事もできる。８０１は
ゲートのｐ＋領領域８０２はソースのｎ＋領領域８０３
はソース電極、８０４はゲート電極である０発明の効果 以上、本発明によれば、凹部周辺の空乏領域に電荷を蓄
積して信号伝送線とすることにより、受光部にコンタク
トのない、しかも、表面が平坦な、ＭＯ３型撮像素子が
実現でき、歩留まりが向上し、しかも信号電荷である電
子は、界面を横切らず半導体内部を移動するので、低雑
音を実現でき、その実用的効果は大きい◇
ｉｃＩｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒの略）
フォト−トランジスタを形成する事もできる。８０１は
ゲートのｐ＋領領域８０２はソースのｎ＋領領域８０３
はソース電極、８０４はゲート電極である０発明の効果 以上、本発明によれば、凹部周辺の空乏領域に電荷を蓄
積して信号伝送線とすることにより、受光部にコンタク
トのない、しかも、表面が平坦な、ＭＯ３型撮像素子が
実現でき、歩留まりが向上し、しかも信号電荷である電
子は、界面を横切らず半導体内部を移動するので、低雑
音を実現でき、その実用的効果は大きい◇
第１図は本発明の第１の実施例における半導体装置の構
造図を示すもので、同図（ａ）は平面図、同図（ｂ）は
同図（ａ）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）
のＣ−σ断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ’断
面図。 同図（ｅ） 、 （ｆ） 、 （ｑ）は同図Φ）のＡ−
Ａ’断面に沿ったエネルギーバンド図、同図偽）は本実
施例を一部変更した場合の同図（ａ）のＢ−Ｂ’断面図
、第２図は本発明の第２の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ’断面図、同図（Ｃ）は同図（ａ）のＣ−
Ｃ’断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図
、同図（ｅ） 、 （ｆ） 、 （（２）は、同図中）
のＡ −Ａ’断面に沿ったエネルギーバンド図、第３図
は本発明の第３の実施例の半導体装置の構造を示すもの
で、同図（−）は平面図、同図０））は同図（ａ）のＢ
−Ｂ’断面図、同図（Ｃ）は同図（ａ）のＣ−Ｃ’断面
図、同図（ｄ）は同図（ａ）のＤ−Ｄ’断面図、第４図
は本発明の第４の実施例の半導体装置の構造を示すもの
で、同図（ａ）は平面図、同図ル）は同図（＆）のＢ
−Ｂ’断面図、同図（Ｃ）は同図（４）のｃ−ｃ’断面
図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図、同図（
ｅ）は本実施例を一部変更した場合の同図（ａ）のＢ−
Ｂ’断面図、同図（ｆ）は同図（ｅ）のＦ−Ｆ’断面図
、第６図は本発明の第５の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ’断面図、同図（Ｃ〉は同図（ａ）のＣ−
Ｃ／断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図
、同図（ｅ）は同図（ａ）のＥ−Ｅ’断面図、同図（ｆ
）はシリコン単結晶の部分を示す実体図、同図（ｑ）は
シリコン多結晶の部分を示す実体図、第６図（−）〜（
ｎ−２）は第５の実施例の半導体装置の製造方法の各工
程を説明するための断面図、第７図はｐｐｉｎ フォ
トダイオードを有する実施例の断面図、第８図はＳＩＴ
フォト・トランジスタを有する実施例の断面図、第９図
は従来のＭＯ３撮像装置の回路図、第１０図は第９図の
画素断面図、第１１図はＤＲＡＭと撮像装置の諸元の対
応を示すグラフである。 １０１・・・・・・ｐ基板（高抵抗）、１０２・・・・
・・絶像膜、１０３・・・・・・ポリシリコンゲート電
極、１０４・・・・・・電荷空乏領域。 第１図 １θ７ 第 ２ 図 第２図 第３図 ＣＤ ３０／ 、３０ ／第４図 第４図 ＃２ 軟 第５図 第６図 第６図 第６図 第６図 減 ・へ、 第７図 第８１ 、衆ｌ 第９図 築１１図 ＱＦ？ＡＭｇｌ （ヒラトン 手続補正書（方式） ％式％ ２発明の名称 半導体装置およびその製造方法 ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ６補正命令の日付 昭和６３年４月２６日 ６補正の対象 ・−図 面
・ゝ゛７゛Ｒへ ７、補正の内容 図面の第６図（ｑ−２）の符号を別紙の通シ第６図（Ｊ
−２）に補正します。（内容に変更なし。 なお第６図（＋−１） 、 （ｋ）、（１）についても
変更なし）
造図を示すもので、同図（ａ）は平面図、同図（ｂ）は
同図（ａ）のＢ−Ｂ／断面図、同図（Ｃ）は同図（ａ）
のＣ−σ断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ’断
面図。 同図（ｅ） 、 （ｆ） 、 （ｑ）は同図Φ）のＡ−
Ａ’断面に沿ったエネルギーバンド図、同図偽）は本実
施例を一部変更した場合の同図（ａ）のＢ−Ｂ’断面図
、第２図は本発明の第２の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ’断面図、同図（Ｃ）は同図（ａ）のＣ−
Ｃ’断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図
、同図（ｅ） 、 （ｆ） 、 （（２）は、同図中）
のＡ −Ａ’断面に沿ったエネルギーバンド図、第３図
は本発明の第３の実施例の半導体装置の構造を示すもの
で、同図（−）は平面図、同図０））は同図（ａ）のＢ
−Ｂ’断面図、同図（Ｃ）は同図（ａ）のＣ−Ｃ’断面
図、同図（ｄ）は同図（ａ）のＤ−Ｄ’断面図、第４図
は本発明の第４の実施例の半導体装置の構造を示すもの
で、同図（ａ）は平面図、同図ル）は同図（＆）のＢ
−Ｂ’断面図、同図（Ｃ）は同図（４）のｃ−ｃ’断面
図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図、同図（
ｅ）は本実施例を一部変更した場合の同図（ａ）のＢ−
Ｂ’断面図、同図（ｆ）は同図（ｅ）のＦ−Ｆ’断面図
、第６図は本発明の第５の実施例の半導体装置の構造を
示すもので、同図（ａ）は平面図、同図（ｂ）は同図（
ａ）のＢ−Ｂ’断面図、同図（Ｃ〉は同図（ａ）のＣ−
Ｃ／断面図、同図（ｄ）は同図（ａ）のＤ−Ｄ／断面図
、同図（ｅ）は同図（ａ）のＥ−Ｅ’断面図、同図（ｆ
）はシリコン単結晶の部分を示す実体図、同図（ｑ）は
シリコン多結晶の部分を示す実体図、第６図（−）〜（
ｎ−２）は第５の実施例の半導体装置の製造方法の各工
程を説明するための断面図、第７図はｐｐｉｎ フォ
トダイオードを有する実施例の断面図、第８図はＳＩＴ
フォト・トランジスタを有する実施例の断面図、第９図
は従来のＭＯ３撮像装置の回路図、第１０図は第９図の
画素断面図、第１１図はＤＲＡＭと撮像装置の諸元の対
応を示すグラフである。 １０１・・・・・・ｐ基板（高抵抗）、１０２・・・・
・・絶像膜、１０３・・・・・・ポリシリコンゲート電
極、１０４・・・・・・電荷空乏領域。 第１図 １θ７ 第 ２ 図 第２図 第３図 ＣＤ ３０／ 、３０ ／第４図 第４図 ＃２ 軟 第５図 第６図 第６図 第６図 第６図 減 ・へ、 第７図 第８１ 、衆ｌ 第９図 築１１図 ＱＦ？ＡＭｇｌ （ヒラトン 手続補正書（方式） ％式％ ２発明の名称 半導体装置およびその製造方法 ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ６補正命令の日付 昭和６３年４月２６日 ６補正の対象 ・−図 面
・ゝ゛７゛Ｒへ ７、補正の内容 図面の第６図（ｑ−２）の符号を別紙の通シ第６図（Ｊ
−２）に補正します。（内容に変更なし。 なお第６図（＋−１） 、 （ｋ）、（１）についても
変更なし）
Claims (7)
- （１）高抵抗半導体層に形成された一方向に長い凹部表
面に絶縁膜を隔ててゲート電極を有し、主動作状態で前
記凹部周辺の半導体層に完全空乏状態の電荷伝送領域が
形成される事を特徴とする半導体装置。 - （２）電荷伝送領域に固定電荷を蓄積することにより信
号伝送領域が形成される事を特徴とする特許請求の範囲
第（１）項記載の半導体装置。 - （３）凹部直下の半導体層に、電荷伝送領域に対する阻
止分離領域を形成し、主動作状態で前記凹部側壁下の半
導体層に２個の電荷伝送領域が形成される事を特徴とす
る特許請求の範囲第（１）項記載の半導体装置。 - （４）高抵抗半導体層表面に複数個の光電変換領域を設
け、前記電荷伝送領域との間に、対応する読出しゲート
領域を設けた事を特徴とする特許請求の範囲第（１）項
記載の半導体装置。 - （５）前記光電変換領域が、第２の凹部を有する事を特
徴とする特許請求の範囲第（４）項記載の半導体装置。 - （６）第１導電型の半導体基板に、第２導電型の高抵抗
半導体層、第１導電型の半導体層、第２導電型の半導体
層を形成する第１の工程と、前記第２導電型の半導体層
表面から前記表面にほぼ垂直で前記高抵抗半導体層が露
出する側面を有する凹部を形成する第２の工程と、前記
凹部表面に絶縁膜を形成する第３の工程と、前記凹部の
前記高抵抗半導体層に対応するゲート電極を形成する第
４の工程を含む半導体装置の製造方法。 - （７）凹部を形成する第２の工程が、高抵抗半導体内部
に達する凹部を形成後、第１導電型の低抵抗領域を形成
する工程を含む事を特徴とする特許請求の範囲第（６）
項記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284759A JPS63239864A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置およびその製造方法 |
| KR1019870013466A KR910001877B1 (ko) | 1986-07-03 | 1987-11-28 | 반도체장치 및 그 제조방법 |
| US07/628,940 US5083173A (en) | 1986-11-28 | 1990-12-14 | Charge coupled device for a solid state image pick-up device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284759A JPS63239864A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63239864A true JPS63239864A (ja) | 1988-10-05 |
Family
ID=17682639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61284759A Pending JPS63239864A (ja) | 1986-07-03 | 1986-11-28 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5083173A (ja) |
| JP (1) | JPS63239864A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177580A (en) * | 1991-01-22 | 1993-01-05 | Santa Barbara Research Center | Implant guarded mesa having improved detector uniformity |
| JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
| US5460997A (en) * | 1995-01-23 | 1995-10-24 | Eastman Kodak Company | Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes |
| KR100223915B1 (ko) * | 1996-10-22 | 1999-10-15 | 구본준 | 반도체 소자의 구조 및 제조방법 |
| US6252251B1 (en) * | 1999-06-09 | 2001-06-26 | Lucent Technologies Inc. | Raised photodetector with recessed light responsive region |
| US20150243825A1 (en) * | 2014-02-27 | 2015-08-27 | Raytheon Company | Simultaneous dual-band detector |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4190851A (en) * | 1975-09-17 | 1980-02-26 | Hughes Aircraft Company | Monolithic extrinsic silicon infrared detectors with charge coupled device readout |
| JPS551136A (en) * | 1978-06-19 | 1980-01-07 | Pioneer Electronic Corp | Charge transfer system |
| JPS55121678A (en) * | 1979-03-14 | 1980-09-18 | Pioneer Electronic Corp | Charge transfer device |
| JPS5919480A (ja) * | 1982-07-26 | 1984-01-31 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS59113661A (ja) * | 1982-12-20 | 1984-06-30 | Sanyo Electric Co Ltd | 固体撮像素子 |
| JPS6147662A (ja) * | 1984-08-15 | 1986-03-08 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS61289659A (ja) * | 1985-06-18 | 1986-12-19 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| JPH0715953B2 (ja) * | 1985-08-09 | 1995-02-22 | 株式会社リコー | 書換え可能なメモリ装置とその製造方法 |
| JPS6251254A (ja) * | 1985-08-30 | 1987-03-05 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| JPH0652786B2 (ja) * | 1986-05-13 | 1994-07-06 | 三菱電機株式会社 | 固体撮像素子 |
| US4814848A (en) * | 1986-06-12 | 1989-03-21 | Hitachi, Ltd. | Solid-state imaging device |
| JPS63155759A (ja) * | 1986-12-19 | 1988-06-28 | Fuji Photo Film Co Ltd | イメ−ジセンサ |
-
1986
- 1986-11-28 JP JP61284759A patent/JPS63239864A/ja active Pending
-
1990
- 1990-12-14 US US07/628,940 patent/US5083173A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5083173A (en) | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
| US7592655B2 (en) | MOS image sensor | |
| TWI239645B (en) | Imaging with gate controlled charge storage | |
| US5498887A (en) | Output circuit device for a charge transfer element having tripartite diffusion layer | |
| US20150155173A1 (en) | Method for manufacturing semiconductor device | |
| JP2002246580A (ja) | イメージセンサおよびその製造方法 | |
| US7045380B2 (en) | CMOS image sensor and method of fabricating the same | |
| US20180070041A1 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
| US20250338600A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
| JPS63239864A (ja) | 半導体装置およびその製造方法 | |
| JP2020021881A (ja) | 半導体装置 | |
| US9431506B2 (en) | Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof | |
| US20250133856A1 (en) | Semiconductor capacitor for stacked pixel | |
| US20060110873A1 (en) | Method for fabricating CMOS image sensor | |
| US7732885B2 (en) | Semiconductor structures with dual isolation structures, methods for forming same and systems including same | |
| CN119451166B (zh) | 半导体结构及其制作方法以及半导体器件 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JP2006222379A (ja) | 半導体装置およびその製造方法 | |
| US10608000B1 (en) | Semiconductor device | |
| JP2009038207A (ja) | 固体撮像装置およびその製造方法 | |
| KR910001877B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20240067684A (ko) | 씨모스 트랜지스터, 및 이를 포함하는 이미지 센서 | |
| JPH07254691A (ja) | 固体撮像装置の製造方法 | |
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same |