JPS63240584A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPS63240584A JPS63240584A JP62075142A JP7514287A JPS63240584A JP S63240584 A JPS63240584 A JP S63240584A JP 62075142 A JP62075142 A JP 62075142A JP 7514287 A JP7514287 A JP 7514287A JP S63240584 A JPS63240584 A JP S63240584A
- Authority
- JP
- Japan
- Prior art keywords
- film
- drain
- source
- thin film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばアクティブマトリクス液晶表示装置に
用いられる薄膜トランジスタアレイに関するものである
。
用いられる薄膜トランジスタアレイに関するものである
。
第３図は従来例の薄膜トランジスタを示す断面図であり
、図において（１）はガラス基板、（２）はゲート電極
、（３）はゲート絶縁膜、（４）はアモルファスシリコ
ン１層、（５）はアモルファスシリコンｎ１層、（６）
はソース電極、（７）はドレイン電極、（８）はパシベ
ーシッン膜、（９）は遮光膜である。
、図において（１）はガラス基板、（２）はゲート電極
、（３）はゲート絶縁膜、（４）はアモルファスシリコ
ン１層、（５）はアモルファスシリコンｎ１層、（６）
はソース電極、（７）はドレイン電極、（８）はパシベ
ーシッン膜、（９）は遮光膜である。
次に製造方法について述べる。まず、ガラス基板（１）
上にゲート電極（２）を形成し、ついでゲート絶縁ＷＡ
（３）としてシリコン酸化膜あるいは、シリコン窒化膜
を形成し、つづいてアモルファスシリコン１層（４）、
アモルファスシリコンｎ″ｌ１ｉｉ （５）を形成し、
パターニング後、ソース電極（６）・ドレイン電極（７
）を形成し、不要のアモルファスシリコンｎ３層（５）
をエツチングして除去する。さらにバンシベーシッンＩ
Ｎ！（８）を形成し、しゃ光膜（９）を形成して完成す
る。
上にゲート電極（２）を形成し、ついでゲート絶縁ＷＡ
（３）としてシリコン酸化膜あるいは、シリコン窒化膜
を形成し、つづいてアモルファスシリコン１層（４）、
アモルファスシリコンｎ″ｌ１ｉｉ （５）を形成し、
パターニング後、ソース電極（６）・ドレイン電極（７
）を形成し、不要のアモルファスシリコンｎ３層（５）
をエツチングして除去する。さらにバンシベーシッンＩ
Ｎ！（８）を形成し、しゃ光膜（９）を形成して完成す
る。
従来の薄膜トランジスタでは、ゲート絶！！膜（２）と
してシリコン酸化還元物質膜を用いた場合、シリコン酸
化膜は比誘電率が低いので膜厚を３０００Å以下にする
必要があった。一方、ゲート絶縁膜にシリコン窒化膜を
用いた場合は、３０００〜４０００人と膜厚を厚くする
と、内部応力が大きく適切でなくなり、剥離や割れが発
生するので、膜厚を厚くすることができなかった。従っ
て、この薄膜トランジスタを薄膜トランジスタアレイに
適用した場合、このゲート絶縁膜をゲート電極配線とソ
ース電極配線との眉間絶縁膜に用いるには信頼性に欠け
る。
してシリコン酸化還元物質膜を用いた場合、シリコン酸
化膜は比誘電率が低いので膜厚を３０００Å以下にする
必要があった。一方、ゲート絶縁膜にシリコン窒化膜を
用いた場合は、３０００〜４０００人と膜厚を厚くする
と、内部応力が大きく適切でなくなり、剥離や割れが発
生するので、膜厚を厚くすることができなかった。従っ
て、この薄膜トランジスタを薄膜トランジスタアレイに
適用した場合、このゲート絶縁膜をゲート電極配線とソ
ース電極配線との眉間絶縁膜に用いるには信頼性に欠け
る。
眉間絶縁膜として動作するには５０００人程の膜厚が必
要である。従って、従来はゲート電極配線とソース電極
配線の眉間に別個の絶縁層を形成する等して絶縁の信頼
性を得ていた。
要である。従って、従来はゲート電極配線とソース電極
配線の眉間に別個の絶縁層を形成する等して絶縁の信頼
性を得ていた。
従来の薄膜トランジスタアレイでは上述のようにトラン
ジスタのゲート絶縁膜をゲート電極配線とソース（又は
ドレイン）電極配線の眉間絶縁膜として用いるには信頼
性に欠けるという問題点この発明は上記のような問題点
を解消するためになされたもので、トランジスタのゲー
ト絶縁膜の膜厚を厚くでき、電極配線間の眉間絶縁膜と
して適用できる薄膜トランジスタアレイを得ることを目
的とする。
ジスタのゲート絶縁膜をゲート電極配線とソース（又は
ドレイン）電極配線の眉間絶縁膜として用いるには信頼
性に欠けるという問題点この発明は上記のような問題点
を解消するためになされたもので、トランジスタのゲー
ト絶縁膜の膜厚を厚くでき、電極配線間の眉間絶縁膜と
して適用できる薄膜トランジスタアレイを得ることを目
的とする。
この発明のＴｌ膜トランジスタアレイは複数の並行する
ゲート電極配線、これらのゲート電極配線と交差する複
数の並行するソース（又はドレイン）電極配線上記ゲー
ト電極配線とソース（又はドレイン）電極配線の各交差
部に形成され、ゲート電極が上記ゲート電極配線にソー
ス（又はドレイン）電極が上記ソース（又はドレイン）
電極配線に接続されたトランジスタを有する薄膜トラン
ジスタアレイにおいて、上記トランジスタのゲート絶縁
膜を５ ＸＩＯ’ Ｎ１ｍ”以下の圧縮内部応力を有す
るシリコン窒化膜で形成するとともに、上記ゲート電極
配線とソース（又はドレイン）電極配線間に延在させる
ようにしたものである。
ゲート電極配線、これらのゲート電極配線と交差する複
数の並行するソース（又はドレイン）電極配線上記ゲー
ト電極配線とソース（又はドレイン）電極配線の各交差
部に形成され、ゲート電極が上記ゲート電極配線にソー
ス（又はドレイン）電極が上記ソース（又はドレイン）
電極配線に接続されたトランジスタを有する薄膜トラン
ジスタアレイにおいて、上記トランジスタのゲート絶縁
膜を５ ＸＩＯ’ Ｎ１ｍ”以下の圧縮内部応力を有す
るシリコン窒化膜で形成するとともに、上記ゲート電極
配線とソース（又はドレイン）電極配線間に延在させる
ようにしたものである。
この発明におけるシリコン窒化膜は、内部応力が５ ×
１０ Ｎ１ｍ”以下の圧縮応力であるので、１μｍまで
の膜厚では、剥離は起こらず、また割れも発生しない。
１０ Ｎ１ｍ”以下の圧縮応力であるので、１μｍまで
の膜厚では、剥離は起こらず、また割れも発生しない。
なおシリコン窒化膜中の成膜条件を変えることにより、
任意の内部応力値のものを得ることができる。
任意の内部応力値のものを得ることができる。
以下、この発明の一実施例について説明する。
第１図はこの発明の一実施例に係わる薄膜トランジスタ
を示す断面図で、図において、（１）は絶縁性基板、（
２）はゲート電極、（３０）は圧縮の内部応力が５ ｘ
ｉｏ” Ｎ／ｗ”以下、コノ場合３ Ｘ １０” Ｎ１
ｍ” テあるシリコン窒化膜で形成された膜厚６０００
人のゲート絶縁膜、（４）はアモルファス２９３７１層
、（５）はアモルファスシリコンｎ°層、（６）はソー
ス電極、（７）はドレイン電極、（８）はパフシベーシ
ッン膜、（９）は遮光膜である。
を示す断面図で、図において、（１）は絶縁性基板、（
２）はゲート電極、（３０）は圧縮の内部応力が５ ｘ
ｉｏ” Ｎ／ｗ”以下、コノ場合３ Ｘ １０” Ｎ１
ｍ” テあるシリコン窒化膜で形成された膜厚６０００
人のゲート絶縁膜、（４）はアモルファス２９３７１層
、（５）はアモルファスシリコンｎ°層、（６）はソー
ス電極、（７）はドレイン電極、（８）はパフシベーシ
ッン膜、（９）は遮光膜である。
この実施例のゲート絶縁ＩＩＩ（３０）はシリコン窒化
膜であり、６０００人の膜厚であってもゲート絶縁膜と
して機能する。また、内部応力値は３ Ｘ １０ｍＮ／
ｍ”以下の圧縮応力であるので、剥離や割れの発生はみ
られなかった。そして、６０００人の膜厚があるので、
ゲート電極配線とソース（又はドレイン）電極配線の眉
間絶縁膜としても十分機能し、信頼性が向上した。
膜であり、６０００人の膜厚であってもゲート絶縁膜と
して機能する。また、内部応力値は３ Ｘ １０ｍＮ／
ｍ”以下の圧縮応力であるので、剥離や割れの発生はみ
られなかった。そして、６０００人の膜厚があるので、
ゲート電極配線とソース（又はドレイン）電極配線の眉
間絶縁膜としても十分機能し、信頼性が向上した。
ところで、シリコン窒化膜形成において、例えばＲＦプ
ラズマＶＤ装置ＶＩＬ９１０５ （日型アネルバ製）を
用いて、基板加熱温度３００℃、高周波の周波数１３．
５６ＭＨｚ、高周波電力０．９〜１．５ ＫＷ、５ｉＨ
ａガス流量１０〜７５ｓｅｃｎ、Ｎ■、ガス１０〜５０
０ｓｅｃ、１．Ｎｚ ガス０〜１１ＬＭ＋ 成膜圧力９
０〜１７０Ｐａで実施したところ、０〜１０ｘｌＯ”
Ｎ／−ｔの任意の値の圧縮応力のシリコン窒化膜が得ら
れた。このシリコン窒化膜の内部応力はクランクや剥離
の発生を左右する因子であり、５ ｘｔｏｓ Ｎ１ｍ”
以上では、１μｍ以上の膜厚のシリコン窒化膜を形成し
た場合、剥離又は割れが生じるなどの問題が生じること
がわかった。従って、５ ｘｉｏ” Ｎ１ｍ”以下の圧
縮、応力をもつシリコン窒化膜をゲート絶縁膜として用
いるのが適当である。
ラズマＶＤ装置ＶＩＬ９１０５ （日型アネルバ製）を
用いて、基板加熱温度３００℃、高周波の周波数１３．
５６ＭＨｚ、高周波電力０．９〜１．５ ＫＷ、５ｉＨ
ａガス流量１０〜７５ｓｅｃｎ、Ｎ■、ガス１０〜５０
０ｓｅｃ、１．Ｎｚ ガス０〜１１ＬＭ＋ 成膜圧力９
０〜１７０Ｐａで実施したところ、０〜１０ｘｌＯ”
Ｎ／−ｔの任意の値の圧縮応力のシリコン窒化膜が得ら
れた。このシリコン窒化膜の内部応力はクランクや剥離
の発生を左右する因子であり、５ ｘｔｏｓ Ｎ１ｍ”
以上では、１μｍ以上の膜厚のシリコン窒化膜を形成し
た場合、剥離又は割れが生じるなどの問題が生じること
がわかった。従って、５ ｘｉｏ” Ｎ１ｍ”以下の圧
縮、応力をもつシリコン窒化膜をゲート絶縁膜として用
いるのが適当である。
このシリコン窒化膜の内部応力はシリコン窒化膜中のＮ
−Ｈ結合量と相関関係があり、Ｎ−Ｈ結合量を制御する
ことによって広い範囲で任意の内部応力値をもつシリコ
ン窒化膜を形成でき、成膜条件を変えることにより任意
の内部応力値のものを得ることができる。この場合は、
高周波電力ＩＫｗ＋ＳｉＨ＊ガス流量３０ＳＣＣＭ、
ＮＨ＊ ガス３０５ＣＣ１１＋ Ｈｚガス１ｓＬｘ ＋
成膜圧力１３０Ｐａの成膜厚条件で行った。
−Ｈ結合量と相関関係があり、Ｎ−Ｈ結合量を制御する
ことによって広い範囲で任意の内部応力値をもつシリコ
ン窒化膜を形成でき、成膜条件を変えることにより任意
の内部応力値のものを得ることができる。この場合は、
高周波電力ＩＫｗ＋ＳｉＨ＊ガス流量３０ＳＣＣＭ、
ＮＨ＊ ガス３０５ＣＣ１１＋ Ｈｚガス１ｓＬｘ ＋
成膜圧力１３０Ｐａの成膜厚条件で行った。
第２図は他の実施例に係わる薄膜トランジスタの構造を
示す断面図で、図中（１１）は遮光絶縁膜で、他は第１
図と同様のものである。この他の実施例においても、ゲ
ート絶縁膜（３０）は６０００人の膜厚であっても剥離
や割れを生じず、ゲート絶縁膜として機能するとともに
ゲート電極配線とソース（又はドレイン）電極配線との
眉間ｗＡ縁膜としても十分な信頼性をもって機能する。
示す断面図で、図中（１１）は遮光絶縁膜で、他は第１
図と同様のものである。この他の実施例においても、ゲ
ート絶縁膜（３０）は６０００人の膜厚であっても剥離
や割れを生じず、ゲート絶縁膜として機能するとともに
ゲート電極配線とソース（又はドレイン）電極配線との
眉間ｗＡ縁膜としても十分な信頼性をもって機能する。
以上のように、この発明によれば複数の並行するゲート
電極配線、これらのゲート電極配線と交差する複数の並
行するソース（又はドレイン）電極配線、上記ゲート電
極配線とソース（又はドレイン）電極配線の各交差部に
形成され、ゲート電極が上記ゲート電極配線にソース（
又はドレイン）電極が上記ソース（又はドレイン）電極
配線に接続されたトランジスタを有する薄膜トランジス
タアレイにおいて、上記トランジスタのゲート絶縁を５
×１０ Ｎ／ｍ”以下の圧縮内部応力を有するシリコ
ン窒化膜で形成するとともに、上記ゲート電極配線とソ
ース（又はドレイン）電極配線間に延在させるようにし
たのでゲート絶縁膜の膜厚を厚くでき、これをゲート電
極配線とソース（又はドレイン）電極配線間の眉間絶縁
膜としても信転性高く適用できる薄膜トランジスタアレ
イが得られる効果がある。
電極配線、これらのゲート電極配線と交差する複数の並
行するソース（又はドレイン）電極配線、上記ゲート電
極配線とソース（又はドレイン）電極配線の各交差部に
形成され、ゲート電極が上記ゲート電極配線にソース（
又はドレイン）電極が上記ソース（又はドレイン）電極
配線に接続されたトランジスタを有する薄膜トランジス
タアレイにおいて、上記トランジスタのゲート絶縁を５
×１０ Ｎ／ｍ”以下の圧縮内部応力を有するシリコ
ン窒化膜で形成するとともに、上記ゲート電極配線とソ
ース（又はドレイン）電極配線間に延在させるようにし
たのでゲート絶縁膜の膜厚を厚くでき、これをゲート電
極配線とソース（又はドレイン）電極配線間の眉間絶縁
膜としても信転性高く適用できる薄膜トランジスタアレ
イが得られる効果がある。
第１図はこの発明の一実施例に係わる薄膜トランジスタ
を示す断面図、第２図はこの発明の他の実施例に係わる
薄膜トランジスタを示す断面図、第３図は従来の薄膜ト
ランジスタの断面図である。 図において（１）はガラス基板、（２）はゲート電極、
（３０）はゲート絶縁膜、（４）はアモルファスシリコ
ンｔ１、（５）はアモルファスシリコンｎ９層、（６）
はソース電極、（７）はドレイン電橋、（８）はパシベ
ーシッン膜、（９）はしゃ光膜、（１０）はしや光絶縁
膜である。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 第３図 手続補正書（自発） い
を示す断面図、第２図はこの発明の他の実施例に係わる
薄膜トランジスタを示す断面図、第３図は従来の薄膜ト
ランジスタの断面図である。 図において（１）はガラス基板、（２）はゲート電極、
（３０）はゲート絶縁膜、（４）はアモルファスシリコ
ンｔ１、（５）はアモルファスシリコンｎ９層、（６）
はソース電極、（７）はドレイン電橋、（８）はパシベ
ーシッン膜、（９）はしゃ光膜、（１０）はしや光絶縁
膜である。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 第３図 手続補正書（自発） い
Claims (1)
- 複数の並行するゲート電極配線、これらのゲート電極配
線と交差する複数の並行するソース（又はドレイン）電
極配線、上記ゲート電極配線とソース（又はドレイン）
電極配線の各交差部に形成され、ゲート電極が上記ゲー
ト電極配線にソース（又はドレイン）電極が上記ソース
（又はドレイン）電極配線に接続されたトランジスタを
有する薄膜トランジスタアレイにおいて、上記トランジ
スタのゲート絶縁膜を５×１０Ｎ／ｍ＾２以下の圧縮内
部応力を有するシリコン窒化膜で形成するとともに上記
電極配線とソース（又はドレイン）電極配線間に延在さ
せるようにしたこと特徴とする薄膜トランジスタアレイ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075142A JPS63240584A (ja) | 1987-03-27 | 1987-03-27 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075142A JPS63240584A (ja) | 1987-03-27 | 1987-03-27 | 薄膜トランジスタアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240584A true JPS63240584A (ja) | 1988-10-06 |
Family
ID=13567648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075142A Pending JPS63240584A (ja) | 1987-03-27 | 1987-03-27 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240584A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047839A (ja) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7903219B2 (en) | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437697A (en) * | 1977-08-30 | 1979-03-20 | Sharp Corp | Liquid crystal display unit of matrix type |
| JPS63132433A (ja) * | 1986-11-21 | 1988-06-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63166272A (ja) * | 1986-12-27 | 1988-07-09 | Fujitsu Ltd | 薄膜トランジスタ |
-
1987
- 1987-03-27 JP JP62075142A patent/JPS63240584A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437697A (en) * | 1977-08-30 | 1979-03-20 | Sharp Corp | Liquid crystal display unit of matrix type |
| JPS63132433A (ja) * | 1986-11-21 | 1988-06-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63166272A (ja) * | 1986-12-27 | 1988-07-09 | Fujitsu Ltd | 薄膜トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7903219B2 (en) | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
| KR101033346B1 (ko) * | 2007-08-16 | 2011-05-09 | 소니 주식회사 | 액정 표시 장치 |
| JP2009047839A (ja) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2001109014A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN106024706A (zh) | 阵列基板及其制作方法 | |
| JPH07209672A (ja) | 非発光型ディスプレーを有する電子装置 | |
| JPH0348671B2 (ja) | ||
| JPH0542831B2 (ja) | ||
| JPS63240584A (ja) | 薄膜トランジスタアレイ | |
| TW394922B (en) | Electric device having non-light emitting type display and method for making the electric device | |
| TW200421623A (en) | Method for fabricating thin film transistor liquid crystal display | |
| JPH0717059Y2 (ja) | 液晶表示パネル用電極基板 | |
| JPH0588199A (ja) | 液晶表示装置 | |
| JPS6112271B2 (ja) | ||
| KR970023624A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| CN111584503A (zh) | 阵列基板及其制造方法 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| KR100341124B1 (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| JPH0651350A (ja) | 表示装置 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPS6188557A (ja) | 薄膜トランジスタマトリツクスアレイ | |
| JPH03233938A (ja) | 薄膜トランジスタの製造方法 | |
| TW445651B (en) | Thin film transistor device structure and manufacturing method thereof | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
| KR940000911A (ko) | 액정표시소자 및 제조방법 |