JPS6112271B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、スイツチ／キヤパシタアレイを用い
たマトリクス形の液晶表示装置に関する。

液晶表示装置は、近年、ツイステツド・ネマチ
ツク形液晶を用いたものを中心として、電車や時
計、各種計測器等に多く利用されている。特に最
近、新しいタイプのものとして、半導体集積回路
技術を利用して、スイツチ／キヤパシタ・アレイ
からなる駆動回路を一体化したマトリクス形液晶
表示装置が注目されている。第１図は、そのスイ
ツチ／キヤパシタ・アレイ部の等価回路で、液晶
に印加する駆動電圧を蓄積するMOSキヤパシタ
１、およびこのキヤパシタ１への駆動電圧の供給
するスイツチ素子としてMOS FET２がシリコン
等の半導体基板上にマトリクス状に集積形成され
ている。Xi（X₁，X₂……，Ｘ_o）は、MOS FET
２のゲートを制御するアドレスライン、Yj
（Y₁，Y₂……，Ｙ_n）はキヤパシタ１に例えば並
列画像信号等の駆動電圧を供給するためのデータ
ラインであり、これらも半導体基板に形成されて
いる。このように、素子および配線が形成された
半導体基板上には、層間絶縁膜を介して各画素毎
に分離された表示電極３が形成され、キヤパシタ
１に蓄積された駆動電圧がこの表示電極３に印加
されるようになつている。そして、このスイツ
チ／キヤパシタアレイと表示電極が形成された半
導体基板（以下これを表示電極基板という）と、
透明基板上に全画素に共通の禿透明電極を形成し
た対向基板との間に液晶層を挾持してマトリクス
形液晶表示装置が構成されることになる。

第２図は、この液晶表示装置の断面図で、１３
は表示電極基板であり、スイツチ／キヤパシタア
レイが集積形成された半導体基板１１上に層間絶
縁膜１２を介して表示電極３が形成されており、
１６は対向電極基板で透明基板１４に透明電極１
５が形成されている。１７は液晶層、１８はスペ
ーサである。

このような液晶表示装置は、いわゆる受光形で
あるため情報の表示のためには第２図の上面側か
らの入射光を必要とする。ところが入射光はスイ
ツチ素子であるMOS FETに作用してMOSキヤ
パシタに蓄えられている電荷をリークさせ、その
結果表示電極の電位を低下させ、表示性能を低下
させてしまう。これをさける方法として、従来、
(1)反射形の表示電極でMOS FETの周辺をおお
い、かつ表示電極間隙部のSi基板に高不純物濃度
層を設けて基板での入射光による電子−正孔対の
発生を仰える方法（特開昭53−77495号公報）、(2)
２層のＡ配線層によつてSi基板の外部光への開
口率を抑える方法（日経エレクトロニクス，No.
258，２−16，1981，P.170）、等がが提案されて
いる。

しかしながら、これらの方法によつても外部光
の影響を完全に除去することは固難であつた。例
えば後者の方法は、シリコンゲート構造に対して
は適用し易く、開口率を２％程度にすることがで
きるが、Ａグゲート構造では適用が難しく、ま
た開口率２％であつても外部光が３万ｘを越え
るとその影響は無視できない。

また、この種のマトリクス形液晶表示装置で
は、表示電極基板内でアドレスラインXiとデー
タラインYjとが交差配線される。従つて、この
二方向の配線が短絡しないように、例えばアドレ
スラインXiは連続的にＡ膜で形成し、データ
ラインYjは交差部以外をＡ膜で形成し、交差
部についてはSi基板に設けた拡散層を利用して接
続するいわゆるクロスアンダー構造とすることが
多い（例えば特開昭53−77495号公報）。その表示
電極基板の構造を第３図ａ〜ｃに示す。第３図ａ
は平面図、ｂ，ｃはそれぞれａのＡ−A′，Ｂ−
B′断面図である。図において、２１はｎ型Si基板
であり、２２_１、２２_２はそれぞれＰ⁺型ソース
層、ドレイン層であつて、これらソース、ドレイ
ン層間にゲート酸化膜２３_１を介してＡ膜から
なるゲート電極２４_１設けてMOS FETが構成さ
れている。また、このMOS FETに隣接する領域
にゲート酸化膜２３_２を介してＡからなるゲー
ト電極２４_２を形成してMOSキヤパシタが構成
されている。MOSキヤパシタのゲート電極２４
_２はMOS FETのソース層２２_１にコンタクトさ
せている。MOS FETのゲート電極２４_１と一体
的に、かつ横方向に連続的に形成されたＡ２４
_３がアドレスラインXiとなつている。データラ
インYjは、アドレスラインXiとの交差部で不連
続に縦方向に形成されたＡ配線２４_４，２４_５
と、これらのＡ配線２４_４，２４_５を接続する
ために基板表面にドレイン層２２_２と一体的に拡
散形成されたクロスアンダー拡散層２２_３とから
構成されている。２５はフイールド酸化膜２６は
層間絶縁膜であり、２７は表示電極である。

ところが、このようなクロスアングー構造を用
いることは、いくつかの問題をもつている。

例えば、クロスアンダー拡層を設けるために、
PN接合容量げが大きくなり、データラインYjの
駆動回路の負担が大きくなる。またクロスアンダ
ー拡散層の抵抗がＡ配線に比べると大きいた
め、やはりデータラインYjの駆動回路の負担が
大きくなるデータラインYjを連続とし、アドレ
スラインXi側にクロスアンダー構造を適用した
場合にも同様である。更に、不純物拡散層の面積
が大きく、かつこの不純物拡散層とＡ配線との
コンタクトも多いため、IC製造プロセスが複雑
となり、配線と基板との短絡がや断線等の不良が
発生し易く、歩留りが悪くなる。

本発明は上記の如き問題を解決したマトリクス
形液晶表示装置を提供するものである。

本発明は、前述のようなマトリクス形液晶表示
装置において、表示電極基板の表示電極下の層間
絶縁膜中に導電体からなる光しやへい膜を埋設す
ると共に、この光しやへい膜の一部をアドレスラ
インとデータラインの交差部のクロスオーバー配
線として用いることを特徴としている。本発明に
よれば、光しやへい膜を埋設することにより外部
光の影響を確実に除くことができる。また導電体
からなる光しやへい膜の一部をクロスオーバー配
線として用いることにより、従来のクロスアンダ
ー構造に比べて駆動回路の負担が小さくなり、し
かもIC製造の歩留りも向上する。

本発明の一実施例の表示電極基板の構造を第４
図ａ〜ｃに示す。第４図ａは模式的平面図であ
り、ｂ，ｃはそれぞれａのＡ−A′，Ｂ−B′断面
図である。ただし第４図ａは表示電極を除いて光
しやへい膜の部分での平面図を示し、表示電極領
域を一点鎖線で示してある。第３図ａ〜ｃの従来
構造と対応する部分には第３図ａ〜ｃと同じ符号
を付して説明を省略し、異なる点を説明すると、
第１に、層間絶縁膜２６中にほゞ全面にわつて
Cu膜からなる光しやへい膜２８_１を埋設してい
る。第２に、光しやへい膜２８_１と同じCu膜の
一部を切り取つた形にパターニングして、データ
ラインYjとなるＡ配線２４_４，２４_５間を接
続するクロスオーバー配線２８_２を設けている。
従つて第３図に示した従来構造のクロスアンダー
拡散層２２_３は形成していない。

このような構造は、次のようにして形成され
る。Ａ膜によるゲート電極２４_１，２４_２およ
び配線２４_３〜２４_５を形成するまでは従来より
周知のＡゲートMOSの製造プロセスである。
この後、層間絶縁膜２６となる第１ポリイミド樹
脂膜２６_１と塗布し、これにＡ配線２４_４，２
４_５に対するスルーホールをあけて全面にCu膜
を蒸着する。そしてこのCu膜を選択エツチング
して、光しやへい膜２８_１とクロスオーバー配線
２８_２を形成する。またこのとき、光しやへい膜
２８_１のうち、後に表示電極２７をMOSキヤパ
シタのゲート電極２４_２にコンタクトさせる部分
に窓あけを行う。その後再び全面に第２ポリイミ
ド樹脂膜２６_２を塗布し、これに必要なスルーホ
ールをあけてPt膜を蒸着し、パターニングして各
画素毎に分離された表示電極２７を形成する。

この実施例によれば、層間絶縁膜２６中にCu
膜からなる光しやへい膜２８_１をほゞ全面にわた
つて埋設し、これが光しやへい効果をもつ表示電
極２７の間隙部を完全におおうため、Si基板２１
の外部光に対する開口率は０％となり、外部光の
影響をほゞ完全に除くことができる。Cu膜の膜
厚は500Å以上あれば十分な光しやへい効果があ
る。実際にこの表示電極基板を用いて動的散乱形
（DS形）液晶表示装置を構成して実験を行つた。
200ｘの明るさの室内で表示コントラストを測
定した結果、20：１であつた。またフオトリフレ
クタ・ランプを用い４万ｘの照明下で表示コン
トラストを測定した結果、やはり20：１であつ
た。

またこの実施例によれば、データラインYjと
してＡ配線２４_４，２４_５とCu膜からなるク
ロスオーバー配線２８_２を用いているため、従来
のクロスアンダー拡散層による交差配線に比べて
配線抵抗が極めて低く、かつデータラインYjに
付随する容量も小さくなる結果、データライン
Yjの駆動回路の負担が非常に小さくなる。

更に、光しやへい膜とクロスオーバー配線に同
じCu膜を用いるため製造プロセスは簡単であ
り、拡散層面積が小さく、かつ拡散層と金属配線
とのコンタクトも少なくなるため、高い製造歩留
りが得られる。

なお本発明は上記実施例に限られるものではな
く、以下に列挙するように種々変形実施すること
が可能である。

(1) 光しやへい膜およびクロスオーバー配線を構
成する材料は、導電率が拡散層に比べて十分高
く、かつ光しやへい効果が大きいものであれば
よく、Cuの他にＡ，Cr，Ti，Mo，Ag，
Pt，Au，Ni等の金属膜もしくはその積層膜、
またはこれらの少くとも一種を主成分とする合
金膜を用い得る。

(2) 表示電極下の層間絶縁膜としては、ポリイミ
ド樹脂の他に、CVD法によるリンガラス膜、
SiO₂、Si₃N₄膜など、比較的低温で形成できる
絶縁膜を用い得る。

(3) 表示電極基板の基本構造としてはＡゲート
に限らず、シリコンゲート構造、Moゲート構
造であつてもよい。この場合、配線としても多
結晶シリコン膜、Mo膜が用いられ、これにク
ロスオーバー配線を適用すればよい。

(4) 基板として単結晶シリコンを用いる構造の
他、絶縁性基板を用い、スイツチ素子としてア
モルフアスシリコンやCdSe等を用いた薄膜
FETを利用することもできる。

(5) 液晶表示方式としては、DS形に限らず、ゲ
ートホスト形、ツイステツド・ネマチツク形、
相転移形などいかなるものでもよい。

(6) 実施例と逆に、データラインYjを連続配線
とし、アドレスラインXiにクロスオーバー配
線構造を用いてもよい。

以上詳細に説明したように本発明によれば、外
部光の影響が少なく、駆動回路の負担も少なく、
かつ製造歩留りの高いマトリクス形液晶表示装置
が得られる。

【図面の簡単な説明】

第１図はマトリクス形形液晶表示装置のスイツ
チ／キヤパシタアレイの等価回路、第２図はその
表示装置の基本構造を示す断面図、第３図ａ〜ｃ
は従来の表示電極基板を示す平面図およびそのＡ
−A′，Ｂ−B′断面図、第４図ａ〜ｃは本発明の
一実施例の表示電極基板を示す平面図およびその
Ａ−A′，Ｂ−B′断面図である。 １……MOSキヤパシタ、２……MOS FET
（スイツチ素子）、３……表示電極、Xi（X₁，
X₂，……，Ｘ_o）……アドレスライン、Yj（Y₁，
Y₂，……，Ｙ_n）……データライン、１１……半
導体基板、１２……層間絶縁膜、１３……表示電
極基板、１４……透明基板、１５……透明電極、
１６……対向電極基板、１７……液晶層、２１…
…ｎ型Si基板、２２_１……ソース層、２２_２……
ドレイン層、２３_１，２３_２……ゲート酸化膜、
２４_１，２４_２……Ａゲート電極、２４_３，２
４_４，２４_５……Ａ配線、２６……層間絶縁
膜、２７……表示電極、２８_１……光しやへい膜
（Cu膜）、２８_２……クロスオーバー配線（Cu
膜）。

Claims (1)

1. 【特許請求の範囲】 １ 液晶の駆動電圧を蓄積するキヤパシタ、この
   キヤパシタへの駆動電圧の供給を制御するスイツ
   チ素子、このスイツチ素子を制御するアドレスラ
   インおよびこのアドレスラインと交差配線され前
   記スイツチ素子を介して駆動電圧を前記キヤパシ
   タに供給するデータラインがマトリクス状に集積
   形成され、かつその表面に層間絶縁膜を介して前
   記キヤパシタに接続される各画素毎に分離された
   表示電極を有する表示電極基板と、この表示電極
   基板に対向して設けられた透明絶縁基板に全画素
   に共通の透明電極が形成された対向電極基板と、
   この対向電極基板と前記表示電極基板との間に挾
   持された液晶層とを備えたマトリクス形液晶表示
   装置において、前記表示電極基板の層間絶縁膜中
   に導電体からなる光しやへい膜を埋設すると共
   に、この光しやへい膜の一部を前記アドレスライ
   ンとデータラインの交差部のクロスオーバー配線
   として用いたことを特徴とするマトリクス形液晶
   表示装置。 ２ 光しやへい膜は、Cu，Ａ，Cr，Ti，Mo，
   Ag，Pt，Au，Niから選ばれた一種もしくは二種
   以上の積層膜またはこれらの少くとも一種を主成
   分とする合金膜である特許請求の範囲第１項記載
   のマトリクス形液晶表示装置。