JPS63240680A - 画像拡大処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（収装〕 本発明は画像処理システムにおいて画像の変更、修正、
拡大等を実行する画像処理回路に関し、特に画像の拡大
処理と、それに伴う画像の輝度の決定を高速で実行する
回路に関する。

〔産業上の利用分野〕

テレビカメラ、ビデオテープレコーダ等よりの画像を入
力とし、これに修正、拡大等の処理を加え、その結果を
表示、印刷等として出力する処理を実行する画像処理シ
ステムがｇ及し、例えばコンピュータグラフインク、気
象衛星、医療用Ｘ線ｖ装置等の出力映像の処理に広く使
用されている。

近来、機器の性能の向上に伴い処理時間の短縮が要求さ
れ、画像処理装置の高速化の必要性が高まった。

〔従来の技術〕

画像処理システムにおいて画像を拡大して表示する場合
、原画像の各画素の間に複数個の新しい画素を挿入して
拡大画像を作成するが、挿入画素として原画像の画素を
輝度の変更無しに挿入すると拡大した画面に不自然な等
高線状の輝度の段差が発生することがある。これを防止
してスムーズな輝度変化を持った画像を生成するために
、近傍の画素の輝度との間に”重み”を付けて積和演算
を行うことにより輝度を平均化する処理を各画素毎に実
行する必要がある。この演算処理の内容については本発
明の実施例の項においてその詳細を説明するが、積和演
算は拡大後の画像の全ての画素について必要なため、ｍ
×ｎ倍に拡大するには原画像の総画素数のｍ×ｎ倍以−
ヒの回数の演算が必要で処理時間は膨大なものになる。

第４図は従来方式による画像拡大処理回路の概略構成例
で、画像を画素単位で記憶する記憶装置２は、画素単位
で輝度、色等を、１語８〜１６ビツト程度のデータとし
て記憶している。これは原画像と拡大後の画像の双方を
別の領域に記憶してあり、記憶装置２の人出力は書込バ
ス３１と読出バス３２に接続され、このバスに単純拡大
回路４、種度決定回路５、レベル変換回路６、表示装置
３が接続されている。

この回路は制御装置（図示せず）よりの指令を受理して
、各回路が公知である直接メモリアクセス方式（ＤＭ＾
）により独立して動作する。制御装置の指令を受理する
と、記憶装置２の原画像領域より１画素宛読み出し、処
理し、処理済画像領域に書き込む。

この方式によると各回路は各１個宛の画像領域をもつ必
要があり、また、同時に動作させると記ｔ０装置２のサ
イクルの取り合いが発生したり、ハス３１．３２が輻幀
したりして却って能力の低下を招くため、各回路を順次
動作させる。

例えば、先ず制御装置は単純拡大回路４に対して、拡大
率ｍ　ｘ　ｎ、原画像内の拡大処理する範囲のＸ、Ｙ座
標をを指示して起動する。単純拡大回路４は原画像領域
より画素を読み出し、これをｍ×ｎの範囲に拡大して処
理済画像領域に書き込み、指示された範囲の処理が終了
すると制御装置に通知し、制御装置は次の処理である輝
度決定回路５に対し同様な指令を与えて実行する。この
ように；）個の回路は各々順序に従って処理を進める。

このような方式においては通常制御装置、および各回路
共、高速のマイクロプロセッサによるプログラム制御方
式を使用している。

ここで、原画像が総数Ｐ個の画素により構成されている
と、これをｍ×ｎ倍すると画素の数はｐ　ｘ　ｒｎ　ｘ
Ωとなり、３個の回路が読み、書きに２回の記憶装置サ
イクルを使用するので全画素の処理に必要な時間はサイ
クルタイムのＰ　Ｘ　ｍ　Ｘ　ｎ　Ｘ３×２倍以下には
なり得ない。加えてマイクロプロセッサ°によるプログ
ラム制御方式をとると更に時間を必要とする。このため
高速の記憶素子を使用しても処理時間は太き（なる。

例えば、通常の小型のディスプレイ装置に使用される６
００　Ｘ　４００画素で構成される画像を４×４倍する
時、記憶装置のサイクルタイムを１００ｎＳとしても、 ６００　Ｘ　４００　Ｘ　１００　Ｘ　４　Ｘ　４　Ｘ
　３　Ｘ　２　Ｘ　１０−９＝２．３（秒） となり、実用上はこの数倍ががるので、５〜１０秒の時
間が必要となる。

〔発明が解決しようとする問題点〕

以上の説明のように従来の画像拡大処理回路はそれを構
成する各回路が独立、且つ時間的に直列に処理を実行す
るので、原画像が精密になるごとにより、構成画素数が
増加するに伴い、処理時間が膨大になりその短縮が要求
されている。

〔問題点を解決するための手段〕

以上のような従来の画像拡大処理回路の問題点を解決す
る手段として、本発明においては第１図にその原理を示
す画像拡大処理回路を使用した。

画像は記憶装置２に画素の集合として記憶される。且つ
、記憶装置２は拡大処理される原画像を記憶する領域と
拡大処理済の画像を記憶する領域を持つ。

記憶装置２の各領域の画像は表示装置３により画素単位
で順次読み出され、ＣＲＴ画面に表示されろ。

画像拡大処理回路１は記憶装置２の原画像領域より、処
理対象画素の隣接周辺を含む３×３のウィンドにより９
個の画素単位で、順次ウィンドを移動しつつ読み出す。

画像拡大処理回路１内には単純拡大回路４、輝度決定回
路５、レベル変換回路６がパイプライン方式により接続
され、ウィンド単位で画素の処理を実行する。処理の完
了した画素は、記憶装置２の処理済画像領域に順次書き
こまれる。

〔作用〕

画像拡大処理回路１ば画素をウィンド単位で、パイプラ
イン方式により処理することにより、高速処理が実現出
来る。

（実施例〕 第２図に本発明による画像拡大処理回路の実施例を示す
。画像拡大処理装置１は記憶装置２の原画像領域２３よ
り、処理対象となる画素を中心とする隣接画素９個を含
む３×３の領域をウィンドとして同時に読み出して処理
する。

第３図により画像拡大処理の実行の順序を説明する。第
３図（八）は原画像から、処理対象になる画像をつ・イ
ンドにより抽出する方法である。ごれから処理される画
素を■とすると、その隣接画素■〜■を含む３×３の、
点線により囲んだ領域をウィンドとする。画像拡大処理
回路１は図示してないアドレス回路により記憶装置２内
の原画像領域２３をこのようなウィンドで順次走査して
読みだして単純拡大処理回路４０のハンファ記１．ａ回
路４Ｉに読み込む。ウィン１−は１画素の処理が完了す
ると１画素だけ右、或いは左に移動するので実際には１
回に９個の画素を読み込む必要は無く、第３図（Ａ）の
■を処理すると、次は例えば■を処理するので、次には
■、■、■の各画素の右隣の画素３個を読みだせば良く
、これをバッファ記憶回路４１に画素■を中心として再
配列すればよい。これは簡単なシフト走査で実行可能で
ある。

バッファ記憶回路４１に記憶されたウィンドは単純拡大
回路４０によりウィンドのサイズがｍ×ｎ倍され、拡大
バッファ記憶回路５１に記憶される。第３図（八）から
（Ｂ）に示す例は２×２倍する場合の例である。実用上
は拡大バッファ記憶回路５１には周囲の画素■〜■は各
１個あれば以下に説明する輝度決定演算が実行可能なの
で、このように各々ｒｒｌＸｎ個記憶しなくてもよい。

次の輝度決定処理回路５０では画素■を拡大したｍ×ｎ
個のウィンド内の画素の各々の輝度を隣接する画素■〜
■との関係により決定する。これは要するに隣接画素と
の加重平均をとることに相当する演算で、種々の方法が
あるがここではその１例を上げておく。

原画像における各画素の輝度を■〜■で示し、演算結果
を■。〜■３で示す。

■。−４×■ ■、−２×■＋２×■ ■２−２×■＋２×■ ■３−■＋■＋■−ト■ この演算の結果は輝度決定バッファ回路６１に第３図（
Ｃ）のように書き込まれる。この操作はウィンドの移動
に伴って順次行われるが、ここで実行される演算は定数
の積算と、加算の繰り返しである。

ここで完成した輝度決定バッファ回路６１の内容の輝度
は全てｍ×ｎ倍されているが、ごれは演算の途中で下の
桁を切り捨てると精度が低下するのでこれを防止するた
めの手段である。

次のレベル変換処理回路６０では上記のようにｍ×０倍
された輝度を補正する操作として、輝度決定バッファ６
１内の画素を、１画素毎に順次読み出してｍＸｎで除算
を行い、正常値に戻して拡大画像領域２４に書き込む。

拡大画像領域２４、または原画像領域２３は操作者の選
択により表示制御装置３八により読み出され、ＴＶ走査
によりＣＲＴ表示装置３Ｂに表示される。

以上の動作は全てタイミング信号発生回路７０よりのパ
ンファセット信号７１、処理クロック７２により実行す
る。バッファセント信号７１は°各処理回路の人カバソ
ファ４１．５１．６１に入力データをセットするパルス
で、処理クロック７２は各処理回路の内部の演算を実行
するためのクロックで、パンファセット信号７１の４〜
１６倍の早さを持たせる。こうすることにより原画像ｆ
Ｊｎ域２３より読みだされたウィンドは次々に処理され
、拡大画像領域２４に拡大画像として完成する。

この回路ではバッファ回路はウィンドの分丈持てばよく
、全て小容星の高速記憶回路が使用出来るので、演算の
単純さと併せてパイプライン方式の好適な適用例と言え
る。

〔発明の効果〕

本発明の実施により画像記ｔα装置の内容を拡大処理す
る演算を高速で実行する手段の実現が可能となった。

【図面の簡単な説明】

第１図は本発明による画像拡大処理回路の原理図、 第２図は本発明による画像拡大処理回路の実施例、 第３図は画像拡大処理の実行順序、 第４図は従来例による画像拡大処理回路を示す。 図において、 ■は画像拡大処理回路、 ２は記憶装置・ ３は表示装置、 ４は単純拡大回路、 ５は輝度決定回路、 ６はレヘル変換回路、 ４１．５１Ｊ１はバッファ記憶回路、 ７０はタイミング信号発生回路、 ７Ｉはバッファセント信号、 ７２は処理クロックである。

Claims (1)

1. 【特許請求の範囲】 多値の輝度を有する複数の画素の集合よりなる画像を記
   憶する記憶装置（２）と、 該記憶装置（２）に記憶される該画像をＣＲＴ画面に表
   示する表示装置（３）と、 該記憶装置（２）内の該画像を、画素単位で演算処理す
   ることにより該画像の変更、修正、拡大等を実行する画
   像拡大処理回路（１）よりなる画像処理システムにおい
   て、 該画像処理回路（１）は画像をｍ×ｎ倍に拡大する単純
   拡大回路（４）と、 拡大された画像の各画素、およびその周辺の画素の輝度
   に積和演算を施して画素の輝度を決定する輝度決定回路
   （５）と、 輝度を決定した画素に定数の積算を施すレベル変換回路
   （６）の従続接続より構成され、 該画像処理回路（１）内の画素の処理は、原画像の画素
   集合より３×３のサイズで切り出したウインドを単位と
   して実行され、 上記３個の回路はパイプライン方式で動作をすることを
   特徴とする画像拡大処理回路。