JPS6324184A - 地震探査装置の試験方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は地震探査装置を試験する方法および装置に関す
る。第１の観点からみると、本発明は複数個の遠隔ジオ
フオン（ｇｅｏｐｈｏｎｅ　）監視装置が２方向無線周
波数（ＲＦ＞リンクにより中央制御記録局に結合されて
いる地震探査装置に関係する。

他の観点からみると、本発明は２方向ＲＦリンクを用い
て中央制御記録局に複数個の遠隔・ジオフオン監視装置
の動作状態に関する情報を与え、これにより地震探査装
置の信頼性を増加した地震探査装置の試験に関係する。

さらに他の観点からみると、本発明はエラー検出と検出
したエラーを修正するのに要するデータの再伝送とを用
いて、中央υ１１１１記録局を複数個の遠隔ジオフオン
監視装置に結合する２方向ＲＦリンクにより伝送される
データの信頼性を増加する地震探査装置の試験に関係す
る。

〔発明の背景〕

地球の地質学的地層の地図を作成する地震探査法は、地
震エネルギ源の使用と一般にジオフオンとして参照する
地震検出器のアレイによる地震エネルギの受信を含む。

地上で用いる時には地震エネルギ源は一般に地域中の選
択された格子点に配置されたポーリング孔で電気的に爆
発させられる高爆薬か又は地震動装置に用いるような地
表面へ一連の衝突を与えることが可能なエネルギ源であ
る。爆発又は衝突により地中に発生した音響波は異なっ
た地層境界で反射され、走行してきた地層の長さと特性
に応じた可変時間後に地表に到達する。これら反射音響
波はジオフオンで検出され、このジオフオンは反射音響
波を表示電気信号に変換する。複数個のジオフオンは復
帰音響波を最も有効に検出するように所定の方法で配置
され、大地の地質学的地層に関するデータが得られる音
響波を表わ′Ｔｊ電気信号を発生する。

多くの異なる型式のジオフオンが市販されている。本地
震探査装置ではマーク・プロダクツ社製造のマーク１１
５Ｂジオフオンを使用するのが望ましい。

現在では、各爆発位置毎に４８個以上のジオフオン局を
同時に用いるのが普通である。ジオフオン局は「地震探
査伝播線」と呼ばれる線に一般に配置される。４８チヤ
ネル伝播は通常７から９マイル（１１，２から１４．４
ＫＩ＆）に及ぶ。現在地震探査に用いられている多くの
地震装置では、ジオフオン局は長い多重導線又は同軸ケ
ーブルにより中央記録層に電気的に接続されている。ジ
オフオン局により発生された電気信号はケーブルを介し
て中央記録層へ結合される。

ジオフオン局から中央記録層へ信号を持ってくるために
長いケーブルを使用することには多くの問題があること
はよ（知られている。抵抗損失は極めて大きい、線路は
余分な電気雑音を拾いやすい、ケーブルはジオフオンの
アレイが線形になるようにと促す傾向があり、ジオフオ
ン間隔はケーブル構成により固定される、ケーブルの配
置自体がジＡアングルや湿地や石地では大きなＴＪ業で
ある、ケーブルは動物と共に人間による攻撃を受ける、
ケーブルは水の浸透や機械的損１０を受ける、ケーブル
は高価で、修理や維持、遠隔地での予備部品を必要とす
る。

多くのものの中でも、長いケーブルの使用を削除した改
良された地質学的地震探査装置を開発しようという多く
の試みがあった。最も一般的な試みは前に用いられてい
た良いケーブルに置換わるＲＦリンクの開発であった。

これらの試みの多くは、ジオフオン局で得たデータを中
央記録層へ送信することが可能な無線を尚えた遠隔ジオ
フオン監視装置の使用を中心としている。しかしながら
、地震探査装置に無線通信装置を使用する際には多くの
問題があった。生じた主要な問題は、中央記録層で受信
したデータの信頼性の不足である。雑音条件下ではデー
タは送信中に失われ、データが誤って受信されると中央
記録層で記録されるデータには許容不能なエラー率のエ
ラーが生じる。又ｊｊ！ｉ音条件下では、地震エネルギ
源による爆発時間が不確かであり、従って地震データの
劣化が生じる。

複数個の遠隔ジオフオン監視′装置と中央記録装置との
間のＲＦリンクの使用で生じたこれらの問題を補正する
努力において、多くの最近の装置は遠隔ジオフオン監視
装置に記録装置を用いている。

遠隔ジオ−フオン監視装置は中央制ηｒ＋装置と遠隔ジ
オフオン監視装置との間の一方向ＲＦ通信リンクを介し
て制御される。ジオフオンが受信したデータは遠隔ジオ
フオン監視装置によりディジタル・データに変換され、
遠隔ジオフオン監視装置の一部である記録装置で記録さ
れる。調査が完了した後、記録装置を単に拾い集め、中
央部所へ運送する。

記録装置と一方向ＲＦ通信リンクの使用は遠隔ジオフオ
ン監視装置から中央記録装置へのデータ伝送の問題を除
いたが、地震探査装置には望ましくない別の問題を生じ
た。このような装置に固有の主要な問題（よ、遠隔ジオ
フオン監視装置が作動しているかどうか操作員が決定で
きる手段がないことであり、又調査が完了するまで得ら
れたデータが利用できないため地震探査装置が作動して
いるかどうか操作員が決定できる手段がないことである
。遠隔ジオフオン監視装置が動作していない場合、又は
特定のジオフオンの組が動作していない場合、又は遠隔
ジオ−〕Ａン監視装置の記録装置が動作していない場合
には装置の不完全性は時間の損失、従って経済的な損失
を導く。他の副装置の欠陥も又データの損失につながる
。調査中には操作員にとって何らのデータも利用できな
いため、このデータの損失又は装置の不動作は調査中に
決定できない。従って、遠隔ジオフォ゛ン監視装四を制
御する一方向ＲＦリンクの使用によりケーブルの使用に
固有の問題を克服したとしても、装置の信頼性は大きく
減少している。

〔発明の目的〕

従って本発明の目的は、複数個の遠隔ジオフォーン監視
装置が２方向ＲＦリンクにより中央記録制御局に結合さ
れている地震探査装置の試験方沫及び装置を提供するこ
とである。本発明の他の目的は、２方向ＲＦリンクを用
いて中央記録制御局に複数個の遠隔ジオフオン監視装置
の動作状態に関する情報を与えて地震探査装置の信頼性
を増大するようにした地震探査装置の試験方法及び装置
を提供することである。本発明のさらに他の目的は、中
央記録局を複数個の遠隔ジオフオン監視装置に接続する
２方向ＲＦリンクにより、エラー検出と検出したエラー
を補正するのに必要なデータの再伝送を用いて伝送デー
タの信頼性を増大したｌｔ！１震探査装置の試験方法及
び装置を提供することである。

〔発明の概要〕

本発明によると、地中を走行する音響波を発生する地震
エネルギ源と、１個以上のジオフオン局に対して各々が
相対的に近接位置に配置されている複数個のジオフオン
監？！ＡＶ装置とを含む地震探査装置の試験方法及び装
置が提供される。各ジオフオン局は短い導線により関連
する遠隔ジオフオン監視装置と接続されているため、ジ
オフオン局のジオフオンにより発生した電気信号はジオ
フオン局からＩＮｌ達する遠隔ジオフオン監視装置へ転
送される。遠隔ジオフオン監視装置は又地震エネルギ源
をシリ御するためにも使用される。

中央記録制御局置は２方向ＲＦリンクにより地震エネル
ギ源を制御する遠隔ジオフオン監視装置を含む複数個の
遠隔ジオフオン監視Ｍｎとリンクされる。地震探査装置
の制御は中央記録制御装置装置から開始され、又地ＩＩ
査の間に得られたデータは中央記録制御装置で処理する
ために記録される。

地震エネルギ源からの各爆発又は衝突の前に、中央記録
制御装置は特定の爆発を記録するために用いられる遠隔
ジオフオン監視装置のみに間合ぜをし、遠隔ジオフオン
監視装置が動作していて記録用に使用できるかどうかを
決定する。各遠隔ジオフオン監視装置は特定のアドレス
を有する。中央記録ｉ、ＩＩ　ｍ局によりアドレスされ
ると、遠隔ジオフオン監視装置は自己試験を実施し、自
己試験の結果を中央記録ｖＩ　ｗＪ局に伝信する。特定
の爆発又は衝突からの地震データを記録するのに用いら
れる全ての遠隔ジオフオン監視装置が試験されるまで各
遠隔ジオフオン監視装置をこの方法で試験する。何らか
の遠隔ジオフオン監視装置が自己試験に合格せず、この
遠隔ジオフオン監視装置が動作していないことを示した
場合、遠隔ジオフオン監視装置が動作状態に置かれるま
で、又は動作可能な遠隔ジオフオン監視装置と置換えら
れるまで地震エネルギ源の作動は延期される。

特定の爆発又は衝突の記録に使用される遠隔ジオフオン
監視装置の全ての動作性を設定した後、中央記録制御ｊ
ｉＩ局から地震エネルギ源を制御している遠隔ジオフオ
ン監視装置へ点火指令が発せられる。点火指令に応答し
て地震エネルギ源が作動され、エネルギが地中へ与えら
れる。

反射されたエネルギはジオフオン局で検出され。

電気信号に変換され、遠隔ジオフオン監視装置へ送信さ
れ、ここで地震データはディジタル形式でメモリに記録
される。

複数個の遠隔ジオフオン監視装置のメモリにデータが記
憶された後、第１の遠隔ジオフオン監視装置が中央記録
υｊ御局によりアドレスされてメモリに記憶したデータ
を中央記録制御局へ送信するよう指令される。データは
遠隔ジオフオン監視装置メモリから検索され、ＲＦリン
クを介して中央記録制御局へ送信される。エラー検出を
用いて中央記録制御局で受信したデータが正当であるこ
とをｌ［する。エラー率が受容できない場合には中央記
録制御局は遠隔ジオフオン監視装置にデータを再送信す
るよう指令する。再送信データを用いて第１送信のエラ
ーデータと置換え、第１の遠隔ジオフオン監視装置から
送信された地震データのエラー率が許容可能となるまで
この処理を続行する。第１の遠隔ジオフオン監視装置か
ら許容データを受信し中央記録制御局で記録した後、第
１の遠隔ジオフオン監視装置に対して上述したのと同様
に残りの複数個の遠隔ジオフオン監′ＰＡ装置からデー
タを検索する。ある爆発又は衝突からの全てのデータを
中央記録制御局で記録した後、所要域の地震調査が完了
するまで前述の段階で記述した処理が繰返される。必要
に応じて伝播形態を変更するため異なる遠隔ジオフオン
監視装置を使用してもよい。

本発明の他の目的と利点は図面の簡単な説明と共に本発
明の詳細な説明及び添付した特許請求の範囲から明らか
である。

〔発明の実施例〕

実施例の全体的構成 本発明に係る試験装置を含む地震探査装置の一実施例の
全体的構成を説明する。

図面、特に第１図を参照すると、ジオフオン伝播線の一
部が図示されている。ジオフオン局１３ａ−ｄ、１４ａ
−ｄ、１５ａ−ｄ、１７ａ−ｄ。

１９ａ−ｄは最大の雑音消去と最大の信号分解能が得ら
れるように所定の方法で配置した複数個の個々のジオフ
オン・センサから構成される。複数個の遠隔ジオフオン
監視装置（以後ＲＴＬＪと呼ぶ）１”１ａ−ｅの各々は
各ジオフオン局の群と関係している。本望ましい実施例
では、各δＹは４ｇＩのジオフオン局から成る。各ＲＴ
Ｕ１１ａ−ｆ’には無線アンテンと関連送信器が装面さ
れている。

ＲＴＵｌｌｆと関連するジオフオン局１８を有する爆発
点２０は地震エネルギを地中へ与えるために用いる。本
望ましい実施例では、爆発点２０は爆発穴に配置した爆
薬であるが、必要に応じて他の型式の地震エネルギ源を
用いてもよい。地震探査装置の動作は自動車２４に便宜
上配置されｌζ中央記録制御装置（以後ＣＲ３と叶ぶ）
２３の使用により制御される。ＣＢ５２３もアンテヅと
関係する受信器を有する。ＣＲ８２３は携帯可能に設計
され、ヘリコプタ−、ボー］・又は任意の所望の構造体
のような他の施設に配置してもよい。

便宜上ジオフオン伝播線の一部のみを第１図に示しであ
る。４８のジオフオン局を有する一般的なジオフオン伝
播線を用いる場合、本発明の望ましい実施例では１２個
のＲＴＵを用いて４８ジオフオン局を監視し、４ジオフ
オン局の出ノ〕が各ＲＴＵに送られる。爆破点を制御す
るため第１３番目のＲＴＵが必要で、必要に応じて他の
２つのジオフオン局を監視するために利用できる。現代
地震技術では、数百のジオフオン局が１本の長く延びた
線上に、又は２本以上の実質的な並行線上に配置される
。必要に応じて、追加ジオフオンを横断線区に配置でき
る。各爆発を監視するために４８ジオフオン局のみを用
いる場合、この特定の爆発を監視するために用いる４８
ジオフオン局に関係する１２のＲＴＵ及び爆発点と関係
するＲＴＵのみがトラック２４に配置したＣＲ８２３に
より作動される。第１爆発が点火され、地震データが自
動車２４に配置したＣＲ８２３に記録される。次いで次
の爆発を記録づるため異なる組のＲＴＵが作動される。

地震調査が完了するまでこの処理が続行される。自動車
２４は容易に移動して、特定の爆発を監視するために用
いるＲ　Ｔ　Ｕの範囲内にとどまれる。

複数個のジオフオン伝播線を用いる場合、ある爆発を点
火して第１伝播線に対して結果を記録し、第１伝播線に
対して第２１発を用意している間に第１爆発を第２伝播
線に対して点火し結果をトラック２４に配置したＣＲ８
２３で記録できる。このようにして地震探査装置の使用
を強化できる。

第１図に図示したように、本発明の装置は地域が相当変
化する場合に特に利用できる。ＣＲ８２３と複数個のＲ
ＴＵｌ　１　ａ−ｆとの間のＲＦトラック使用は、これ
により道路、大陥没、山岳地帯、川、ジャングル又は他
の同様な地帯上にケーブルを配置することなく変化する
地域が調査できる手段を与える。個々のジオフオン局及
び関係するＲＴＬＩは第１図に図示するように設置され
、ＣＲ８２３は都合のよい場所へ移動して地震探査装置
を監視制御できる。

全ての操作は自動車２４に配置したＣＲ８２３により開
始される。地震データを集めるため爆薬に点火したい時
、その展開の間使用され、かつ点火される特定の爆発を
監視するために用いられるジオフオンと関係するＲＴＵ
をＣＲ８２３はＡンにする。次いでＣＲ３２３はこれら
ＲＴＵの各々にＲＴＵが動作しているかどうかを定める
ため間合せる。ＲＴＵのどれかが動作していないことが
見出されると、爆薬を点火するまえにＲＴＵは補修され
るか又は取換えられる。選択した全てのＲＴＵが動作し
ている場合、ＣＲ８２３は地震エネルギ源２０をゐ１Ｉ
ｔｉｌしているＲＴＵｌ　１　ｆに点火指令を発する。

点火指令に応答してｆｔＡ薬が点火され、反射エネルギ
がジオフオン局１３ａ−ｄ、１４ａ−ｄ、１５ａ−ｄ、
１７ａ−ｄ１１９ａ−ｃｌにより検出される。ジオフオ
ン局１３ａ−ｄ、１４ａ−ｄ、１５ａ−ｄ、１７ａ−ｄ
、１９ａ−ｄは反射音響波をアナログ電気信号に変換し
、地震データを表わすこれらの電気信号をＲＴＵｌｌａ
−ｅへ送る。アナログ電気信号はサンプルされて、サン
プル値はディジタル・データに変換されてＲＴＵｌｌａ
−ｅの各々のメモリに配憶される。

ＲＴＵｌｌａ−ｅのメモリに地震データを記憶した後、
ＣＲ８２３は最初にＲＴＵｌｌｆに爆薬に点火した時間
を定める問合せをする（アップホール・データ）。ジオ
フオン局１８は「アップホール」データをＲＴＵｌｌｆ
へ与える。この情報を得た後、ＣＲ３２３はＲＴＵｌ　
１　ａ−ｅへの問合せを開始してＲＴＵｌｌａ−ｅのメ
モリに記憶された地震データを得る。ＲＴＵｌｌａが最
初にアドレスされ、指令を受けてＲＴＵｌｌａのメモリ
に記憶された地震データを送信する。この指令に応答し
てＲＴＵ　１１　ａからＣＲ３２３へデータが送信され
る。ＣＲ８２３はこのデータを検査しＲＴＬＪｌｌａか
ら送信されたエラー率が指定限界より大きい場合、ＣＲ
３２３はＲＴＵｌｌａにデータを再送信するよう指令す
る。再送信指令に応答してＲＴＵｌｌａからデータが再
送信され、再び再送信データのエラー・が検査される。

最初の送信の誤りデータの代りに再送信が用いられる。

ＣＲ８２３のメモリに記憶された地震データが許容可能
なエラー率となるまでこの処理が続行する。

ＲＴｔＪｌｌａから地震データを得た後、ＣＲ８２３は
ＲＴＵｌｌａに遮断指令を発し、ＣＲ３２３からの指令
を監視する灘能を除いたＲＴＬＪｌｌａの全てのＩＪを
遮断して電池電力を保存する。

次いでＣＲ８２３はＲＴＵｌｌｂのメモリに記憶された
地震データを送信するようＲＴＵｌｌｂに指令する。Ｒ
ＴＵｌｌａに対して上述した方法でＲＴＵｊｌｂから地
震データが得られ、点火した特定の爆発からの地震デー
タを記録するのに使用された全てのＲＴＵからデータを
得られるまでこの処理が続行される。

特定の爆発からの全ての地震データをＣＲ８２３のメモ
リに記憶した後、第２粗目の地震データを得るため第２
の爆薬が点火される。爆発点２０は移動され、爆発を記
録するために用いられた同一のＲＴＵ又は異なるＲＴＵ
を用いて爆発を記録する。実際にジオフオン局又はＲＴ
Ｕを移動させることなくある爆発を記録するために用い
る伝播線を延長するようにＲＴＵｌｌａを遮断し、図示
していないＲＴＩＪ　１１　ＱをＡンにするのが最も酋
通である。この技術は一般に「ロール・アロング（ｒｏ
ｌｌ　ａｌｏｎｇ）転がし」と呼ばれている。

前の段落で記述した処理が第２の爆発に対しても繰返さ
れ、地震調査が完了するまで任意の回数の以後の爆発に
対しても繰返される。ＣＲ８２３のメモリに記憶された
地震データは地震データが解釈出来る中央処理施設へ運
送されるか又は持つていかれる。

第１図に図示した本発明の地震探査装置は、長いケーブ
ルを張りめぐらす必要性を避けつつ中央位置での地震デ
ータの編集を容易にする信頼できる２方向ＲＦリンクを
提供する利点を有する。エラー検出技術を用いて２方向
ＲＦリンクの信頼性を増大し、装置状態検査を用いて地
震探査装置の信頼性を増加しかつ地震調査の間地震探査
装置が動作していることを保証する。ＲＴＵｌｌａ−ｅ
から得られ、ＣＲ３２３に送信されるデータは、地震デ
ータを処理することなく装置が動作しているかどうかを
操作員が決定できるようにＣＲ８２３に表示される。又
装置の一部が不良動作している場合にこれを指示する警
報がＣＲ８２３に設けられ、従って直ちに救済処置がと
られる。

実施例の詳細な説明 本発明に係る試験装置を含む地震探査装置は第１図に最
も一般的に図示され記述されているが以下に本発明に係
る試験装置を含む地震探査装置の好適実施例のより詳細
な説明を行う。地震探査装置の詳細な説明は単一のＲＴ
ＵｌｌａとＣＲ３２３に関して記述されている。地震エ
ネルギ源２０の制御も詳細に記述されている。

第１図に図示したＣＲ３２３は第２ａ図にブロック線図
形式で図示されている。第１図に図示したＲＴＵｌｌａ
は第２ｂ図にブロック線図形式で図示されている。第１
図で爆発点２０とジオフオン局１８を制御するものとし
て図示されているＲＴＩＪｌｌｆはＲＴＵ　１１　ａと
同一に出来ることに注意されたい。従って第２ｂ図はジ
オフオン局の監視のみならず、エネルギを地中へ与える
ために用いる地震エネルギ源の制御の配達にも使用でき
る。第２ａ図と第２ｂ図は本発明の地震探査装置の完全
な図解をブロック線図形式で表わす。以下の説明では、
第２ａ図及び第２ｂ図に図示した本発明の地震探査装置
は一体の装置としてン達され、従って第２ａ図と第２ｂ
図は以下の説明を通して交互に参照される。

第２ａ図及び第２ｂ図を参照ザると、地震探査装置は第
２ａ図に図示したＣＲ５に配置されるコンピュータ装置
５１の制御下にある。操作員は操作員制御表示パネル４
１からコンピュータ装置５１へ情報を入力する。、装首
肋作が操作員制御表示パネル４１から開始される。地震
調査を開始するため、第２ａ図に図示しであるＣＲ８が
最初ｆｄ　′ｙＡされる。次いで操作員は第２ｂ図に図
示したＲＴＵを所要位置へ運搬する。ＲＴＵを配置する
操作員はＣＲ３の操作員と送受器コネクタ１０２により
通信できる。

第２ｂ図に図示したＲＴＵを所要位置へ配置した後、第
２ａ図に図示したＣＲ８の操作員はＲＴＵに番号を割当
て、各ＲＴＵに４個の局番を割当てる。ＲＴＵ番号と４
個の局番はコンピュータ装置５１のメモリに記憶される
。ＣＲ３の操作員が特定のＲＴＵと通信したい時にはＲ
ＴＵの番号をコンピュータ装置５１に入力し、コンピュ
ータ装置５１は通信を設定したいＲＴＵに正しいアドレ
スを発する。

局番がコンピュータ装置５１に入力されると、コンピュ
ータ装置５１はＲＴＵなどの装置が正常状態にあること
を試験する正常試験と呼ばれる試験の指令を自動的に発
する。正常試験はコンピュータ・バス５６に接続されて
いるバス５４を介して指令フォーマツタ５２八入力され
る。コンピュータ・バス５６はコンピュータ装置５１か
らコンピュータ対コンピュータ・インターフェース５８
に延びる。正常試験指令は指令フォーマツタ５２により
並列データから直列データへ変換され、信号線路６１を
介してＲＦ送信器５９へ入力される。

送受信（ｔ／ｒ）スイッチ６３が送信部に配置され、正
常試験指令はＲＦ送信器５９によりアンテナ６４を介し
て第２ｂ図に図示したＲＴＵへ送信される。正常試験指
令はアンテナ１０４で受信され、ｔ／ｒスイッチ１０７
を介してＲＦ受信器１０６に渡される。ｔ／ｒスイッチ
１０７は通常受信モードにある。正常試験指令警よＲＦ
受信器１０６から信号線１０９を介してＲＦゼインーフ
ェース１０８へ送られる。ＲＦゼインーフェース１０８
から、コンピュータ・バス１１５に接続されているバス
１１３を介してコンピュータ装置１１１へ正常試験指令
が入力される。

正常試験指令に応答して、コンピュータ装置１１１はＲ
ＴＵの多くの試験を実施する。ジオフオン・コネクタ１
２１，１２２を介してｌ”（ＴｔＪに接続された４個の
ジオフオン局は連続性、応答、漏れの検査を受ける。基
本性能試験がジオフオンとＲＴＵに実施され、全ての電
源電圧を検査してＲＴＵの動作に十分な電力があること
を保証する。

試験インターフェース２０１と較正カード２１１が正常
試験に用いられる必要な電圧レベルと制御信号を与える
。試験インターフェース２０１ど較正カード２１１は基
本的にはコンピュータ装置１１１のインターフェースと
して動作し、コンピュータ装置１１１が正常試験の実行
を制御することを可能にする。

正常試験の間に得られたデータはアナログ・ディジタル
（Ａ／Ｄ）変換装置１４１と関係するマルチプレクサに
送られる。このアナログ・データはサンプルされ、サン
プルが保持されてアブログからディジタル形式へ変換さ
れる。生成したデイジタル・データはメモリ装置１２５
へ記憶される。

正常試験の間にＲＴ’　Ｕの温度が検査される。

ＲＴＵは一２０℃から＋７０℃で動作するように設計さ
れている。温度センサ１４８はＲＴＵＩ７）温度を表わ
す信号１４９をＡ／Ｄ変換装置１４１と関係するマルチ
プレクサへ送る。信号１４９はＲＴ　Ｕの温度指示を与
え、従ってＲＴｔＪ′ｆＡ度が設計限界内にあるかどう
かをＣＲ８の操作員が決定可能どなる。

電源とレギュレータ１８６から供給される電池電圧は△
／Ｄ変換装置１４１と関係するマルチプレクサに入力と
して与えられる。これらの信号は第２ｂ図に図示され、
信号１８８−１９９として記載されている。信号１８８
−１９９の電圧レベルは電源及びレギュレータ１８６の
詳細な説明とＩＩＩ連して以下により詳細に記載されて
いる。この試験はＣＲ３の操作臼にＲＴＵへの１．ｆｆ
源の利用度に関する情報を与える。

Ａ／Ｄ変換装置１４１ち正常試験手順の間に較正される
。一連の入力端子が較正カード２１１により信号２０３
を介してＡ／Ｄ変換装置１４１へ送られてＡ／Ｄ変換装
置の応答の線形性を検査する。△／Ｄ変換装置１４１の
応答はメモリに記憶され、Ａ／Ｄ変換が較正されていな
いことを試験が示している場合にこれによりＡ／Ｄ変換
装置１４１が較正される手段を与える。利得レンジ増幅
器装置１７１と関係するマルチプレクサに与えられる信
号２０５を較正カード２１１から与えることにより利得
レンジ増幅器装置１７１を較正する。

信号２０５は利得レンジ増幅器装置１７１への全スケー
ル入力の百分率を表わ寸。利（５ルンジ増幅器装置１７
１は信号２０５を各段で増幅し、これらの増幅信号は信
号＄１１７５を介して△／Ｄ変換装置１４１と関係する
マルチプレクサへ与えられる。この試験データはディジ
タル形式に変換、記憶され、以後ＲＴＵのデータ入手の
間利得レンジ増幅器装置１７１を較正するために用いら
れる。

漏れ試験、３！ｖ続性試験、浮Ｔｉ試験がジオフオン装
置に課される。これらの試験はジオフオン装置の動作性
に関する情報を操作頁に与える。

コンピュータ装置５１が正常試験指令を発した後、ＲＴ
　Ｕが正常試験を完了するのに十分な時間が与えられる
。消費時間長はバス６６を介してコンピュータ・バス５
６へ接続されているＣＲＳカウントダウン６５により決
定される。ＲＴＵが正常試験を完了したことをＣＲＳカ
ウントダウン６５が指示した後、コンピュータ装置５１
はＲＴ　Ｕに試験データ送信を指令する。この指令は前
に正常試験指令に対して記）ホしたのと同様に指令フォ
ーマツタ５２、ＲＦ送信器５９へ、従ってＲＴＵのＲＦ
受信器１０６へと転送される。データ送信の指令に応答
して、コンピュータ装置１１１はメモリａｉｌｌ　１１
１部１２４を介してメモリ装置１２５から正常試験デー
タを検索し、正常試験データはＲＦインターフェース１
０８へ送られる。正常試験データは並列から直列形式へ
変換され、ＲＦインターフェース１０８から信号線１２
６を介しＴＲＦ送信器１２７へ送られる。ｔ／ｒスイッ
チ１０７は送信モードにセラ１〜され、正常試験データ
１．１アンテナ１０４によりＲＦ送信鼎１２７からアン
テナ６４へ送信される。従って正常試験データは通常受
信モードにあるｔ／ｒスイッチ６３を介してＲＦ受信器
６８へ送られる。正常試験データは信号線６９を介して
データ・フォーマツタ７１へ送られる。正常試験データ
はデータ・フォーマツタ７１で直列から並列形式に変換
され、このデータ・フォーマツタ７１はＲＴＵからＣＲ
８へ送信されたデータのエラーを検出するためパリティ
検査も行なう。次いで正常試験データは、コンピュータ
・バス７５に接続されているバス７２を介してコンピュ
ータ装置７４へ送られる。コンピュータ・バス７５はコ
ンピュータ７４からコンピュータ対コンピュータ・イン
ターフェース５８まで延びる。

コンピュータ装置７４はＲＴＵから送信された正常試験
データのエラー数のカウントを保持する。

このカウントはコンピュータ・バス７５、コンピュータ
対コンピュータインターフェース５８及びコンピュータ
・バス５６を介して］ンビュータ装首５１へ送られる。

次いでコンピュータ装置５１はＲＴＵから送信された正
常試験データのエラー率が受容再開であるかどうかに関
する決定を下す。

エラー率が受容可能であればコンピュータ装置５１は確
認指令をＲＴＵに送り、ＲＴＵは電池電力を保存するた
めＣＲ８からの指令を監視する機能への電力を除いた全
ての電力を遮断する。エラー率が受容可能でない時には
コンピュータ装置５１は確認指令を送らないで再送信指
令を送る。再送信指令に応答して、ＲＴＵは再び正常試
験データを送信する。上述したのと同じ方法で再送信さ
れた正常試験データに対してフォーマツタ７１によりパ
リティ検査が実行される。コンピュータ装置７４のメモ
リに記憶されている最初に送信された正常試験データ中
の誤りデータ・ブロックに対して再送信された正常試験
データ中の正しいデータ・ブロックが置換えられ、この
ようにしてエラー率が減少していく。

ＲＴＵから送信されたデータのエラーを検出してエラー
率が受容できないデータの再送信を指令する能力を用い
てＲＴＵをＣＲ３に接続するＲＦリンクの信頼性を増大
する。前述したように、ＲＦリンクの信頼性の欠除は従
来技術の装置の小人な問題であり、正常試験データのエ
ラー検出と再送信の使用は、ＣＲ３とＲＴＵとの間のＲ
Ｆリンクの信頼性が増大したという点で従来技術に対す
る改良を提供する本発明の主要な特徴の一つである。

最初に送信された正常試験データと再送信正常試験デー
タの編集されたものである新たな正常試験データのエラ
ー・カウントが再び検査されて、エラー率が受容可能で
あるかどうかｖｌｍされる。

エラー率が受容可能な場合、確認指令がコンピュータ装
置５１からＲＴＵへ送られ、ＲＴＵは電力を遮断する。

エラー率が再び受容可能でない場合には、再送信指令が
発せられ、ＲＴＵから受容可能なデータが得られるまで
、又はデータ中にいくらかのエラーが依然として存在す
るとしても操作員がデータは受容可能であると決定する
までこの処理が続行される。

全てのＲＴＵ及びジオフオン局が配置されるまで上記段
階にＲ説した処理が続行される。全てのＲＴＵを配置し
た後、操作員は特定の爆発を監視するために用いるＲＴ
ＬＩを選択することにより、又特定の爆発点を選択する
ことにより特定の伝播線形状を設定する。伝播線形状を
設定した後、操作員は操作員制御表示パネル４１から第
２正常試験を実施する。第２正常試験指令は信号線４４
を介してスイッチ及び表示インターフェース４３へ、従
ってコンピュータ・バス５６へ接続されているバス４６
を介してコンピュータ装置５１へ送られる。操作員ｔ、
ＩＩ　１１１表示パネル４１からの第２正常試験指令に
応答してコンピュータ装置５１は特定の伝播線形状の一
部として選択された全てのＲＴ　Ｕをアドレスし、選択
された全てのＲ１”　Ｕに正常試験指令を送る。この指
令は前述と同様にＲＴＵに送信され、全てのＲＴＵが同
時に上述した同一の正常試験を実施する。ＲＴＵが正常
試験を完了する時間が経過した後、コンビ１−夕装置５
１は選択した伝播形状のＲＴＵを連続的にアドレスして
前述と同様に正常試験データを得る。特定の伝播形状の
全てのＲＴＵが動作していることを選択されたＲＴＵの
全てからの正常試験データが示している場合、コンピュ
ータ装置５１は装置が動作していることを操作員制御表
示パネル４１を介して操作員に知らせる。操作員には又
ＲＴＵの異常動作も知らせられ、従って地震調査を開始
する前に装置全体の動作性が保証れる。本発明を実施し
た地震探査装置の信頼性を大きく増大したこれが本発明
の第２の特徴である。

特定の伝播線のＲＴＵに対する正常試験を行なった後、
地震探査装置は爆薬に点火し、爆発からのデータを記録
する用意が整う。爆薬に点火する用意において、操作員
はまず爆発点を制御するＲＴＵに対して試験を行ない、
爆発点が所要のＲＴｔＪに接続されていることを検証し
、又爆発点が所要位置にあることを検ｆｆ１Ｅ　７Ｊる
。爆発点ＲＴＵに対する試験実行指令は、正常試験指令
に対し−Ｃ上述した方法でコンピュータ装？１５１によ
り爆発点ＲＴＵへ送信される。爆発点ＲＴ　Ｕの試験デ
ータは又上述の方法でＣＲ８へ送り返される。試験デー
タは爆発点位置が正確であることをコンピュータ装置５
１へ告げる。爆発点はジオフオン・コネクタ１２１又は
１２２の入力の一方に接続されている。爆発点はＲＦ送
信器１２７とＲＦ受信器１０６に接続されている信号線
１３１．１３２を介してアドレスされる。データはジオ
フオン局からの正常試験データに対して上述したのと同
様に爆発点ＲＴＵからＡ／Ｄ変換装置１４１へ送られる
。

爆発点に接続したＲＴＵの試験が完了し、試験結果がコ
ンピュータ装置５１により検証された後、コンピュータ
装置５１は特定の伝播線形状の全てのＲＴＬＩに対して
爆発用意指令を自動的に送信する。爆発用意指令は全て
の選択されたＲＴＵに対して電源を入れてデータ受信の
用意をするよう指令する。爆発用意指令がＲＴＵに送ら
れるのと同時に、コンピュータ装置５１はコンピュータ
装置７４にデータ受信の用意を指令する。コンピュータ
装置Ｔ４はデータ・フォーマツタ７１にデータ受信の用
意を指令する。ＲＴＵのデータ受信の用意が整つｌζ後
、爆発指令がコンピュータ装置５１から発せられ、爆発
指令に応答して爆薬に点火される。コンピュータ装置５
１から爆発指令が送信された後一定時間遅延で全ての選
択されたＲＴＵはデータ収集をｇ１１始する。

ジオフオン局で検出した地震データはアナログ電気信号
に変換され、４個のジオフオン局からジオフオン・コネ
クタ１２１，１２２と信号線１３６−１３９を介して前
置則幅器装置１３５の４藺のチャネルに送信される。ア
ナログ地震データは前置増幅器１３５により６４の係数
だけ増幅され、信号線１４３−１４６を介してノツチ・
フィルタ１５１のマルチプレクサ入力へ送られる。地震
データはノツチ・フィルタ１５１で多重化されず、ノツ
チ・フィルタ１５１を介した４　ＵＪの別々なチャネル
のデータとして信号線１５３−１５６を介してエリアス
・フィルタ１６１へ送られる。ノツチ・フィルタは電源
線及び他の６０ｕ　ｚ　Ｂ源から生じる６０）ｌｚ干渉
を減衰させるために用いられる。

エリアス・フィルタ１６１はデータ入手装置のサンプル
機能から生じるエリアス現象を防止するために用いられ
る。エリアス・フィルタ１６１は通信技術では公知であ
り、簡単には低域フィルタと同様である。

地震データはエリアス・フィルタ１６１から利（ｑレン
ジ増幅器装置１７１へ信号線１６２−１６５上を４チヤ
ネルのデータとして与えられる。ディジタル利得レンジ
増幅器装置１７３と組合せた利得レンジ増幅各装置１７
１は４チヤネルの地震データを単一チャネルの地震デー
タに多重化し、Ａ／Ｄ変ｙＪ！装置１４１への全範囲入
力を与えるのに必要なだけこの信号を増幅する。単一チ
ャネルの地震データはサンプルされ、Ａ／Ｄ変換装四１
４１によりアナログからディジタル・データへ変換され
る。このようにして１りられたディジタル・データはバ
ス１７７とバス１７８を介してメモリｔＩ１１１２Ｄ装
置１２４へ送られ、このバス１７７はコンピュータ・バ
ス１１５に接続され、又バス１７８はコンピュータ・バ
ス１１５とメモリｉｌｌ　９０装冒１２４に接続されて
いる。ディジタル利得レンジ増幅器装置１７３もバス１
８１を介してコンピュータ・バス１１５に接続されてい
る。ディジタル利得レンジ増幅器装置１７３とＡ／Ｄ変
換装置１４１を介してメモリ制御装置１２４へ与えられ
る全信号は、アナログ地震データと利に’ｌ　ｌノンジ
増幅器装置１７１により印加された利得世の両方を表わ
すディジタル信号である。この地震データは信号線１８
２を介してメモリυＪＩＩＩ装置１２４がらメモリ１２
５へ与えられ、メモリ１２５に記憶される。

ＲＴＵのデータ入力過程が完了するのに十分な時間が経
過した後、ＣＲＳ　ｉ、を最初に爆発点をえり御してい
るＲＴＵからアップホール及びタイムブレーク情報を得
る。タイムブレークとアップホール情報が指定した装置
限界（本望ましい実施例では１５ミリ秒）内にある場合
、コンピュータ装置５１は特定の伝播線形状のＲＴＩＪ
の７ドレシングを開始する。ＲＴＵはアドレスされ、正
常試験指令の送信とＲＴＵからＣＲ８への正常試験デー
タの送信に対して前述したのと全く同じ方法でデータが
メモリから送られる。前述のようにデータの工ラーが検
査され、コンピュータ装置７４のメモリに記憶される。

データが受容可能なエラー率の場合にはデータはコンピ
ュータ・バス７５と７７を介してコンピュータ装置７４
のメモリから磁気テープ・インターフェース７８へ転送
される。地震データは信号線８１を介して磁気テープ・
インターフェース７８から磁気テープ装置７９へ転送さ
れ、磁気テープ装置の磁気テープに記憶される。

磁気テープ装置７９に必要なヘッダ・データや他の制御
データは信号線８６を介して磁気テープ・パネル・イン
ターフェース８４へ接°続された磁気テープ・パネル８
３から与えられる。磁気テープ・パネル・インターフェ
ース８４はバス８７を介してコンピュータ・バス５６へ
接続される。磁気テープ・パネル８３の指令入力は、コ
ンピュータ・バス５６へ接続されたバス８９を介して磁
気テープ・コントローラ８８へ転送される。磁気テープ
・コントローラ８８は磁気テープ・パネル８３から送ら
れた指令を実施し、信号線９１上を送られてきた指令に
より磁気テープ装置７９と磁気テープ・インターフェー
ス７８とを制御する。磁気テープ・パネル８３からの全
ての指令入力は磁気テープ・コントローラ８８へ転送さ
れる前にコンピュータ装置５１により処理される。ＣＲ
８では、第２ａ図に図示するように、全ての指令はＣＲ
８をυ制御するコンピュータ装置５１により処理される
。

地震データは又バス９４によりコンピュータ・バス７５
に接続されているデータ表示パネル９３で操作員に表示
される。基本的には、データ表示装置は装置が動作して
いるかどうかを操作員が決定できるように地震データを
表示するために使用され、又ＲＦリンクが動作している
ことをｒＸＩ認するためＣＲ３とＲＴＵとの間のＲＦリ
ンクを検査するためにも使用される。データの形式やデ
ータが表示される方法は信号線９６によりデータ表示υ
１６１１パネル・インターフェース９７へ接続されてい
るデータ表示制御パネル９５から制御される。

データ表示制御パネル・インターフェース９７はバス９
８によりコンピュータ・バス７５に接続されている。デ
ータ表示制御パネル９５の指令入力はデータ表示制御パ
ネル・インターフェース９７を介してコンピュータ装置
５１へ転送され、次いでコンピュータ装置５１からデー
タ表示装置９３へ転送される。

自己走査インターフェース３３はバス３５によりコンピ
ュータ・バス５６へ接続され、又信号線３６を介して操
作員制御表示パネル４１へ接続されている。自己走査イ
ンターフェース３３はコンピュータ装置５１から操作員
制御表示パネル４１へ送られる情報のインターフェース
を与える。

Ｏ−ル・アＤング・パネル・インターフェース３７はバ
ス３８を介してコンピュータ・バス５６へ接続されてい
る。ロール・アロング・パネル・インターフェース３７
は信号線３９を介して操作員ｔｉ！Ｊ　ＩＩＩ表示パネ
ル４１へ接続されている。ロール・アロング拳パネル・
インターフェース３７（まコンピュータ装置５１からの
情報を表示するために設けられ、主に特定の伝播線形状
にとのＲＴｔＪが利用可能かの指示を与えて伝播線形状
を設定する際に操作員を助ける。

電源及びレギュレータ装置１８６からＲＴＵに電力が供
給される。電源及びレギュレータ装置１８６は信号線１
８７によりコンピュータ装置１１１からｔｉｌＩＩＩＤ
される。、電源及びレギュレータ装置から利用可能な電
力レベルは電源及びレギュレータ装置１８６の詳細な説
明で以下に詳細に記述されている。

ＣＲ３とＲＴＵとの間の音声通信は操作員制御表示パネ
ル４１に配置された送受画と送受器コネクタ１０２に接
続した送受器から与えられる。音声信号は操作員υ制御
表示パネル４１から信号線５０を介してＲＦ送信器５９
へ与えられる。音声信号はＲＦ受信器６８から信号線６
０を介して操作員＆＋１　ＩＩＩ表示パネル４１へ与え
られる。送受器コネクタ１０２に接続された送受器から
ＲＦ送信器１２７へ及びＲＦ受信器１０６から送受器コ
ネクタ１０２に接続された送受器への音声は信号２方向
信号路を与える信号！１１３１．１３２を介して与えら
れる。

対ＦＢ１Ｍアンテナと呼ばれるアンテナ１１０を用いて
、ＲＴＵが傾いていることを示す信号をＣＲ８へ送信す
る。このような傾斜は風、ＲＴＩＪをけとばす動物、又
は不当な取扱いに起因する。

ＲＴＵが傾いていることを示す信号はＲＦゼインーフェ
ース１０８で発生される。ＲＴｔＪが傾くとアンテナの
不整合を生じ、アンテナ１０４から送信された信号が遠
くまで伝播しなくなること、及びＲＴＵの盗難の可能性
を示すためＲＴＵが傾いた時を知るのは重要である。

第２ａ図に図示したＣＲ８は第２ｂ図に図示したＲＴＵ
との間の通信リンクは、第２ａ図に図示したＲＦ送信器
５９、ＲＦ受信器６８、送受信スイッチ６３及びアンテ
ナ６４と共に第２ｂ図に図示したＲＦ送信器１２７、Ｒ
Ｆ受信器１０６、送受信スイッチ１０７及びアンテナ１
０４により形成されている。アンテナ６４．１０４は通
常八木アンテナと呼ばれる非励振素子アンテナが望まし
い。八木アンテナにより物理的に小寸法で高利得を得る
ことが可能となる。本発明の地震探査装置に用いた八木
の設計は５ｄｂの利得を与える。ＲＦ送信器５９とＲＦ
受信器１０６との間及びＲ「送信器１２７とＲＦ受信器
６８との間の全てのデータ伝送は狭帯域周波数変調を用
いてディジタル的に成される。通信装置はＶＨＦ帯で動
作し、２１６ＨＨｚから２２０Ｈｔｌｚの周波数帯域内
で８±１ワツトの電力レベルで動作することが望ましい
。この周波数と電力レベルで、上記アンテナ利得を用い
ると、本発明の地震探査装置を普通の地域環境下で用い
た時には８から１０マイル（１２，８から１６−）の距
離を表わす１６０ｄｂ路損失以上で十分送信できる。

本発明の地震探査装置で用いた通信装置はＶＨＦ域で動
作するため、無線波は直接波によＶ）伝播する。従って
受信アンテナ１０４と送信アンテナ６４との間の見通し
を保持することが望ましい。しかしながら、下層大気中
で生じる無線の相当量の屈折や曲げにより受信アンテナ
１０４を水平線下に配置し、送信を受信することも可能
である。しかしながら、受信信号の強度が減少し、これ
は大距離と関係すると、又は地域又は天候条件が望まし
くない場合には問題が生じる。ＶＨＦ周波数域の無線波
は又波長と比して寸法が大きい物体により妨害又は反射
される。１ＱＱＨＨｚ以上の周波数のＶ）−ＩＦ周波数
域では、木や建物のような物体が無線波を著しく阻止又
は反射する。

Ｖ）（Ｆ周波数域の無線波の特性のため、本発明の地震
探査装置に用いられる通信装置を注意深く設定して無線
波を阻止又は反射する障害物を避けるよう又可能なら水
平線上通信を避けるようにすることが重要である。この
ようにして、最大信号強度を有する無線波を、本発明の
地震探査装置の信頼性を強化するＲＦ受信器１０６．６
８により受信する。

実施例の各要素の例 本発明に係る試験装置を含む地震探査装置の一実施例を
第２ａ図及び第２ｂ図に示す融能ブロック線図を参照し
て説明したが、以下に第３図乃至第７３図を参照しＣ第
２ａ図及び第２ｂ図の各機能ブロックの好適実施例を説
明する。第２ａ図及び第２ｂ図に図示した機能を実行す
るために多くの異なる回路形状が利用可能である。第３
−７４図に図示した以下の回路は本発明の地震探査装置
の機能を果すのに好ましいものであるが、本発明は第３
−７３図に図示するこれらの特定の回路に限定されるも
のではない。

コンピュータ装置１１１は第２ｂ図に図示したＲＴＵの
心臓部を形成する。コンピュータ装置１１１はモトロー
ラ・セミコンダクタ社製造の６８００マイクロプロセツ
サ装置が望ましい。６８００マイクロプロセツサは十分
に文書化された装置である。６８００マイクロプロセツ
サの完全な説明はマグロ−ヒル社１９７７年出版のジョ
ン・ピー・ビートマンによる「マイクロプロセッサ・基
本設計」の４８１−４９４頁や、ジョン・ウイーリー・
アンド・ザンズ社１９７６年出版のブランコ・スーシエ
クによる「マイクロプロセッサとマイクロコンピュータ
」の２９９−３４０頁に見出される。これらの文献は６
８００マイクロプロセッサ−装置のプログラミングと共
に６８００マイクロブロセツザ装置の実装を議論してい
る。多くの文献がモトローラ・セミコンダクタ社から供
給されている。Ｍ６８００マイクロコンピュータ・シス
テム設計データ（１９７６）やＭ６８００マイクロプロ
セッサ応用マニュアル（１９７６）、Ｍ６８００プログ
ラミング・マニュアル（１９７６）である。

第３図は主に第２ｂ図に図示したＲＦ受信器１０６、Ｒ
Ｆ送信器１２７．ＲＦゼインーフェース１０８を図示す
る。第２ｂ図を参照して記述したように、第３図に図示
したｔ／ｒスイッチ１０７は通常受信モードにある。Ｃ
Ｒ３からの指令は通信アンテナ１０４を介してｔ／ｒス
イッチ１０７からＲＦ受信器１０６へ送られる。ＣＲ３
からの指令は次いで信号線１０９により直列データ・シ
フト・レジスタ２２５、ディジタル位相ロック・クロッ
ク２２７、指令シフト・レジスタ２２９へ与えられる。

ＣＲ８からの各指令は前文、同期バイト、アドレス及び
指令語から構成される。前文は単に指令がＣＲ３から送
られていることをＲＴＩＪに警報するために用いられる
。同期バイトはＣＲ８とＲＴＵとの間の同期を与え、ア
ドレスはＣＲ８によりアドレスされる特定のＲＴＵを識
別する。指令語はどのＲＴＵｌｉ能を実行すべきかをＲ
ＴＵ６８００マイクロプロセッサに知らせる。

ディジタル位相ロック・クロック２２７はＲＦ受信器１
０６により搬送波が検出されたことを検出し、６．２５
ＫＨｚクロック信号２３１を直列データυＪｔ１１部２
３３と直列データ・シフ１−・レジスタ２２５へ与える
。信号２３１により表わされる６、２５ＫＨｚ周波数は
ＣＲ８からの送信のデータ速度に等しい。

直列データはクロック信号２３１に応答して直列データ
・シフト・レジスタ２２５中をシフ（・される。直列デ
ータは信号線２３５により直列データ・シフト・レジス
タ２２５から直列データ監視論理部２３７へ与えられる
。直列データ監視論理部２３７には特定のＲＴＵの固有
アドレスを表わす信号２３９も与えられる。信号２３９
はヌマルチブレクサ２４１への１つの入力としても与え
られる。

制御レジスタ２４４は６８００マイクロプロセツサ・デ
ータ・バス２００に接続される。データをＩＱ　ｕレジ
スタ２４４にロードする６８００マイクロプロセツサか
らの指令である信号２４６は第７図に図示したメモリ位
Ｗｔ＠込１１ｉ１Ｊ御４０９からシ１郊レジスタ２４４
へ与えられる。プラスタυ１＠信号２４０が制御レジス
タ２４４からの出力として供給され、第４図に図示する
ようにＲＦ送信器１２７とＲＦ受信器１０６に与えられ
る。信号２４７は制御レジスタ２４４から直列データ監
視論理２３７への出力として与えられる。信号２４７を
用いてＲＴＵがその特別のアドレスのみならず、ＣＲ８
から全てのＲＴＵのアドレスにも応答することが可能と
なる。

直列データ監視論理２３７を用いてＣＲ３からのアドレ
スがＲＴ、Ｕの固有アドレスと同一であるかどうか決定
する。これは又受信データを同期し、正しい前文が送ら
れでいるかどうか決定するためにも用いられる。ＣＲ８
からのアドレスが正しい場合、直列データ監視論理２３
７は付勢信号２５１を直列データ制御１２３３へ与える
。付勢信号２５１とクロック信号２３１とに応答して、
直列データ制御１２３３はクロック信号２５３を指令シ
フト・レジスタ２２９へ与える。クロック信号２５３は
指令シフト・レジスタ２２９がＣＲ８から指令語をロー
ドすることを可能にする。ＣＲ３からの指令語は指令シ
フト・レジスタ２２９からの信号線２２５を介してマル
チプレクサ２４１へ与えられ、又マルチプレクサ２４１
に接続されでいるバス２００によりマルチプレクサ２４
１から６８００マイクロブロセツザへ与えられる。マル
チプレクサ２４１からデータを読取る指令である信号２
５７は第７図に図示したメモリ位置読取ａｉｌｌ　Ｍ　
４ｏ１からマルチプレクサ２４１へ与えられる。このよ
うにしてＣＲ８からＲＴ　Ｕの６８００マイクロプロセ
ツサへ指令が与えられ、ＲＴＵ６８００マイクロプロセ
ッサはＣＲ３からの指令に応答して特定の機能を実行す
る。

ＲＴＵのクロック信号は発振器及びａｉ＋Ｉ　ｌｉｔ装
置２６１から与えられる。発振器及びａｉ（Ｉ　ＩＩＩ
装置２６１は信号線２６５により１．６ＨＩＩｚ水晶２
６３から１．６ＨＩｌｚ信号が与えられる。ｉ、５８Ｈ
２信号に応答して、発振器及びルリ御装置２６１は８０
０にＨ２信号２６６．４００　Ｋ１１ｚ信号２６７及び
３．１２５にｆｉｚ信号２６９を与える。３．１２５に
ｌｌｌ信号はカウンタ２３０への入力として与えられる
。３．１２５ＫＨｚ信号２６９に応答して、望ましい実
施例ではフェアチャイルド・セミコンダクタ製造のＦ４
０２０　１４段２進カウンタである。カウンタ２３０は
異なる周期を有する複数個の出力を与える。カウンタ２
３０からの信号２７１は６４０マイクロ秒の周期を有し
、ＡＮＤゲート２８１への１つの入力として印加される
。カウンタ２３０からの信号２７３は０．６５８６ミリ
秒の周期を有しＮＡＮＤゲート２８３への第２人力とし
て与えられる。カウンタ２３０からの信号２７４は０．
１６４７ミリ秒の周期を有し、フリップフロップである
デコーダ２８５へのクロック信号として与えられる。カ
ウンタ２３０からの信号２７５は１．３１７２秒の周期
を有し、ＡＮＤゲート２８７への第１人力として与えら
れる。カウンタ２３０からの信号２７６は２．６２秒の
周期を有し、ＡＮＤゲート２８７への第２人力として与
えられる。カウンタ２３０からの信号２７７は５．２４
秒の周ｍを有り、、ＮＯＲゲート２８９への１つの入力
として与えられる。

スイッチング装置２９３からの出力信号２９１はＡＮＤ
ゲート２９５への一方の入力として与えられる。信号１
２９１は抵抗２９７を介して＋５■電源２９６へ結合さ
れる。＋５ｖ電源２９６は抵抗２９９を介してＡＮＤゲ
ート２９５への第２人力として結合される。ＡＮＤゲー
ト２９５からの出力信号３０１はＮＡＮＤゲート２８３
への第３人力として与えられ、又第６図に図示したデー
タ・バス・ドライバへも与えられる。

ＮＡＮＤゲート２８３からの出力信号３０３はフリップ
フロップ２８５のデータ入力へ与えられる。ＡＮＤゲー
ト２８７からの出力信号３０５はフリップフロップ２８
５のセット入力に与えられる。

信号３０８として表わされるフリップフロップ２８５の
Ｑ出力はＮＯＲゲー１−２８９への一方の入力として与
えられ、又ＮＡＮＤゲート３１１への一方の入力として
も与えられる。信号３０９として表わされるフリップフ
ロップ２８５のＱ出力はＡＮＤゲート２８１への第２人
力として与えられ、又インバータ３１２への入力として
も与えられる。ＮＯＲゲート２８９からの出力信号３１
５はＲＦ送信器１２７への一方の入力として供給される
。ＡＮＤゲート２８１からの出力信号はＲＦ送信器１２
７への第２人力として与えられる。

スイッチ２９３を用いてＲＴＵが傾いた場合にＣＲ３に
警報を与える。本発明の地震探査装置で実施されるよう
な無線通信装置では、通信アンテナが正しく整合してい
ることを保証するためＲＴＵが直立していることが重要
である。ＲＴＵを配置した後、動物、風又は他の外力が
ＲＴｔＪを傾けることも可能である。又ハンタや他の人
間がＲＴＵが放棄されていると考えて単純にＲＴＵを拾
い上げて持去ろうとすることも可能である。スイッチ２
９３は、これらの状態が発生した時に、ＣＲ８操作員又
は野外の人間にこの状態を警報して復旧動作をとらせる
ようにする手段を与える。

ＲＴＵが傾いたことを示す警報装置はＲＴＬＪが配置さ
れている限り回路カード保持スイッチ２９３が水平位置
にあるように禁止されている。装置がどちらかの方向べ
少なくとも１５゛傾くと、スイッチ２９３は開となって
傾斜警報回路を付勢する。ＲＴＵが傾くとスイッチ２９
３は開放し、信号線２９１に接続されているＡＮＤゲー
ト２９５の入力が＋５■電圧電源２９６に応答して高状
態となることを可能にする。ＡＮＤゲート２９５の肉入
力は従って高状態となり、信号３０１は高状態となる。

ＡＮＤゲート２９５からの信号３０１が高状態となると
、両信号２７２．２７３が高状態となってＮＡＮＤゲー
ト２８３からの出力信号３０３は低状態となる。これは
フリップフロップ２８５のデータ入力へ低入力を与える
効果を有する。同様に信号２７５，２７６が高状態とな
ると、ＡＮＤゲート２８７からの出力信号３０５は高状
態となり、高信号が７リツプフロツプ２８５のセット入
力へ与えられる。フリップフロップ２８５がこの状態に
あり１次の時間信号２７４が高状態となるとフリップフ
ロップ２８５はトグルする。基本的には、スイッチ２９
３が開放している限りフリップフロップ２８５のＱ出力
はカウンタ２３０の順列がデコード状態となる度に８１
．９２ミリ秒の間低状態にトグルする。８１．９２ミリ
秒の周期を有する出力信号３０８はＮＡＮＤゲート３１
１へ与えられて、ＮＡＮＤゲート３１１を送信器１２７
へ接続する信号３２１により送信器を付勢する。

フリップフロップ２８５からの出力信号３０９は、フリ
ップフロップ２８５からの出力信号３０８が低状態の時
に高状態となる。カウンタ２３０からの信号２７１とフ
リップフロップ２８５からの出力信号３０９はＡＮＤゲ
ート２８１により組合されてＡＮＤゲーｈ　２８１の出
力から送信器１２７への１．５６２５ＫＨｚ信号３１７
を与える。

信号３１７はＲＴＬＩが傾いていることを示すためＣＲ
８へ送信されるデータ信号である。信号３０９は又イン
バータ３１２により反転されてＲＴＵの音響警報変換器
を駆動するために用いられる。

この音響警報は動物を脅かして追い払うため、又はＲＴ
Ｕを拾い上げた人間にＲＴＵが放棄されたものではない
ことを示すために用いられる。

ＮＯＲゲート２８９はフリップフロップ２８５からの出
力信号３０８とカウンタ２３０からの出力信号２７７と
を組合せて傾斜指令信号３１５を与える。傾斜指令信号
３１５はＲＦ送信器１２７へ送られて補助アンテナ１１
０によりＲＦ送信器１２７が送信することを可能にする
。

第３図に図示した送信データ制ｂ（ｌ論理３３１はＲＴ
ＵからＣＲ８へ送信されるべきデータをＲＦ送信器１２
７へ送るために用いられる。送信データ制ａｌｌ論理３
３１には第６図に図示したメモリｉ、ＩＪ御レジスタ３
３６から送られる送信器クロック付勢信号３３３が与え
られる。送信データ制御ｌ論理には、共に発振器及び制
御１１装置２６１から与えられる１００Ｋｔｌｚ信号３
３８と４　Ｑ　Ｑ　ＫＨ２信号２６９も与えられる。送
信データ制御論理３３１には第６図に図示した書込バッ
ファ３４３から与えられるデータが信号線３４１により
与えられる。入力信号に応答して、送信データ制御論理
３３１は直列データ線３４５をＮＯＲゲート３４７への
一方の入力として与える。ＲＴＵ６８００マイクロコン
ピュータは信号３４９を与え、この信号３４９はＮＯＲ
ゲート３４７への第２人力として又ＮＡＮＤゲート３１
１への第２人力としてＲＦ送信器１２７の付勢信号であ
る。ＮＯＲゲート３４７の出力をＲＦ送信器１２７へ接
続する信号線３５１によりＣＲ８へ送信される直列デー
タはＲＦ送信器１２７へ送られる。ＲＴＵからＣＲＳヘ
データを送信したい時には、信号３２１がＲＦ送信器１
２７を付勢し、信号線３５１により与えられるデータ１
よ通信アンテナ１０４を介してＲＦ送信器１２７からＣ
Ｒ３へ送信される。ＲＴＵからＣＲＳヘデータを送信し
たい時にはｔ／ｒスイッチ１０７は送信モードにセラ１
〜される。

第２ｂ図及び第３図に図示されているＲＦ送信器１２７
、ＲＦ受信器１０６、送受信スイッチ１０７、送信アン
テナ１０４及び対盗難アンテナ１１０は第４図により詳
細に図示されている。ＲＦ送信器１２７とＲＦ受信器１
０６は以後無線通信設計に従事するものには親しいブロ
ック形式で説明する。第４図に図示したブロックの特別
の設計や実例は多くの文献に見出される。２つの文献と
して、１９４３年マグロ−ヒル社のチルマン・フレデリ
ック・エモンズ著「無線技術者ハンドブック」と１９６
９年ハワード・ダブリュー・サムズ社のＩＴＴｒ無線技
術者の参考データ」第５版がある。

第２ａ図に図示したＲＦ送信器５９からのＲＦ倍信号ア
ンテナ１０４で検出され、ジェネラル・エレクトリック
社のＤＰＤＴリレー、Ｐ／Ｎ　３Ｓ　Ａ　Ｖ　１０６８
　Ａ　２であることが望ましい送受信スイッチ１０７を
介してＲＦ増幅器２５２５に与えられる。送受信スイッ
チ１０７の位置は第３図に図示した送信指令信号３２１
と傾斜指令信号３１５により制御される。ＲＦ増幅器２
５２５は映１ｇ！消去を与え、又４ｄｂの低装置雑音（
直を設定する。

ＲＦ増幅器の増幅信号は第１ミキ→）“段２５２８へ与
えられる。第１ミキサ段には又第１局部発振器２５２９
からの局部発振器信号２５３１も与えられる。局部発振
器信号２５３１はＲＦ入力信号より１０．７ＨＨ２上で
、従って第１ミキサ２５２８は１０．７Ｈ１ｌＺの中間
周波数（ＩＦ＞を発生する。

１０．７８Ｈｚ信号は第１ミキサ２５２８から１０．７
８Ｈｚ帯域フイルタ２５３２を介して第２ミキサ２５３
３へ与えられる。第２ミキサ２５３３には第２局部発振
器２５３５からの １０．２４５　ＭＨｚの周波数を有する信号２５３４も
与えられる。従って第２ミキサ２５３３により発生され
るＩＦ周波数は４５５　ＫＨ２である。第２ミキサ２５
３３からの４５５　Ｋ１１ｚ信号は４５５にｆｉｚ帯域
フィルタ２５３７を介してＩＦ増幅器２５３８へ与えら
れる。４５５　Ｋｌ！ｚ帯域フィルタ２５３７は受信器
の１Ｆ帯域を設定し、隣接チャネル信号に高減衰を与え
る。１Ｆ増幅器２５３　Ｂ　ｈｌら４５５　ＫＨｚ信号
が周波数変調（Ｆ　Ｍ　）検出器２５３９へ与えられる
。Ｆ　Ｍ検出器２５３９は位相ロック・ループ検出器回
路である。従ってＣＲ８からの指令データは第２ｂ図と
第３図の両方に図示されている信号線１０９によりＦＭ
検出器２５３９からＲＴＬＩへ与えられる。

ＣＲ３からの送信の音声部分は音声増幅器２５４１と変
圧器２５４５を介して第２ｂ図に図示した受話器コネク
タ１０２により受話器へ送られる。

音声増幅器２５４１の出力側も又送信器１２７の一部を
形成する音声増給器２５４２に与えられる。

第３図に図示したｖ１ｉＩｌレジスタ２４４からの爆発
データ及び制御信号２４０は音声増幅器２５４１への入
力として与えられる。このようにして、第２ｂ図に図示
した信号線１３１，１３２により爆発データ及び指令信
号２４０を爆発器へ与える音声増幅器２５４１と変圧器
２５４５とを介して爆発データ及びυ制御信号２４０は
爆発器に与えられるａ爆発データ及び指令信号２４０も
、音声増幅器２５４２へ結合された音声増幅器２５４１
を介してＲＦ送信器１２７へ与えられる。

第３図に図示しである傾斜データ信号３１７も音声増幅
器２５４２への入力として与えられる。

傾斜データ信号又は受話器からの信号のどちらかが音声
増幅器２５４２により増幅されて発振器２５４３へ与え
られる。発振器２５４３は周波数変調（ＦＭ）出力を周
波数二倍器２５４４へ与える。

周波数二倍器からＦＭ信号は位相変調Ｗ２５４６へ与え
られる。位相変調器２５４６には第３図に図示した信号
線３５１によりＲＴＵからの地震データも与えられる。

ディジタル形式の地震データは積分器２５４７を介して
位相変調器２５４６へ与えられる。積分器２５４７を用
いて信号３５１のディジタル波形を位相変調器２５４６
で使用される三角波に変換する。位相変調器２５４６か
らの信号は位相変調され、送信器の出力部へ与えられる
。従って、ＲＴＵの操作員に使用される受話器、傾斜デ
ータ信号、又はＲＴ　ＩＪからのｌｔ！！震データが送
信器を付勢できる。

位相変調器２５４６からの位相変調信号は周波数二倍Ｂ
２５４９と周波数二倍１Ｍ２５５１を介して電力増幅器
２５５２へ与えられる。電力増幅器２５５２は送信され
る信号を所要電力レベルまで上げ、低域フィルタ２５５
３を介した信号を送受信スイッチ１０７を介してアンテ
ナ１０４へ渡す。

傾斜データを送信する場合送信データは送受信スイッチ
１０７を介してアンテナ１１０へ与えられる。

第４図に図示した送信器及び受信器の望ましい仕様は以
下の通りである。

受信器 ａ　周波数＝　２２０ＭＨｚ　、水晶制御ｂ　中央周波
数安定度−±ｏ、ｏｏｉ％（−３０から＋７０℃） −１１５ｄｂｍ　（８ＫＩｔｚ　＆移、１ＫｌｌＺ変調
率） ｄ　沈黙感度−２Ｑｄｂ以上の沈黙に対し−１１０ｄｂ
ｍ ｅ　変調アクセプタンス＝０．２から７にＨ７、ビーク
偏移１５ＫＩＺまで 「　スケルチ−５から１０ミリ秒の調節可能なシ」作開
始時間 −５０から７０ミリ秒の復旧時間 一音声のみ（データではない）のス ケルチ 一論理出力、＋５Ｖ　　０ＭＯ８゜ 能動低として利用可能 Ｑ　データ・アクセプタンス−６，２５ＫＢ／Ｓ。

ＦＳＫ／ＦＭ ｈ　データ出力−ＣＭＯ３＋５Ｖ ｉ　音声出力−受話器端子上でｉｏｏｍｖＲＭＳ　（Ｉ
　Ｈｚ、　８Ｋｔｌｚ偏移）ｊ　ｆｇ発データの音声状
条（爆発器への信号）入カニＣＭＯ３，＋５Ｖ、ＦＳＫ
＠２．４／４．８にＨ２ 出力〈調節可能）：受話器を取付けたジオフオン／受話
器線上で １５０ｍＶ　　　ＲＭＳ 送信器 ａ　周波数＝２１６から２２ＱＨｔｌｚ水品制御ｂ　周
波数安定度−±０．０００５％、−３０から＋５０℃ Ｃ電力出力＝公称８−１０ワット ｄ＝直流電カー最大１６５アンペア、 ＋１８．７５Ｖｄｃ ｅ　スプリアス放射抑制−５Ｑｄｂ以上ｆ　音声変調器
（発振器２５４３） −直接ＦＭ　（ＲＣＶＲボードで予備変調クリッピング
／増幅器） 一偏移＝ビーク５　ＫＨ２（１ＫＩＩＺ変調率）−変調
感度−２、５Ｋ１１ｚ　／Ｖｏｌｔ−人力インビーダン
ス−最小１００ にΩ Ｑ　データ変調器（位相変調器２５４６＞−間接ＦＭ（
位相変調器） 一速度＝１００ＫＢ／Ｓ −コード＝２相（マンチェスタ） 一人カレベル＝Ｔ２Ｌ −変調指数−５Ｑ　ＫＨｚ矩形波入力で１．２ 一人カインピーダンス＝最小１０にΩ 第３図に図示したディジタル位相ロック・クロック２２
７は第５図に詳細に図示されている。第５図に図示する
ように、１００ＫＨｚ信号３３８は１−Ｉ　Ｅ　Ｘ　−
Ｄフリップフロップ３６１のクロック入力に与えられ、
このＨＥＸ−Ｄフリップフロップ３６１は本望ましい実
施例ではナショナル・セミコンダクタ製造の７４０１７
４であり、ｕ本釣にはシフト・レジスタとして作られて
いる。データ信号１０９はトＩＥＸ−Ｄフリップフロッ
プ３６１のＤ１人人力与えられる。本望ましい実施例で
はナショナル・セミコンダクタ製造の７４０８６である
排他ＯＲゲート３６０はデータ信号１０９の変化に応答
して１０ミリ秒幅パルスを与える。このパルスはＨＥＸ
−Ｄフリップフロップ３６１の他の段を通してシフトさ
れることにより近延されるａＩ−ＩＥＸ−Ｄフリップフ
ロップ３６１の０６出力からの信号３６３はＮＡＮＤゲ
ート３６２の内入力へ与えられる。本望ましい実施例で
は、ＮＡＮＤゲート３６２はナショナル・セミコンダク
タ製造の７４０００である。ＮＡＮＯゲート３６２から
の出力信号３６５は２進カウンタ３６７のロード入力へ
与えられ、この２進カウンタ３６７は本望ましい実施例
ではナショナル・セミコンダクタ製造の７４０１６３で
ある。第３図に記述したクロック信号２３１は２進カウ
ンタ３６７のＱ、出力から与えられる。

第３図に図示した送信データ制卸論理３３１は第６図に
より詳細に図示されている。送信クロック付勢信号３３
３はフリップフロップ３８１のＤ入力へ与えられ、この
フリップフロップ３８１は本望ましい実施例ではナショ
ナル・セミコンダクタ製造の７４０７４である。送信ク
ロック信号３３８はフリップフロップ３８１のクロック
入力に与えられ、又４ビツト・スタティック・レジスタ
３８３のクロック入力へ、又排他ＯＲゲート３８５への
一方の入力として与えられている。本望ましい実施例で
は、４ビツト・スタティック・レジスタはフェアチャイ
ルド・セミコンダクタ製造の４０１５の半分である。排
他ＯＲグー１〜３８５はナショナル・セミコンダクタ製
造の７４０８６である。１００にＨｚクロック信号２６
９はフリップフロップ３８１と同等のフリップフロップ
３８７のクロック入力へ与えられる。

フリップフロップ３８１のセット入力とフリップ７０ツ
ブ３８７のセット入力は共に＋５ＶＩ源に接続されてい
る。フリップフロップ３８１のＱ出力はフリップフロッ
プ３８７のクリア入力へ、又４ビツト・レジスタ３９１
のクリア入力へ与えられる、この４ビツト・レジスタ３
９１は本望ましい実施例ではナショナル・セミコンダク
タ製造の７４０１７５である。フリップフロップ３８１
のｄ出力は４ビツト・スタティック・レジスタ３８３の
マスク・リセットへ与えられる。

４ビツト・スタティック・レジスタ３８３のＱＯ比出力
インバータ３９３を介して４ビツト・スタティック・レ
ジスタ３８３のＤ入力結合されている。４ビツト・スタ
ティック・レジスタ３８３のＱｌとＱ２出力はＮＡＮＤ
グー１へ３９５への入力として与えられる。本望ましい
実施例では、ＮＡＮＤゲート３９５はナショナル・セミ
コンダクタ製造の９ＬＳＯＯである。ＮＡＮＤゲート３
９５の出力は４ビツト・レジスタ３９１のシフト／ロー
ド（Ｓ／Ｌ）入力へ与えられる。データ信号３４１は４
ビツト・レジスタ３９１の△、Ｂ。

Ｃ，Ｄ入力へ与えられる。

４ビツト・レジスタ３９１のＱＤ比出力排他ＯＲゲート
３８５への第２人力として与えられる。

排他ＯＲゲート３８５の出力はフリップフロップ３８７
のＤ入力へ与えられる。フリップフロップ３８７のＱ出
力は直列データ線３４５に対応し、データは第３図に図
示したＲＦ送信器１２７への信号線３４５により与えら
れる。

第２ｂ図に図示したメモリゐり御装置１２４は第７図に
より詳細に図示されている。メモリ制御装置１２４の主
要機能はメモリ１２５をｆｉｌｌ＠シ、６８００マイク
ロプロセツザ１１１とメモリ１２５との間のインターフ
ェースを与えることである。

加えて、メモリ制御装置１２４は６８００マイクロプロ
セツサ１１１とＲＦインターフェース１゜８との間のイ
ンターフェースの一部を提供する。

ここで第７図を参照すると、６８００マイクロプロセツ
サ・アドレス・バス１００の一部がメ七り位置読取制御
１４０１、メモリ位置デコーダ４０３及び保持レジスタ
４０５への入力として与えられる。Ａ０及びＡ１アドレ
ス線はメモリ位置読取制御４０１と保持レジスタ４０５
へ与えられる。△２−Ａ４アドレス線はメモリ位置デコ
ーダ４０３へ与えられる。アドレス・バス１００により
与えられるこれらのアドレス線は読取及び書込指令と共
にデータを書込む位置又はデータが読取られる位置を与
える。アドレスに応答して、メモリ位置デコーダ４０３
はメモリ読取制＊（１４０１へ付勢信号４０７を与え、
かつ保持レジスタ４０５とメモリ位置書込ｔｌｌ　ｔｉ
１４０９へ付勢信号４０８も与える。

付勢信号４０７は、メモリ位置読取υ１罪４０１に６８
００マイクロプロ廿ツサからのアドレスをデコードさせ
てデータをどこから読出すかを決定する。４つのＩＩＩ
　Ｉｌｌ信号がメモリ位置読取制御４０１から与えられ
る。信号２５７は第３図に図示したマルチプレクサ２４
１に対応するメモリ位１．８０ＱＣ／Ｅからデータを読
取る指令である。信号２５７は第３図に図示したマルチ
プレクサ２４１へ与えられる。信号４１１は状態論理装
買４１６に対応するメモリ位置８００Ｄからデータを読
取る指令である。信号４１２は読取バッファ４１８に対
応する位ｆｆ１８００Ｆからデータを読取る指令である
。信号４１１，４１２はメモリ位置読取制御４０１から
データ・バス・ドライバ４５９へ与えられる。メモリ位
置読取２＋ｌ制御４０１からの信号４１４は読取バッフ
ァ４１８へ与えられ、Ｊｃ取バッファ４１８からデータ
をシフト出力する指令である。

保持レジスタ４０５に接続されているデータ・バス２０
０によりデータはマイクプロセッサからメモリレｌｌｌ
１装置１２４へ与えられる。信号４０８に応答して、ア
ドレス・バス１００から与えられるアドレスとデータ・
バス２００から与えられるデータは保持レジスタ４０５
からシフトされる。

アドレスは信号線４２１によりメモリ位置書込制御Ｉ　
４０９へ与えられる。データは信号線４２３によりメモ
リ制御レジスタ３３６、読取アドレス・カウンタ４２５
及び書込バッファ３４３へ与えられる。

信号線４２１により与えられるアドレスと付勢信号４０
８とに応答して、メモリ位＠書込制御４０９はデータを
特定位置へ書込むことを可能にする４つの出力指令信号
を与える。メモリ位置書込υＪＩ［１４０９からの信号
２４６は第３図に図示した制御レジスタ２４４へ与えら
れ、ａＪ１１＠レジスタ２４４ヘデータを書込む指令で
ある。メモリ位置書込ｉｉ制御４０９からの信号４２８
は書込バッファ３４３へ与えられ、書込バッファ３４３
ヘデータを書込む指令である。メモリ位置占込制ｔｌ１
４０９からの信号４３１は読取アドレス・カウンタ４２
５へ与えられ、読取アドレス・カウンタ４２５ヘデータ
を書込む指令である。メモリ位ｆｉｌ込ｉ、１Ｉｔｉ１
４○９からの信号４３３はメモ９夕１６ ６へ与えられ、メモリ制御レジスタ３３６へデータを書
込む指令である。

信号線４３３により与えられるデータとメモリυＪ１１
１レジスタ３３６ヘデータを用込む指令に応答して、メ
モリｖ制御レジスタ３３６はメモリｉｉ＋ｒｉ装置の様
々な機能制御用の複数個の出力信号を与える。信号４４
１は状態リセット信号で、状態論理４１６への入力とし
て与えられる。信号４４２は書込バッファ３４３の付勢
信号で、書込バッファ３４３への入力として与えられる
。信号４４３は読取バッファ４１８の付勢信号で、読取
バッファ４１８への入力として与えられる。信号４４３
は又状態論理４１６と読取アクセス要求論理４４６へも
与えられる。信号４４４は書込アドレス・カウンタ４５
１と読取アドレス・カウンタ４２５のクリア信号である
。信号４４４は書込アドレス・カウンタ４５１で読取ア
ドレス・カウンタ４２５の両方への入力として与えられ
る。メモリυ１！１１レジスタ３３６からの信号３３３
は前述してあり、第３図に図示した送信制御論理３３１
への入力として与えられる。

メモリ１２５からのデータは信号Ｊ！４５５により読取
バッファ４１８へ送られる。読取バッファ４１８からデ
ータを読取可能となると、読取バッファ４１８からの出
力ｔ！！備信号４５７が、データが利用可能であること
の指示をデータ・バス・ドライバ４５９へ与える。デー
タは信号線４６１により読取バッファ４１８から状態論
理４１６とデータ・バス・ドライバ４５９へ送られる。

信号４５７に応答して、データ・バス・ドライバ４５９
はデータ線４６１へ切換え、データはデータ・バス・ド
ライバ４５９により６８００マイクロプロセツサ・デー
タ・バス２００へ送られる。

読取バッファ４１８がデータ受信の準備ができると、信
号４６３を用いてこのことを読取アクセス要求論理４６
６へ指示する。信号４６３に応答して、読取アクセス要
求論理４６６は信号４６９を与え、この信号４６９はメ
モリ・ナイクル制御論理４６８に、データを読取バッフ
ァ４１８へ読取可能であることを指示する。信号４６９
に応答して、メモリ・サイクル制御論理４６８は確認信
号４７１を読取アドレス・カウンタ４２５、状態論理４
１６及び読取バッファ４１８へ与える。信号４７１に応
答して、データが、もし利用できれば、読取バッファ４
１８ヘシフト入力される。

読取アドレス・カウンタ４２５は読取アドレス４７３を
読取アクセス要求論理４６６と２対１（２／１’）マル
チブレフナ装置４７５へ送る。読取アドレス信号４７３
は上述の入力に応答して読取アドレス・カウンタ４２５
へ送られる。

書込バッファ３４３は基本的に読取バッファ４１８と同
様に動作する。書込バッファからの信号４７７はデータ
・バス・ドライバ４５９へ送られて、データを書込バッ
ファ３４３へ書込可能であることを６８００マイクロプ
ロセツサに指示号−る。

ｍ込バッファ３４３からの信号４７９は書込アクセス要
求論理４５３へ送られ、書込バッファ３４３がデータを
送る用意ができた指示を与える。信号４７９に応答して
、占込アクセス要求論理４５３は信号４８１をメモリ・
サイクルジ制御論理４６８へ送る。信号４８１は、デー
タを書込バッファ３４３から取出し可能であることをメ
モリ・サイクルυ制御論理４６８に指示する。メモリ・
サイクル１１冊論理４６８は信号４８３により、書込バ
ッファ３４３の出力の現在のデータがＣＣＤメモリ１２
５へ転送されていることを確認する。信号４８３は書込
みバッファ３４３と書込アドレス・カウンタ４５１の両
方へ送られる。確認信号４８３に応答して、書込アドレ
ス・カウンタ４５１は書込アドレス信号４８５を書込ア
クセス要求論理４５３と２／１マルチプレクサ装置４７
５の両方へ送る。アドレスは信号線４８９によりメモリ
１２５へ与えられる。２／１マルチブレクリ装置４７５
は、メモリ・サイクル＆ＩＪ　ＩＩ論理４６８から送ら
れる制御信号４９１に応答して信号４８５により表わさ
れる書込アドレス線に切換えられる。

第３図に図示した発振器及び制御部２６１からの８Ｑ　
Ｑ　ＫＩＩＺ信＠２６６はカウンタ及び状態デコーダ４
９４．４相メモリ・クロック論理４９５、メモリ・サイ
クルＤＩ　ＩＩ論理４６８へ入力として送られる。８０
０ＫＨｚ信号２６６に応答して、カウンタ及び状態デコ
ーダ４９４は１０マイクロ秒のパルス幅を有する信号４
９６をタイム・アドレス・カウンタ４９９へ与える。カ
ウンタ及び状態デコーダ４９４は又クロック信号５０１
を４相メモリ・クロック論理４９５とメモリ・サイクル
制御論理４６８へ送る。信号４９６に応答して、タイム
・アドレス・カウンタ４９９はカラン１へ信号５０３を
読取アクセス要求論理４６６と書込アクセス要求論理４
５３とに送り、かっカラン１〜信＠５０８を４相メモリ
・クロック論理４９５へ送る。

タイム・アドレス・カウンタ４９９は又１６０マイクロ
秒のパルス幅を有する信号５０４と２５６０マイクロ秒
のパルス幅を有する信号５０６とをデータ・バス・ドラ
イバ４５９へ送る。

信号２６６と信号５０１とに応答して、４相メモリ・ク
ロック論理４９５は、第１４図に図示した４相クロツク
・ドライバ５１１の論理と制御を与えるために用いられ
るυ１１信号５０９を発生する。

上述の入力に応答して、メモリ・サイクルυ１！１］論
理４６８は第１４図に図示されているバッファ５１６の
入力に送られるメモリ制御信号５１４を発生する。情報
をメモリに書込むのか、又はメモリから読取るのかに応
じて、制御信号５１４は読取又は書込操作をそれぞれ開
始する。

上述の入力に応答して、状態論理４１６はデータ・バス
・ドライバ４５９へ送られる２つの出力信号を発生する
。信号５１８は詔利用可能指示用で、２０ビツトが読取
バッファ４１８にシフト入力された時の指示を６８００
マイクロプロセツサに与える。信号５１９は、信号線４
５５により、メモリ６１０から送られた２進データ中の
１の数の指示を与えるパリティ・カウントである。この
パリティ・カウントは６８００マイクロプロセツサが必
要に応じてパリティ・ピッ］−を付加することを可能に
する。

第７図に図示したメモリ位冒吉込シリ御４０９は第８図
により詳細に図示されている。アドレス線４２１は１対
４デコーダ５２２のＡＯ及びＡ１人力に結合される。ク
ロック信号４０８は１対４デコーダ５２２の付勢入力に
送られる。本望ましい実施例では、１対４デコーダ５２
２はフェアチャイルド・セミコンダクタ製造のＦ４５５
５である。

アドレス４２１に応答して、１対４デコーダ５２２は０
−３と名付けた４本の出力信号を与える。

Ｏ出力はＡＮＤゲート５２７への第１人力として与えら
れる。１出力はＡＮＤゲート５２５への第１人力として
与えられる。ＡＮＤゲート５２５とＡＮＤゲート５２７
の両方の第２人力は＋５Ｖ電源５２９の高状態に結合さ
れている。ＡＮＤゲート５２５．５２７はナショナル・
セミコンダクタ製造の９１３００であることが望ましい
。ＡＮＤゲート５２５の出力は第７図に図示しである信
号４３３である。ＡＮＤゲート５２７の出力は第７図に
図示しである信号２４６である。

１対４デコーダ５２２からの２と名付けた出力は第７図
に図示した信号４３１に対応する。１対４デコーダ５２
２からの３出力は第７図に図示した信号４２８として送
られる。

第７図に図示した書込アドレス・カウンタ４５１は第９
図により詳細に図示しである。第７図に図示した信号４
８３は７段２進カウンタ５３１のクロック・パルス入力
へ送られる。クリア信号４４４は７段２進カウンタ５３
１のリセット入力に送られ、又１２段２進カウンタ５３
２のマスタ・リセット入力にも送られる。７段２進カウ
ンタ５３１のＱ７出力は１２段２進カウンタ５３２のク
ロック・パルス入力に送られる。７段２進カウンタ５３
１の７本の出力と１２段２進カウンタ５３２の１２本の
出力の内の１１本を用いて、第７図に図示した信号４８
５を構成する１８ビツトが与えられる。

７段２進カウンタはフェアチャイルド・セミコンダクタ
製造のＦ４０２４である。１２段２進カウンタ５３２は
フェアチャイルド・セミコンダクタ製造のＦ４０２４で
ある。

第７図に図示した読取アドレス・カウンタ４２５は第１
０図により詳細に図示されている。信号４７１は１２段
２進カウンタ５４１のクロック・パルス入力に送られる
。信号４４４は１２段２進カウンタ５４１のマスタ・リ
セット入力に送られ、又４ビツト２進カウンタ５４３．
５４４のマスク・リセットにも送られる。信＠４３１は
２進カウンタ５４３．５４４のロード入力に送られる。

データ信号４２３は２進カウンタ５４３，５４４のＤｏ
−Ｄ３人力に送られる。１２段２進カウンタ５４１から
の出力の内の１０本は第７図に図示した信号４７３の一
部として送られる。加えて、１２段２進カウンタ５４１
からのＱ９出力はＮＡＮＤゲート５４５の両方の入力に
送られる。

ＮＡＮＤゲート５４５の出力は４ビツト２進カウンタ５
４３のカウントアツプ入力に送られる。４ビツト２進カ
ウンタ５４３のカウントダウン入力は＋５ｖ電源５４６
の高状態に結合される。２進カウンタ５４３からのＱＯ
−Ｑ３出力は信号４７３を構成するさらに４本のデータ
・ビットを与えるａ４ビット２進カウンタ５４３のキャ
リー出力は４ビツト２進カウンタ５４４のカウントアツ
プ入力に送られる。４ビツト２進カウンタ５４４のカウ
ントダウン入力は＋５ＶＷ源５４８の高状態に結合され
ている。４ビツト２進カウンタ５４４からのＱＯ−Ｑ３
出力は信号４７３の残りの４本のデータ・ビットを構成
する。

第７図に図示した状態論理４１６は第１１図により詳細
に図示しである。信号４７１はインバータ５５１を介し
て４ビツト・シフト・レジスタ５５３のクロック入力に
送られる。信号４４３は４ビツト・シフト・レジスタ５
５３のマスク・リセット入力に送られる。４ビツト・シ
フト・レジスタ５５３の０１、Ｑ２出力はＮＯＲゲート
５５４への入力として送られる。ＮＯＲゲート５５４の
出力は４ビツト・シフト・レジスタ５５３のＤ入力に送
られ、又フリップフロップ５５６のクロック入力にも送
られる。この構成は信号４７１の各５パルス毎にＮＯＲ
ゲート５５４の出力に正の転移を発生させる。

フリップ７０ツブ５５６のデータ入力とセット入力は＋
５Ｖ％ｆ源５５７の高状態に結合されている。信号４４
１はフリップフロップ５５６のクリア入力に送られ、又
フリップフロップ５５８のクリア入力にも送られる。信
号４６１はフリップフロップ５５８のＪ、に両人力に送
られる。第７図に図示した信号５１８はフリップフロッ
プ５５６のＱ出力から出力される。第７図に図示した信
号５１９はフリップフロップ５５８のＱ出力から出力さ
れる。

第７図に図示した４相メモリ・クロック論理４５９は第
１２図により詳細に図示しである。信号５０８はＮＯＲ
ゲート５６１への一方の入力として与えられ、又ＮＯＲ
ゲート５６３への両方の入力として与えられる。信号５
０１は、一方がＮＯＲゲート５６１の第２人力とＮＯＲ
グー１〜５６７の第１人力の両方に行き、他方がＮＯＲ
ゲート５６８，５６９の両用１入カへ行く２つの信号と
して与えられる。ＮＯＲゲート５６３の出力はＮＯＲゲ
ート５６７への第２人力として与えられる。ＮＯＲゲー
ト５６１の出力はＤ型フリップフロップ５７１のＤｏ大
入力結合される。Ｎ　ＯＲゲ−ト５６９の出力はＤ型フ
リップフロップ５７１のＤ１人力に送られる。ＮＯＲゲ
ート５６７の出力はＤ型フリップフロップ５７１のＤ２
人力に送られる。ＮＯＲゲート５６８の出力はＤ型フリ
ップフロップ５７１のＤ３人力に送られる。

信号２６６はＤ型フリップフロップ５７１のクロック入
力に送られる。Ｄ型フリップフロップ５７１のクリア入
力は＋５ＶＩ源５７３の高状態に結合される。

Ｄ型フリップフロップ５７１の反転ＱＯ比出力非反転バ
ッファ５７５の１１人力への入力として送られ、又ＡＮ
Ｄゲート５７６への第１人力としても送られる。Ｄ型フ
リップフロップ５７１からの非反転Ｑ１出力は非反転バ
ッファ５７５の１２人力にも送られる。Ｄ型フリップフ
ロップ５７１からの反転Ｑ１出力はＡＮＤゲート５７８
への一方の入力として与えられる。Ｄ型フリップフロッ
プ５７１からの反転Ｑ２出力は非反転バッファ５７５の
１３人力に送られ、又ＡＮＤゲート５７８の第２人力と
しても送られる。非反転Ｑ３出力は非反転バッファ５７
５のＩ４人力に送られる。

Ｄ型フリップフロップ５７１からの反転Ｑ３出力はＡＮ
Ｄゲート５７６への第２人力として送られる。

ＡＮＤゲート５７８からの出力はＮＯＲゲート５６９へ
の第２人力として送られる。ＮＯＲゲート５６３からの
出力はＮＯＲゲート５６７への第２人力として送られる
。ＡＮＤゲー１−５７６からの出力はＮＯＲゲート５６
８への第２人力として送られる。

非反転バッファ５７５からのＤｌ−Ｄ４出力を用いて第
７図に図示し説明した信号５０９が与えられる。

第７図に図示したメモリ・サイクルυノ御論理４６８は
第１３図により詳細に図示されている。信号５０１はＡ
ＮＤゲート５８１．５８２の両用１人力として送られる
。信号４８１はＡＮＤゲ、−ト５８１への第２人力とし
て送られる。信号４６９はＡＮＤゲート５８２への第２
人力としで送られる。ＡＮＤゲート５８１の出力はＨＥ
、Ｘ−Ｄフリップ７０ツブ５８４のＤＯ入入力送られる
。

ＡＮＤゲート５８２の出力はＨＥＸ−Ｄフリップフロッ
プ５８４のＤ１人人力送られる。

信号２６６はＮＡＮＤゲート５８６，５８７への第１人
力として送られる。ＮＡＮＤゲート５８７の第２人力は
＋５ｖ電源５８９の高状態に結合される。ＮＡＮＤゲー
ト５８７の出力はＨＥＸ−Ｄフリップフロップ５８４の
クロック入力に送られる。

ＨＥＸ−Ｄフリップフロップ５８４のＱＯ比出力ＮＡＮ
Ｄゲート５９１への第１人力として与えられる。ＨＥＸ
−Ｄフリップフロップ５８４からのＱＯ比出力又ＨＥＸ
−Ｄフリップ７０ツブ５８４のＤ３人力とＮＯＲゲー１
−５９３への第１人力として送られる。ＨＥＸ−Ｄフリ
ップフロップ５８４からのＱ１出力はＮΔＮＤゲート５
９４への第１人力として送られ、又ＮＯＲゲート５９３
への第２人力として送られる。

ＮＡＮＤゲート５９４の第２人力は＋５Ｖ′：ｉｉ源５
９６に結合されている。Ｎ　Ａ　Ｎ　Ｄゲート５つ４か
らの出力は第７図に図示した信号４９１の一部を形成す
る信号４９１ａである。ＮＡＮＤゲート５９１への第２
人力は＋５ｖ電源５９０の高状態に結合されている。Ｎ
ＡＮＤゲート５９１からの出力は第７図に図示した信号
４９１の第２部分を形成する信号４９１ｂである。ＮＯ
Ｒゲート５９３からの出力はＨＥＸ−Ｄフリップフロッ
プ５８４のＤ２人力に結合されている。

ＨＥＸ−Ｄフリップフロップ５８４からの０２出力は第
７図に図示した信号５１４の一部を与え、又ＮＯＲゲー
ト５９８への第１人力として送られる。ＨＥＸ−Ｄフリ
ップフロップ５８４からの０３出力を用いて第７図に図
示した信号４８３を設定する。Ｑ３出力は又ＮＯＲゲー
ト５９８への第２人力として、又ＮＡＮＤゲート５８６
への第２人力としても送られるａＮＡＮＤＮＯＲゲート
５６３は第７図に図示した信号５１４の第２部分を形成
する。ＮＯＲゲート５９８からの出力はＨＥＸ−Ｄフリ
ップフロップ５８４のＤ４人力へ送られる。

ＨＥＸ−Ｄフリップフロップ５８４のＱ４出力はＨＥＸ
−Ｄフリップフロップ５８４のＤ５人力に結合される。

ＨＥ、Ｘ−Ｄフリップフロップ５８４からの０５出力を
用いて第７図に図示した信号４７１を形成する。ＨＥＸ
−Ｄフリップフロップ５８４のマスク・リセットは＋５
Ｖ？ｔｒ源５９９に結合される。

第２ｂ図に図示したメモリ装置１２５は第１４図により
詳細に図示されている。用いたメモリは電荷結合素子（
ＣＯＤ）メモリである。本発明の望ましい実施例に用い
た特定のＣＯＤメモリはインテル社製造のＰ２４１６で
ある。本発明の望ましい実施例には１６ｇのメモリ・チ
ップが用いられている。各々が１６チツプ（各４チツプ
の４バンク）を用いた４枚までのカードを使用できる。

便宜上第１４図には１枚のカードの１メモリ・バンクの
みが図示されているが、全てのメモリ・バンクの動作は
同一である。

第１４図を参照すると、第７図に図示した２／１マルチ
プレクサ４７５からのアドレス信号４８９はデコーダ６
０１、デコーダ６０３、及びレベル変換器６０４への入
力として送られる。アドレス信号４８９の２ビツトはデ
コーダ６０１へ送られ、又２ビツトがデコーダ６０３へ
送られる。アドレス信号４８９の残り６ビツトはレベル
変換器６０４に送られ、レベル変換器６０４から信号線
６０６を介してＣＣＤメモリ６１０のＡ　Ｏ−Ａ　５人
力へ送られる。データはバッファ５１６に接続されてい
る信号線３４１により第７図に図示したメモリ制御部か
ら送られる。第７図に図示したメモリ・サイクルυＪｌ
ｌｌ論理４６８からの＄す罪信号は信号線５１４により
バッファ５１６へ送られる。

デコーダ６０１は信号！！３１４８９により与えられる
２つのアドレス・ビットをデコードし、どのメモリ・カ
ードをアドレスするかを決定する。４本の付勢信号６１
１−６１４がデコーダ６０１から各メモリ・カードへ送
られる。第１４図に図示しであるように、信号６１１は
ＣＣＤメモリ６１０を含むカードへの付勢信号として送
られ、又特にバッファ５１６とレジスタ６１６へ送られ
る。

信号６１１に応答して、バッファ５１６は付勢信号６１
８をデコーダ６０３へ送る。信号６１８に応答して、デ
コーダ６０３は信号線４８９によりデコーダ６０３へ送
られた２つのアドレス・ビットをデコードし、アドレス
されたカード上に配置されている４個の各ＣＯＤメモリ
・バンクへ４本の付勢信号６２１−６２４を与える。信
号６２１−６２４はレベル変換器６２５−６２８に送ら
れ、レベル変換器６２５−５２８から各ＣＯＤメモリへ
送られる。第１４図に図示しであるように、信号６２１
はレベル変換器６２５からＣＣＤメモリ６１０の付勢入
力へ送られる。データは、ＣＣＤメモリ６１０のデータ
入力に接続されている信号６３１によりバッファ５１６
からＣＣＤメモリ６１０へ送られる。レベル変換器６３
５を介してＣＣＤメモリ６１０の書込付勢入力へ送られ
る信号線６３３により制御信号も又バッファ５１６から
ＣＣＤメモリ６１０へ送られる。

４相クロツク・ドライバ５１１の論理信号は第７図に図
示した４相メモリ・クロック論理４９５から信号線５０
９によりバッファ６３７を介して与えられる。バッファ
６３７は信号線６３９により４相クロツク・ドライバ５
１１に結合される。

４相クロツク・ドライバ５１１からの出力６４１はＣＣ
Ｄメモリ６１０のφ１−φ４人カへ送られる。

レジスタ６１６に接続した信号線６４３によりデータは
ＣＯＤメモリからＣＯＤメモリのデータ出力へ送られる
。レジスタ６１６に接続されている信号線６４４−６４
６によりデータは特定のカード上に配置された他のメモ
リ・バンクからも送られる。付勢信号６１１に応答して
、データはレジスタ６１６からシフトされ、データ線４
５５により第７図に図示した読取バッファ４１８へ送ら
れる。

第２ｂ図に図示した試験インターフェース２０１は第１
５図により詳細に図示しである。前述したように、試験
インターフェース２０１の主要芸能は第２ｂ図に図示し
た較正カード２１１と前置増幅器１３５へ制御信号を送
り、又前置増幅器１３５を試験する電圧源を与えること
である。ここで第１５図を参照すると、６８００マイク
ロプロセツサ・アドレス１１００はデコーダ６５１に結
合されている。デコーダ６５１はマイクロプロセッサか
らのアドレスをデコードし、６５２で表わされるデコー
ドされた複数例のアドレス信号をデータ保持ラッチ６５
３−６５７に与える。６８００マイクロプロセツサ・デ
ータ線２００も又データ保持ラッチ６５４−６５７とデ
ータ保持ラッチ６５３４に送られる。

６８００マイクロプロセツサ・データ線２００からのデ
ータ入力に応答して、データ保持ラッチ６５３は２つの
ｆ、ｌＪ卯倍信号６６１６６２を発生する。データ保持
ラッチ６５３からの制御信号６６１は第１６図に図示し
たマルチプレクサ７１１に送られ、マルチプレクサ７１
１のスイッチングをυ制御するために使用される。デー
タ保持ラッチ６５３からの信号６６２は第１６図に図示
したスイッチ７１５への制御信号として送られ、スイッ
チ７１５へ与えられる電圧入力の選択を制御するために
用いられる。

６８００マイクロプロセツサ・アドレス線１００を通し
て与えられるアドレスと６８００マイクロプロセツサ・
データＦｉ１２００を通して与えられるデータとに応答
して、データ保持ラッチ６５４−６５７は各々２つの出
力制御信号を与える。データ保持ラッチ６５４は第２ｂ
図に図示した前置増幅器１３５のチャネル４にυ１１１
１信号６６５を与える。データ保持ラッチ６５４は又、
スイッチ６６９に印加される電圧が印加されるチャネル
を制御するスイッチ６６９に制御信号６６６を与える。

同様に、データ保持ラッチ６５５は＃Ｊ買増幅器１３５
のチャネル３へｉｉ制御信号６７１を与え、データ保持
ラッチ６５６は前置増幅器１３５のチＡ７ネル２へ制御
信号６７２を与え、データ保持ラッチ６５７は前置増幅
器１３５のチャネル１に１ＩＩＩｉ１１信＠６７４を与
える。信号６７４は特に第１８図に図示するスイッチ７
５１に送られる。データ保持ラッチ６５５は又スイッチ
６６９にυＪｔａＪ号６７６を与える。制御信号６７６
はスイッチ６６９によりｉｙＪ置装幅器１３５のチャネ
ル３への基準電圧の供給を制御する機能を果たす。デー
タ保持ラッチ６５６も又スイッチ６８１にυ１ｕｌｌ信
号６７８を供給する。ｔｌＪ　′ｇＢ信号６７８はスイ
ッチ６８１により前置増幅器１３５のチャネル２への基
準電圧の印加を制御する。データ保持ラッチ６５７もス
イッチ６８１へυＮｉｌ信号を送り、スイッチ６８１に
より前置増幅器１３５のチャネル１への基＊電圧の印加
を制御する。

基準電圧源６８４からの出力信号は抵抗６８５−６８８
を介してスイッチング装Ｈ６６９，６８１への入力とし
て与えられる。基準電圧源６８４からの出力信号は次い
で上述したように制御信号６６６．６７６．６７８．６
８３により前置増幅器の所要チャネルへ送られる。スイ
ッチ６６９からの信号６９１は前置増幅器１３５のチャ
ネル４への試験又はＥ４　ｉＨｔ電圧として送られる。

スイッチ６６９からの信号６９２は前置増幅器１３５の
チャネル３への試験電圧として与えられる。スイッチ６
８１からの信号６９３は前置増幅器１３５のチャネル２
への試験電圧として与えられる。スイッチ６８１からの
信号６９４は前置増幅器１３５のチャネル１に与えられ
、特に第１８図に図示したマルチプレクサ７５１への入
力として与えられる。信号６９４は又第２０図に図示し
たマルチプレクサ９５１に与えられる。基準電圧源６８
４には第１８図に図示した＠買増幅器からの出力信号８
４６と、第２ｂ図に図示した通りの前置増幅器チャネル
からの出力信号を表わす信号８５１−８５８とが与えら
れる。

第２ｂ図に図示した較正カード２１１は第１６図により
詳細に図示されている。前述したように、較正カード２
１１は第２ｂ図に図示したＲＴＵのアナログ回路較正用
の精確な電圧を発生づる回路を提供する。較正カード２
１１は又第２ｂ図に図示したノツチ・フィルタ１５１の
試験電圧を得るためにも用いられる。ここで第１６図を
参照すると、電圧レギュレータ７０１のビン２は＋１５
Ｖ電源７０３に結合されている。本発明の本実施例では
、電圧レギュレータ７０１はプリシジョン・モノリシッ
クス製造のＲＥＦＯｌＡＪである。電圧レギュレータ７
０１のピン４は接地されている。

電圧レギュレータ７０１のビン５はポテンショメータ７
０４のワイパに結合されている。電圧レギュレータ７０
１の出力はバッファ増幅器７０６の非反転入力に結合さ
れ、又ポテンショメータ７゜４を介して接地されている
。

電圧レギュレータ７０１は１０Ｖを電圧レベルを有する
出力信号をバッファ増幅３７０６へ与える。バッファ増
幅器７０６は電圧レギュレータ７ｏ１への負荷を防止し
、１０■を電圧レベルを有する出力信号７０８を与える
。バッファ増幅器７０６からの出力信号７０８は又バッ
ファ増幅器７０６の反転入力にも結合されている。信号
７０８はポテンショメータ７０９へ送られ、このポテン
ショメータ７０９は抵抗７１２と共に電圧分割回路を構
成する。抵抗７１２はポテンショメータ７０９のワイパ
入力に接続されている。ポテンショメータ７０９と抵抗
７１２から構成される電圧弁？Ｊ回路は、抵抗７１２が
＋８．３ｖの電圧レベルを有する出力信号７１４を与え
るように比をとられている。信号７１４はスイッチへの
一方の入力として送られる。

信＠７１４は又抵抗７１６を介して反転増幅器７１８の
反転入力にも送られる。反転増幅器７１８の非反転入力
は接地されている。反転増幅器７１８からの出力信号７
１９は−８，３Ｖの電圧レベルを有し、スイッチ７１５
への第２人力として送られる。反転増幅器７１８からの
出力信号７１９も又抵抗７２１とポテンショメータ７２
０とを介して反転増幅器７１８の反転入力へ帰還される
。

第１５図に図示したデータ保持ラッチ６５３からスイッ
チ７１５に与えられる制御信号６６２に応答して、スイ
ッチ７１５は出力として送られる信号７１９又は信号７
１４のどららかを選択する。

従って、スイッチ７１５はｖＪ　ｔ［Ｉ信号６６２から
の指令に応じて上８゜３Ｖの電圧レベルを有する出力信
号７２３を与える。

スイッチング装置７１５からの出力信＠７２３はバッフ
ァ増幅器７２４の非反転入力に送られる。

バッファ増幅器７２４はスイッチ７１５の負荷を防止す
るため設けられ、信号７２３の値に応じて上８゜３■の
値を有する出力信号７２６を与える。

バッファ増幅器７２５からの信号７２６は電圧分割回路
７２８への入力として与えられ、又バッファ増幅器７２
４の反転入力にも与えられる。加えて、信号７２６はマ
ルチプレクサ７１１に与えられる。

電圧分割回路７２８は複数個の出力信号をマルチプレク
サ７１１へ与える。電圧分割回路７２８からの出力信号
７３１−７４５は２のべき乗で割った信号７２６を表わ
す。従って信号７３１は信号７２６の値に応じて上４゜
１５Ｖの値を有する。

信号７３２は信号７２６の値に応じて上２゜０７５ｖの
値を有する。信号は２のべき乗で減少し続け、マルチプ
レクサ７１１への複数個の入力電圧を与える。

第１５図に図示したデータ保持ラッチ６５３から与えら
れる制御信号６６１に応答して、マルチプレクサ７１１
は第２ｂ図に図示したアナログ回路へのインパルス電圧
又は較正電圧として送られる入力電圧の１つを選択する
。マルチプレクサ装置７１１からの出力電圧７４７はバ
ッファ増幅器７４８の非反転入力に送られる。バッファ
増幅器７４８はマルチプレクサ７１１の装荷を防止する
。

バッファ増幅器７４８からの出力信号はバッファ増幅器
７４８の反転入力に帰還され、又第２ｂ図に図示したノ
ツチ・フィルタ１５１、利得範囲増幅器装置１７１、Ａ
／Ｄ変換装置１４１へ送られる。特に信号７４９は第１
９図に図示したマルチプレクサ８０１、第２０図に図示
した利得範囲増幅器装置と関係するマルチプレクサ８５
１、これも又第２０図に図示したＡ／Ｄ変換ｖ７１置と
関係するマルチプレクサ９５１への入力として与えられ
る。

第１６図に図示した分割回路７２８は第１７図により詳
細に図示されている。便宜上第１７図に図示した抵抗は
第１及び第２端子を有するものとして参照する。第１端
子は常に１５１７図に図示した抵抗の左又は下の端子と
して参照される。抵抗の第２端子は第１７図に図示した
抵抗の右又は上側の端子として参照される。

ここで第１６図を参照すると、第１６図で上述した信号
７２６は抵抗７５１の第１端子に送られる。抵抗７５２
の第１端子は信号線７３１と同様に抵抗７５１の第２端
子に結合される。抵抗７５２の第２端子は信号線７３２
と同様に抵抗７５３の第１端子に結合され、この信号線
７３２は又抵抗７５４の第１端子にも結合される。抵抗
７５３の第２゛端子は接地される。

抵抗７５４の第２端子は信号線７３３と同様に抵抗７５
６の第１端子に結合される。抵抗７５６の第２端子は信
号線７３４と同様に抵抗７５７の第１端子に結合され、
この信号線７３４は又抵抗７５８の第１端子にも結合さ
れる。抵抗７５７の第２端子は接地される。

抵抗７５８の第２端子は信号Ｆ２７３５と同様に抵抗７
５９の第１端子に結合される。抵抗７５９の第２端子は
信号線７３６と同様に抵抗７６１の第１端子に結合され
、この信号！２７３６は又抵抗７６２の第１端子にも結
合される。抵抗７６１の第２端子は接地される。

抵抗７６２の第２端子は信号線７３７と同様に抵抗７６
３の第１端子に結合される。抵抗７６３の第２端子は信
号線７３８と同様に抵抗７６４の第１端子に結合され、
この信号線７３８は又抵抗７６６の第１端子にも結合さ
れる。抵抗７６４の第２端子は接地される。

抵抗７６６の第２１子は信号線７３つと同様に抵抗７６
７の第１端子に結合される。抵抗７６７の第２端子は信
号線７４０と同様に抵抗７６８の第１端子に結合され、
この信号線７４０は又抵抗７６９の第１端子にも結合さ
れる。抵抗７６８の第２′Ｉａ子は接地される。

抵抗７６９の第２端子は信号線７４１と同様に抵抗７７
１の第１端子に結合され、この信号線７４１は又抵抗７
７３の第１端子にも結合されている。抵抗７７１の第２
端子は接地されている。

抵抗７７３の第２端子は信号線７４２と同様に抵抗７７
４の第１端子に結合されており、この信号線７４２は又
抵抗７７５の第１端子にも結合されている。抵抗７７４
の第２端子は接地されている。

抵抗７７５の第２端子は信号線７４３と同様に抵抗７７
７の第１端子に結合されており、この信号線７４３は又
抵抗７７８の第１端子にも結合されている。抵抗７７７
の第２端子は接地されている。

抵抗７７８の第２端子は信号線７４４と同様に抵抗７８
１の第１端子に結合されており、この信号線７４４は又
抵抗７８３の第１端子にも結合されている。抵抗７８１
の第２端子は接地されている。

抵抗７８３の第２端子は信号線７４５と同様に抵抗７８
２を介して接地されている。

第２ｂ図に図示した前置増幅器１３５は第１８図により
詳細に図示しである。第２ｂ図に図示したように、前置
増幅器１３５は４つのチャネルから構成される。４つの
チャネルの各々（よ同一で独立しており、従って便宜上
１ヂＡ７ネルのみを第１８図に図示する。この１チヤネ
ルの説明は前置増幅器１３５の全てのチャネルに適用で
きる。

第１８図を参照すると、第１５図に図示したデータ保持
ラッチ６５７からの信号線６７４は実際には４本の信号
線である。第１８図に示されているように、信号線６７
４ａはスイッチング装置７５１のＡ１人力に与えられる
。信号線６７４ｂはスイッチング装置７５１のＡ２人力
に与えられている。信号線６７４ｃはスイッチング装置
７５１のＡ３人力に与えられている。信号線６７４ｄは
スイッチング装置７５１のＡ４人力に与えられている。

信号線６７４ａ−ｄは各々インバータ８０１−８０４に
送られ、インバータ８０１−８０４の出力を用いてスイ
ッチ＜３ｌ−８４）を各々制御する。

スイッチング装置７５１はハリス・セミコンダクタ製造
のＨｌアナログ・スイッチであることが望ましい。スイ
ッチ７５１の内部回路の一部を第１８図に図示して、ス
イッチング装置７５１により実行される試験礪能を特に
図示する。

第１５図に図示したスイッチング装置６８１から与えら
れる試験線である信号線６９４はスイッチング装置７５
１の入力１と入力２の両方に与えられる。入力１はスイ
ッチＳ１に結合され入力２はスイッチＳ２に結合されて
いる。

１対の入力が各ジオフオンより与えられる。ジオフオン
線８０７は抵抗８０９を介して演算増幅器８１１の非反
転入力へ与えられる。ジオフオン１ｉ１８０７は又スイ
ッチング装置７５１の第１出力にも結合される。ジオフ
オンからの第２線８１２はスイッチング装置７５１の第
４人力に与えられ、又抵抗８１４を介して演算増幅器８
１６の非反転入力へも与えられる。ジオフオン信号線８
１２は又抵抗８１８，８１９を介してスイッチング装置
７５１の第１出力にも結合される。

スイッチング装置７５１の第１出力は抵抗８１９．８２
１を介してスイッチング装置７５１の第３出力へ結合さ
れる。スイッチング装置７５１からの第３人力、第２出
力及び第４出力は全て接地される。スイッチング装置７
５１の第３人力はスイッチＳ３に結合され、スイッチン
グ装置７５１の第４人力はスイッチＳ４に結合されてい
る。スイッチング装置７５１の第４出力は各々スイッチ
３１−８４に結合されている。

コンデンサ８２３の正側は演算増幅器８１１の非反転入
力に結合されている。コンデンサ８２３の負側は接地さ
れている。ダイオード８２４の陰極側とダイオード８２
６の陽極側は共に演算増幅器８１１の非反転入力に結合
されている。ダイオード８２４の陽極側はダイオード８
２７の陰極、ダイオード８２８の陽極、ダイオード、８
２６の陰極、そしてツェナー・ダイオード８２９の陰極
に結合されている。８２６の陰極は又ツェナーダイオー
ド８２９の陰極、ダイオード８２７の陰極、及びダイオ
ード８２８の陽極に結合されている。

ダイオード８２９の陽極はツェナーダイオード８３１の
陽極に結合されている。ツェナーダイオード８３１の陰
極は接地されている。ダイオード８２８の陽極はダイオ
ード８２７の陽極に結合されている。ダイオード８２７
の陽極はダイ′オード８２８の陰極と同様に８１６の非
反転入力に結合されている。コンデンサ８３３の正側も
反部ｑ増幅器８１６の非反転入力に結合されている。コ
ンデンサ８３３の負側は接地されている。

演算増幅器８１１の反転入力は可変抵抗８３５を介して
演算増幅器８１６の反転入力に結合されている。演算増
幅器８１１の出力は抵抗８３６を介して演算増幅器８３
８の非反転入力へ結合される。演算増幅器８１１の出力
は又抵抗８３９を介して演算増幅器８１１の反転入力へ
帰還される。

演算増幅器８１６からの出力は抵抗８４１を介して演算
増幅器８３８の反転入力へ結合される。演算増幅器８１
６の出力は又抵抗８４３を介して演算増幅器８１６の反
転入力へ結合される。

演算増幅器８３８の非反転入力は抵抗８４４を介して接
地される。演算増幅器８３８からの出力信号８４６は第
１９図に図示したマルチプレクサ８０１へのチャネル１
人力として与えられる。第１９図に図示したマルチプレ
クサ８０１は第２ｂ図に図示したノツチ・フィルタ１５
１に関係づるマルチプレクサに対応する。演算増幅器８
３８からの信号８４６は又抵抗８４８と可変コンデンサ
８４９とを介して演算増幅器８３８の反転入力に結合さ
れる。演算増幅器８３８からの信号８４６は又第２０図
に図示したＳ／）−１マルチプレクサ９５１に送られる
。

抵抗８３９．８４３及び可変抵抗８３５と共に演算増幅
器８１１．８１６は差動入力対差動出力演算増幅器を構
成する。差動入力対差動出力演算増幅器の利得は主に可
変抵抗８３５と固定抵抗８３９．８４３の値により決定
される。差動信号のみが増幅され、共通モード信号は増
幅されないで通過する。

演算増幅器８１１．８１６からの出力信号を構成する差
動出力は、シングルエンド出力増幅器への差動入力とし
て機能する演算増幅器８３８へ与えられる。共通モード
信号は演い増幅器８３８により拒絶され、差動信号のみ
が増幅される。演算増幅器８１１，８１６から構成され
る差動入力対差動出力増幅器の入力部（よ抵抗８１８，
８１９、８２１から構成される。抵抗８１８．８１９．
８２１は平衡入力インピーダンスを保持しつつアースへ
の直流路を与える。抵抗８９．８１４、ダイオード８２
４．８２６．８２７．８２８、ツェナーダイオード８２
９．８３１から構成される抵抗・ダイオード回路は、演
算増幅器８１１．８１６から構成される２重演算増幅器
の過渡保護を提供するクリップ回路を構成する。この回
路は主に稲妻に対する保護を与えるために設けられてい
る。

コンデンサ８２３．８３３は単に高周波フィルタとして
作用する。

第２ｂ図に図示したＲＴＵがデータ入手モードにある時
、スイッチング装置７５１に図示したスイッチＳ１、Ｓ
２、Ｓ４は［１され、かつスイッチＳ３は閉じられてい
る。ジオフオン入力信号８０７．８１２は差動増幅器８
１１．８１６から構成される差動入力対差動出力差動増
幅器への入力として直接与えられる。信号８０７，８１
２間の差は差動入力対差動出力差動増幅器で増幅され、
増幅信号は演算増ｒＡ器８３８から構成されるシングル
・エンド出力増幅器への差動入力へ与えられる。増幅器
８３８はジオフオン装置で検出した地震データを表わす
単一出力信号８４６を与える。

信号８４６はＲＴＵがデータ入手モードにある時第１９
図に図示したマルチプレクサ８０１へ直接送られる。

ＲＴｔＪが試験モードにある時３種の試験がジオフオン
装置に対して実施される。３種の試験は漏れ試験、連続
性試験、浮遊試験と呼ばれる。漏れ試験はジオフオン線
と大地間の漏れ抵抗を測定する。漏れ試験の間、信号線
６７４ａ−ｃｌにより与えられる指令信号はスイッチＳ
１を閉じ、スイッチＳ２、Ｓ３、Ｓ４を開放させる。試
験線６９４によりスイッチング装置７５１へ電圧が与え
られる。この電圧は閉じているスイッチＳ１を介り、て
ジオフオン入力線８０７からジオフオン線へ送られる。

ジオフオン線から大地への電流漏れは、試験線６９４を
通して送られる試！７Ａ電圧を減少させる効果を有する
電圧分かｊ冬作用を発生さゼる。第１５図に図示したス
イッチング装置６８１に送られる基準電圧と、信号１Ｉ
２６９４によりＳ　／　）−１マルチプレクサ９５１へ
送られる試験電圧との間の差がジオフオン線から大地へ
の漏れ抵抗を表わす。

連続性試験は信号線８０７．８１２により表わされる入
力端子間の内部抵抗を測定する。連続性試験を実行する
ため、信号線６７４ａ−ｄを通して送られる指令信号に
よりスイッチＳ１．Ｓ４は閉じ、スイッチＳ２、Ｓ３は
開放される。基準電圧が再び試験線６９４を介してスイ
ッチング装置７５１へ送られ、基準電圧はスイッチＳ１
を通して信号線８０７によりジオフオン装置に送られる
。

スイッチＳ４が閉じているため、基準電圧からの電流は
ジオフィン線中を流れる。この電流によりジオフオン上
に発生する電圧を、データ入手手順で前述したように前
置増幅器装置により増幅する。

ジオフオン線の内部抵抗に比例する１２幅電圧を信号線
８４６により第２０図に図示したＳ　／　Ｉ−１マルチ
プレクサ９５１への入力として与える。

浮遊試験は信号線８０７，８１２により表わされるジオ
７Ａ＞装置の入力端子上に調整電圧を与え、ジオフオン
装置懸架質量をその通常静止位置から浮遊させる。電圧
が解放されて質量が降下すると、減衰振動信号が発生さ
れ、これは最終的にジオフオン装置の性能パラメータを
定めるために解析される。浮遊試験を開始するため、信
号線６７４ａ−ｄにより与えられる指令信号によりスイ
ッチＳ１と８４は閉じてスイッチ＄２と８３は開放する
。試験線６９４により電圧がスイッチング装置７５１に
送られる。この電圧はスイッチＳ１を介して信号線８０
７によりジオフオン装置に送られる。スイッチＳ４を介
してジオフオン装置から大地へ電流が流れる。このよう
にしてジオフオン装置上に発生した電圧は上述のように
前８１！！１幅器により増幅され、信号線８４６により
第１５図に図示した基準電圧源６８４に送られる。基準
電圧源６８４は信号線８４６により与えられる前置増幅
器出力を元の基準電圧と比較し、誤差電圧を発生する。

誤差電圧は増幅され、１Ｓ準電圧に対して上述したのと
同様に試験線６９４によりジオフオン装置に送られる。

ジオフオン装置に送られる電圧はこのように調整されて
、信号８４６により表わされるジオフオンから送られる
電圧と信号６９４により表わされるジオフオンへ送られ
る電圧との間の差を減する。

スイッチＳ１と８４とを開放することによりジオフオン
から電圧が除去される。ジオフオン装置から電圧が除去
されると、ジオフオン・コイルの質量はその元の位置の
まわりに振動し、前述の信号に減衰運動が発生し、この
信号は信号線８０７．８１２上の電圧として表わされる
。ジオフオン装置の発生した応答信号は前述のように前
置増幅器により増幅され、信号線８４６により第２０図
に図示したＳ／Ｈマルチプレクサ９５１への入力として
与えられる。

第２ｂ図に図示したノツチ・フィルタ１５１とエリアス
・フィルタ１６１は第１９図により詳細に図示されてい
る。ノツチ・フィルタ１５１とエリアス・フィルタ１６
１には４個の同一のチャネルが設けられているが、再び
便宜上１チヤネルのみが第１９図に図示されている。４
個のチャネルのデータがマルチプレクサ８０１へ送られ
る。信号８４６は第１９図に図示した演算増幅器８３８
からのチャネル１人力へ送られる。マルチプレクサ８１
には又第１６図に図示したバッファ増幅器７４８の出力
からの基準電圧信号７４９が与えられる。信号７４９は
マルチプレクサ８０１により４個のチャネルの各々に与
えられる。マルチプレクサ８０１からの出力信号８６１
はマルチプレクサ８０１からのチャネル１出力を表わす
。同様に、出力信号８６２−８６４はマルチプレクサ８
０１からのチャネル２−チャネル４出力を表わす。

マルチプレクサ８０１からの信号８６１は抵抗８６７．
８６８を介してポテンショメータ８７１のワイパ・アー
ム８７４へ送られる。抵抗８６７．８６８は信号線８７
３により共に結合される。信号８６１は可変抵抗８７１
から抵抗８７２を介して演算増幅器８７８の非反転入力
へ与えられる。

信号線８７３へ結合されているコンデンサ８７９は高周
波フィルタとして設けられている。コンデンサ８８１の
正側は信号線８７３に結合されている。コンデンサ８８
１の負側はコンデンサ８８３の負側に結合されている。

コンデンサ８８３の正側は演算増幅器８７８の非反転入
力に結合されている。演算増幅器８７８からの出力信号
８８５は演算増幅器８７８の反転入力に結合されている
。

出力信号８８５は又抵抗８８８．８８９から構成される
電圧分割器回路を介して演算１１９幅器８８７の非反転
入力にも送られる。演０増幅器８８７からの出力信号８
９１は演算増幅器８８７の反転入力へｇ！還される。出
力信号８９１は又コンデンサ８９３の負側に結合されて
いる。コンデンサ８９３の正側はポテンショメータ８７
１のワイパ・アーム８７４へ結合されている。出力信号
８９１と演算増幅器８８７もポテンショメータ８９６の
ワイパ・アーム８９５に結合されている。、ポテンショ
メータ８９６は抵抗８９７を介してコンデンサ８８１．
８８３の負側に結合されている。

演算増幅器８７８からの出力信号８８５は又抵抗９０１
を介してポテンショメータ９０４のワイパ・アーム９０
２にも送られる。ポテンショメータ９０４は抵抗９０７
を介て演算増幅器９０６の非反転入力へ結合されている
。＠算増幅器８７８からの信号８８５は又コンデンサ９
０９の正側に送られる。コンデンサ９０９の負側はコン
デンサ９１１の負側に結合されている。コンデンサ９１
１の正側は演算増幅器９０６の非反転入力に結合されて
いる。演算増幅器９０６からの出力信号９１２は演算増
幅器９０６の反転入力へ帰還される。

演算増幅器９０６からの出力信号９１２は又抵抗９１４
．９１５から構成される電圧弁ｖＪ回路を通して演算増
幅器９１７の非反転入力へも送られる。

演算増幅器９１７からの出力信号９１９は演算増幅器９
１７の反転入力へ帰還され、又コンデンサ９２１の負側
にも与えられる。コンデンυ９２１の正側はポテンショ
メータ９０４のワイパ・アーム９０２へ結合される。演
算増幅器９１７からの出力信号９１９は又ポテンショメ
ータ９２４のワイパ・アームへも送られる。ポテンショ
メータ９２４は抵抗９２５を介してコンデンサ９０９．
９１１の負側に結合される。

信号線９１２は第２ｂ図に図示したノツチ・フィルタか
らエリアス・フィルタ１６１への出力として与えられる
。第１９図に図示したノツチ・フィルタは回路のＱを上
げるため能動帰還を用いた双Ｔ型ノツチ・フィルタであ
や。ノツチ・フィルタとして双Ｔ型フィルタを用いるこ
とは公知である。第１９図に図示した回路のＱを上げる
と非常に狭い阻止帯帯域が与えられる。演σ増幅器８７
８．８８７と図示した付随回路から構成される双。

Ｔ型ノツチは本発明の望ましい実施例では５９．８Ｈ２
のノツチ周波数を有する。演算増ｒＡ器９０６．９１７
と図示した付随回路から構成される双Ｔ型フィルタは本
発明の望ましい実施例では６０．２ｔｌｚのノツチ周波
数を有する。回路が直列であるため、５ＱＩＩＺを阻止
する応答が得られる。

探査している区域を横断する電線により５Ｑ）ｌｚの干
渉が一般的に発生するため、６０１１２周波数の阻止は
望ましい。

エリアス・フィルタの２つのチャネルは第２ｂ図に図示
した前置増幅器から与えられる各チャネルのデータに対
して設けられている。主に演算増幅器９３２と図示の付
随回路を含む１つのチャネルは１２４Ｈ２の遮断周波数
を有する。主に第１９図に図示した演算増幅器９３１と
付随回路とを含む第２のエリアス・フィルタは６２１１
２の遮断周波数を有する。エリアス・フィルタは１２極
バターワース（Ｂｕｔｔｅｒｗｏｒｊｈ　）低域能動フ
ィルタである。

各段のコンデンサ及び抵抗値は１２極バターワース・フ
ィルタの特定の「極対」に等価な応答を発生するよう選
択される。６四の異なる「極対」段をカスケード接続し
て全フィルタから１２極バターワース応答を与える。１
２極バターワース・フィルタに含まれる回路は公知であ
る。このため、第１９図には各遮断周波数に対する１２
極バターワース・フィルタの単段のみが図示されている
。

演算増幅器９０６からの出力信号線９１２は抵抗９３３
．９３５を介して演算増幅器９３２の非反転端子に結合
されている。抵抗９３３．９３５は共に信号線９３６に
より結合されている。信号線９３６は抵抗９３８を介し
て演算増幅器９３２の反転入力に結合されている。コン
デンサ９３９は演算増幅器９３２の非反転入力に結合さ
れている。

演算増幅器９３２からの出力信号９４１は演算増幅器９
３２の反転入力に結合され、又抵抗９４３を介して１２
極バターワース・フィルタの次段へ送られる。１２４Ｈ
ｚの遮断周波数を有する１２極バターワース・フィルタ
の次段は第１９図から削除され、信号９４１は第２０図
に図示した遮断周波数セレクタ回路９６３に直接抵抗９
４３を介して送られているのが図示されている。

信号ｔａ９１２は又抵抗９５２，９５３を介して演算増
幅器９３１の非反転入力へ送られる。抵抗９５２．９５
３は信号９５４により共に結合されている。信号線９５
４はコンデンサ９５５を介して演算増幅器９３１の反転
入力に結合されている。

コンデンサ９５６は演算増幅器９３１の非反転入力に結
合されている。演算増幅器９３１からの出力信号９５７
は演算増幅器９３１の反転入力へ帰還され、又抵抗９５
９を介して第２０図に図示した遮断周波数選択回路９６
３へ結合される。第２０図に図示した遮断周波数選択回
路９６３を用いて第２０図に図示したマルチプレクサ８
５１ヘデータを与えるために用いられるエリアス・フィ
ルタを選択する。ここで再び簡単のため、６２１１ｚの
遮断周波数を有する１２極バターワース・フィルタの次
段は削除され、信号９５７は直接抵抗９５９を介して遮
断周波数選択回路９６３へ送られているのが示されてい
る。１２極バターワース・フィルタの次段は第１９図に
図示した段に対して説明したものと同一に形成されてい
る。

インパルス試験を用いて第２ｂ図に図示したノツチ・フ
ィルタ１５１とエリアス・フィルタ１６１の応答を試験
する。インパルス試験を実行するため、信号線７４９に
より電圧がマルチプレクサ８０１へ送られる。マルチプ
レクサ８０１は第１９図に図示したノツチ・フィルタと
エリアス・フィルタへの入力として信号７４９により与
えられる電圧を与える。このインパルスはノツチ・フィ
ルタとエリアス・フィルタを鳴動させる効果を有し、こ
のようにしてノツチ・フィルタとエリアス・フィルタの
応答が決定できる。ノツチ・フィルタとエリアス・フィ
ルタのインパルス応答は利得範囲増幅器装置１７１を介
して第２ｂ図に図示したＡ／Ｄ変換装置１４１へ与えら
れる。

第２ｂ図に図示した利得レンジ僧幅器装ｆｆ１１７１と
へ／Ｄ変換装置は第２０図により詳細に図示されている
。前述したように、２ミリ秒のサンプリング速度が対応
する１２４Ｈｚ遮断周波数を有するエリアス・フィルタ
からの出力信号９４１と、４ミリ秒のサンプリング速度
に対応する６２Ｈ２遮断周波数を有するエリアス・フィ
ルタからの出力信号９５７は入力としてスイッチング装
置９６３へ送られる。同様に、第２ｂ図に示すようにエ
リアス・フィルタからのチャネル２出力を表わす信号１
６３ａ−ｂは入力としてスイッチング装置９６４へ与え
られる。信号１６４ａ−ｂはスイッチング装置９６５へ
の入力として与えられ、信号１６５ａ−ｂはスイッチン
グ装置９６６への入力として与えられる。データ保持ラ
ッチ９６０から制御信＠９６７が各スイッチング装ｆｉ
９６３−９６６へ与えられる。制御信号９６７を用いて
、フィルタ９６８−９７１へ送られるエリアス・フィル
タからのチャネルを選択する。制御信号９６７により１
２４１１Ｚｍ断又は６２１１ＺｍｌｌＨフィルタのどち
らかが選択され、スイッチング装置Ｗ９６３−９６６は
データ信号９７２−９７５をフィルタ９６８−９７１へ
各々与える。フィルタ９６８−９７１は信号９７２−９
７５から直流オフセットを除去するために用いられる単
極高域フィルタである。

データはフィルタ９６８−９７１からマルチプレクサ８
５１へ送られる。マルチブレク＋ｊ８５１にはアース基
準信号９７８も与えられ、又第１６図に図示したバッフ
ァ増幅器７４８の出力からの電圧基準信号７４９も与え
られる。マルチプレクサ８５１のスイッチングは制御信
号９７９により制御される。

マルチプレクサ８５１からの出力は第１段増幅器９８１
への入力として与えられる。第１段増幅器９８１は４個
のサンプル保持（Ｓ／Ｈ’）増幅器９８３−９８６から
構成される。Ｓ／Ｈ増幅器９８３は１の利得を有し、か
つＳ／）（増幅２！；９８４−９８６は各々１６の利得
を有する。Ｓ／ト１増幅器９８３−９８６のサンプル及
び保持機能はデータ保持ラッチ９６０から各々のＳ／Ｈ
増幅器９８３−９８６へ与られる制御線９８８によりυ
制御される。

マルチプレクサ８５１からの出力信号はＳ／Ｈ増幅器９
８３への入力として、又Ｓ／Ｈ増幅器９８４への第１人
力として与えられる。Ｓ／Ｈ増幅器９８４からの出力は
Ｓ／Ｈ増幅器９８５への第１人力として与えられる。Ｓ
／Ｈ増幅器９８５からの出力はＳ／Ｈ増幅器９８６への
第１人力として与えられる。Ｓ／ｌ−（増幅Ｗ９８３−
９８６の合名からの出力はマルチプレクサ９９１へ与え
られる。このようにして、１．１６．２５６．４０９６
の利得が第１段増幅冴９８１から得られる。

Ｓ／）Ｉ増幅器９８４には又電流−電圧変換器９９４か
らの出力信号９９３も与えられる。信号９９３は以下の
段落でより詳細に説明する電圧オフセット（ＶＯ５）補
償信号として用いられる。Ｓ／日増幅器９８５には電流
−電圧変換器９９７からの出力信号９９６が与えられる
。信号９９６も信号９９３と同様に電圧オフセット補償
信号として用いられる。Ｓ／Ｈｊ！！を幅器９８６には
電流−電圧変換器９９９からの出力信号９９８が第２人
力として与えられる。信号９９８も電圧オフセット補償
信号として用いられる。

第１段増幅器９８１からの出力信号は第２段増幅器１０
ｏ１への入ノｊとして与えられる。第２段増幅器１００
１は各々が２の利得を有する３個の増幅器１００３−１
００５から構成される。第１段増幅器９８１からの出力
信号１０００はマルチプレクサ１００７への入力として
与えられ、又増幅器１００３への第１人力としても与え
られる。

増幅器１００３からの出力は増幅器１００４への第１人
力として与えられ、又比較器１００９への入力としても
与えられる。増幅器１００４からの出力は増幅器１００
５への第１人力として与えられる。増幅器１００３−１
００５の各々の出力はマルチプレクサ１００７への入力
として与えられる。マルチプレクサ１００７のスイッチ
ングはデータ保持ラッチ９６０から与えられる制御ＩＩ
線１０１１によりミリ御される。比較器１００９の出力
ばデータ・バス・バッファ９６０への入力として与えら
れる。

第２人力信号１０１４は増幅器１０１５の出力から増幅
５１００３への入力として与えられる。

信号１０１４は信号９９３．９９６．９９８と同様に電
圧オフセット補償信号として用いられる。

信号１０１７は増幅器１０１８から増幅器１００４への
第２人力として与えられる。信号１０２１は増ａ器１０
２２から演算増幅器１００５への第２人力として与えら
れる。信号１０２１は又電圧オフセット補償信号として
用いられる。

第２設地幅器複合体１００１からの出力信号１０２４は
バッファ増幅器１０２５を介してマルチプレクサ９５１
へ送られる。バッファ増幅器１０２５からの出力は又比
較器１ｏ２７への入力としても送られる。比較器１０２
７からの出力はデータ保持ラッチ９６０への入力として
与えられる。

アドレス・デコーダ１０３１に印加される６８００マイ
クロプロセツサからのアドレス線１００によりアドレス
が利得レンジ増幅器装置へ与えられる。アドレスはアド
レス・デコーダ１０３１によりデコードされ、信号Ｊ！
１０３２によりデータ保持ラッチ９６０へ与えられる。

これらのデコードされたアドレス線は６８００マイクロ
プロセツサ・データ・バスと利得レンジ増幅器装置ラッ
チとバッファ間のデータの転送を制御する。データ保持
ラッチ９６０からディジタル・アナログ（Ｄ／Ａ）変換
器１０４１−１０４３へ３組の信号線１０３５−１０３
７が与えられる。Ｄ／Ａ変換器１０４１からの出力は電
流−電圧変換器９９４への入力として与えられる。Ｄ／
Ａ変換２３１０４２からの出力は電流−電圧変換器９９
７への入力として与えられる。Ｄ／Ａ変換器１ｏ４３か
らの出力は電流−電圧変換器９９９への入力として与え
られる。

マルチプレクサ９５１からの出力はサンプル保持増幅器
１ｏ５１へ送られる。サンプル保持増幅器１０５１から
の出力はアナログ・ディジタル（Ａ／Ｄ）変換器１０５
２へ与えられる。Ａ／Ｄ変換器１０５２からの出力は６
８００マイクロプロセツサのデータ・バス２００へ与え
られる。

温度センサ１０５３を設けてＲＴＵの温度指示を与える
。ＲＴＵの温度を表わす出力信号１０５４はマルチプレ
クサ９５１への入力として与えられる。

動作中、電圧オフセット補償用に利得レンジ増幅器装置
で使用される２４の値がデータ入手に際して利得レンジ
増幅器装置を使用する前に６８００マイクロプロセツサ
・メモリに計算され記憶されなければならない。電圧オ
°フセット補＠値はサンプル保持増幅器９８４−９８６
と増幅器１００３−１０．０５には対して決定される。

サンプル保持増幅器９８３には何の値も決定されない。

必要な電圧オフセット補償値を決定する１＝め、ヂＡア
ネル１が選択されその入力はアースされる。次いでマル
チプレクサ９９１．１００７を用いてサンプル保持増幅
器９８３を除く各増幅器の出力をマルチプレクサ９５１
へ与える。出力信号はサンプルされ、Ａ／Ｄ変換を行な
うのに十分な時間の間保持され、Ａ／Ｄ変＃器１０５２
からデータバス２０ｏにより６８００マイクロプロセツ
サへ与えられる。試験されている増幅器の各々に対しで
ある値が計算され、これはその各入力へ印加されると増
幅器の出力を零に駆動する。各増幅器のこれらの値は６
８００マイクロプロセツサ・メモリに記憶され、以後デ
ータ入手過程の間の電圧オフセット補償に使用される。

電圧補償値を表わす信号１０３５−１０３７をＤ／Ａｌ
換１１１０４３へ与えるアドレス・デコーダ１０３１と
データ保持ランチ９６０により電圧補償値が利得レンジ
増幅器装置へ与えられる。Ｄ／Ａ変換器１０４１−１０
４３と電流−電圧変換器９９４．９９７．９９９は時分
割されてデータ入手過程で使用されている特定の増幅器
に補ｒＪｉ値を与える。４つの補償値が増幅器毎に、１
つが各チャネルに決定されるように４つのチャネルを走
査して増幅器からデータを収集する。この結果全体で２
４個の値となる。これらの値はオフセット補償に用いる
ためメモリに記憶される。

２４電圧オフセツト値がメモリに記憶されると、データ
収集過程が開始される。データ収集過程では、第１段増
幅器９８１のサンプル保持増幅器がサンプル保持バッフ
ァとして作用し、加えて利得の殆んどを提供する。動作
時に、あるチャネルがマルチプレクサ８５１により選択
されて第１段増幅器９８１へ与えられる。サンプル保持
増幅器９８３−９８６の全てはデータ入手過程が開始さ
れるとサンプル・モードに置かれる。サンプル保持増幅
器９８３−９８６は安定化を可能にする十分な時間の間
サンプルし、十分な時間が経過した後、６８００マイク
ロプロセツサからのアドレスに応答してデータ保持ラッ
チ９６０から与えられる制御信号９８８により全てのサ
ンプル保持増幅器９８３−９８６は同時に保持状態にセ
ットされる。

サンプル保持増幅器９８３からの出力信号はマルチプレ
クサ９９１から増幅器１００３を介して比較器１００９
へ与えられる。サンプル保持増幅器９８３からの出力信
号が０．５Ｖ以下である場合、比較器１００９からの出
力信号は、マルチプレクサ８５１からの信号出力を８■
を越すことなく１６倍の係数だけ増幅可能であることを
データ・バス・バッファ９６０へ指示する。これはＡ／
Ｄ変換器の入力電圧限界（１０■）を越さないことを保
証する。一般に、これは比較器１００９の出力をサンプ
リングすることにより６８００マイクロプロセツサによ
り成される。この信号が低状態に切換わると、マルチプ
レクサ９９１からの出力信号１０ｏＯは０．５ｖを越え
る。

サンプル保持増幅器９８３からの出力信号が０．５Ｖを
越えない場合、マイクロプロセッサはマルチプレクサ９
９１を切換え、サンプル保持増幅器９８４からの出力信
号を増幅ｎ１００３を介して比較器１００９へ与える。

再び、比較器からの出力を検査して、サンプル保持増幅
器９８４からの出力信号が０．５Ｖを越えたかどうかを
確認する。サンプル保持増幅器９８４からの出力が０．
５ｖを越えない場合、比較器１００９からの出力は高状
態にとどまり、マイクロプロセッサはマルチプレクサ９
９１にサンプル保持増幅器９８５からの出力信号をマル
チプレクサ９９１からの出力信号１０００として選択す
るよう指令する。

サンプル保持増ｆｉ器の選択は制御１１線９８８により
制御される。この過程は、サンプル保持増幅器９８３−
９８５の内の１つからの出力０．５Ｖを越えていること
がわかるまで、又はサンプル保持増幅器９８６からの出
力がマルチプレクサ９９１からの出力として与えられる
まで続行される。

０．５Ｖを越えているサンプル保持増幅器９８３−９８
５からの第１出力がマルチプレクサ９９１を用いてマイ
クロプロセッサにより選択され、残りのサンプル保持増
幅器は検査されな１Ｘ。

信号９９３，９９６．９９８により表わされる補償値は
データ入手過程の間使用されて、サンプル保持増幅ＶＳ
９８４−９８６から通常出力される信号に加算又は減算
することにより所要電圧オフセット補償が与えられる。

サンプル保持増幅器９８３−９８６がサンプルにセット
されると、サンプル保持増幅器９８４−９８６の補償値
は３周のＤ／Ａ変換器１０４１−１０４３に記憶される
。

サンプル保持増幅Ｂ９８３−９８６が保持にセットされ
た後、第２段増幅器１００３−１００５の補償値はＤ／
Ａ変換器１０４１−１０４３に記憶される。新たな補償
値はＭ１段サンプル保保持幅器９８４−９８６により保
持された電圧レベルを変更できない、何故なら保持モー
ドにあるがらである。これにより第１段及び第２段増幅
器のオフセットを補償する際にＤ／Ａ変換器を時分割す
ることが可能となる。

第１段増幅器９８１からの出力が決定された後、出力は
信号１０００としてマルチプレクサ１ｏ○７へ与えられ
る。非増幅信号１０００はシリ陣信号１ｏ１１に応答じ
てマルチプレクサ１０ｏ７がら信号１ｏ２４として最初
に与えられ、このｆｉｌ＋御信号１０１１は６８００マ
イクロプロセツサからのアドレスとデータに応答してデ
ータ保持ラッチ９６０から与えられる。マルチプレクサ
１００７からの出力は出力バッファ１０２５を介して比
較器１０２７への入力として与えられる。比較器１０２
７はマルチプレクサ１００７からの出力が４Ｖを越えて
いるかどうかに関する決定を下ず。マルチプレクサ１０
０７からの出力が４Ｖを越えていない場合、Ａ／Ｄ変換
器１０５２に設定された８Ｖ入力限界を越えることなく
２つの係数を乗算可能である。比較器１ｏ２７からの出
力は前述したようにデータ・バス・バッファ９６０への
入力として与えられる。比較器１０２７からの出力は、
マルチプレクサ１００７からの出力が４Ｖを越える時ま
で高状態に保持される。マルチプレクサ１００７からの
出力が４ｖを越えとる、比較１０２７からの出力は低状
態となり、マルチプレクサ９９１からの出力がマルチプ
レクサ９５１に与えられる出力として選択される。増幅
器１００３−１００５からの出力の各々が、比較器１０
２７の出力が低状態となる時まで比較器１０２７へ与え
られる。この時利得レンジ設定手順は完了し、このよう
にして４ｖを越える第１１１幅器からの出力又は増幅器
１００５の出力がマルチプレクサ９５１に与えられる。

１度出力が選択されてマルチプレクサ９５１に与えられ
ると、チャネル・マルチプレクサ８５１は利得レンジ増
幅器中の次のチャネルに進行し、利得レンジ設定過程が
繰返される。

マルチプレクサ９５１へ与えられたデータはＡ／Ｄ変換
器１ｏ５２によりディジタル形式に変換され、前述した
のと同様に６８００マイクロプロセツサ・データ・バス
２００へ与えられる。

マルチプレクサ９５１には又第２ｂ図に図示した電源及
びレギュレータ１８６から信号１８８−１９９も与えら
れる。電源及びレギュレータにより与えられる様々な電
圧レベルを表わすこれらの信号はＡ／Ｄ変換器１０５２
によりディジタル形式に変換され、Ａ／Ｄ変換器１０５
２から６８００マイクロプロセツサ・データ・バスへ与
えられる。これらの信号１８８−１９９は第２ｂ図に図
示したＲＴＵの電源の利用可能性を指示する。

Ｍ２ｂ図に図示した電源レギュレータ１８６は第２１図
により詳細に図示しである。第２１図を参照すると、電
池バンク１１０１は第２ｂ図で前述した供給ｆｉ１１９
６−１９９により４種の出力電圧を供給する。供給線１
９６は＋８．７５Ｖを、供給線１９７は＋１８．７５Ｖ
を、供給線１９８は−６，２５Ｖを、供給線１９９は−
１８，７５Ｖを供給する。供給線１９８はＲＴＵに直接
与えられる。供給線１９８．１９７．１９９は電圧レギ
ュレータ１１ｏ３に与えられ、又ＲＴＵに直接与えられ
る。電圧レギュレータ１１０３には又第２ｂ図に図示し
たマイクロプロセッサ１１１からのａＩ１１御信号１８
７も供給される。

供給線１９６．１９７．１９９により与えられる電圧と
信号線１８７により与えられる指令信号とに応答して、
電圧レギュレータ１１０３は第２ｂ図で前述した複数個
の出力信号を与える。信号！１１８８は＋１２Ｖを、信
号線１８９は＋１５Ｖを、信号線１９０は一５■を、信
号線１９１は一１２Ｖを、信号線１９２は一１５Ｖを、
信号線１９３は＋５Ｖを、信号線１９４は＋５■を、信
号信号線１９５は＋５ｖを供給する。レギュレータ１１
０３は主に線路１８８−１９５の各電圧レベルを設定し
保持するために用いられる、こうしないと電圧レベルは
使用に伴う電荷不足（特性放電カーブ）、その放置寿命
、温度等による電池パック１１０１から与えられる電圧
レベルの変動に従って変動する。

第２１図に図示した電圧レギュレータ回路は第２２ａ図
及び第２２ｂ図により詳細に図示されてイル。第２２ａ
図を参照すると、マイクロプロセッサからの信号１８７
ａは＋１５Ｖ電源１８９をオンにする指令を表わす。信
号１８７ａは＋１５Ｖ信号１８９をオンにしたい時には
高状態となる。

信号１８７ａはバッファ増幅器１１１１に送られ、又抵
抗１１１２を介してアースされる。バッファ増幅器１１
１１からの出力は抵抗１１１３を介してトランジスタ１
１１５の入力に送られる。＋５Ｖ電源１９４は抵抗１１
１８を介してバッファ増幅器１１１１の出力に結合され
、又抵抗１１１３を介してトランジスタ１１１５のベー
スに結合される。

＋１８．７５Ｖの電圧レベルを有する電源１９７は抵抗
１１２１．１１２２を介してトランジスタ１１１５とト
ランジスタ１１１９のコレクタに結合される。電源１９
７は又トランジスタ１１２４のエミッタに送られる。ト
ランジスタ１１１５のコレクタは抵抗１１２２を介して
トランジスタ１１２４のベースに結合される。トランジ
スタ１１１５のエミッタはトランジスタ１１１９のベー
スに結合されている。トランジスタ１１１９のエミッタ
は接地される。トランジスタ１１２４のコレクタは電圧
レギュレータ１１２６への入力として与えられ、又コン
デンサ１１２７を介して接地される。電圧レギュレータ
１１２６のアース人力１１２９は接地される゛。電圧レ
ギュレータ１１２６からの出力はＲＴＵへの供給電圧１
８９として送られる。電圧レギュレータ１１２６からの
出力も又コンデンサ１１３１を介して接地される。前述
したように、供給電圧１８９は＋１５Ｖの電圧レベルを
有する。

指令信号１８７ａが高状態となると、バッファ増幅器１
１１１からの出力は高状態となり、＋５Ｖｍ源１９４か
らトランジスタ１１１５のベースへ電流が流れることを
可能にする。トランジスタ１１１５．１１１９はダーリ
ントン対を構成する。

１！！１８７ａの信号に応答してトランジスタ１１１５
がオンとなると、トランジスタ１１１９もオ゛ンとなっ
てトランジスタ１１２４のベースから電流が流れる。ト
ランジスタ１１２４はオンとなり、トランジスタ１１２
４から与えられる電圧に応答して調整＋１５Ｖ出力を与
える電圧レギュレータ１１２６へ＋１８．７５Ｖ入力を
与える。コンデンサ１１２７．１１３１は電圧レギュレ
ータ１１２６を安定化する。

＋５Ｖ電源１９３をオンする指令であるマイクロプロセ
ッサからの１３号１８７ｂはバッファ増幅器１１３３へ
の入力として与えられ、又抵抗１１３４を介して接地さ
れる。バッファ増幅器１１３３からの出力は抵抗１１３
７を介してトランジスタ１１３５のベースに結合される
。＋５■電源は抵抗１１４１．１１３７を介してトラン
ジスタ１１３５のベースに結合され、又抵抗１１４１を
介してバッファ増幅器１１３３の出力にも結合される。

バッファ増幅器１１３３からの出力も又コンデンサ１１
４２を介して接地される。

トランジスタ１１３５のコレクタとトランジスタ１１４
３のコレクタは抵抗１１４５．１１４６を介して＋８．
７５Ｖｆｉ源１９６に結合される。

信号１９６もトランジスタ１１４８のエミッタに結合さ
れる。トランジスタ１１３５．１１４３のコレクタは抵
抗１１４５を介してトランジスタ１１４８のベースに結
合される。電′に！１９６は抵抗１１４６を介してトラ
ンジスタ１１４８のベースに結合される。トランジスタ
１１３５のエミッタはトランジスタ１１４３のベースに
結合される。

トランジスタ１１４３のエミッタは接地される。

トランジスタ１１４８のコレクタはコンデンサ１１５１
を介して接地され、又電圧レギュレータ１１５２への入
力として与えられる。電圧レギュレータ１１５２へのア
ース人力１１５４はポテンショメータ１１５５を介して
接地される。ポテンショメータ１１５５のワイパ・アー
ムは接地される。

電圧レギュレータ１１５２へのアース人力１１５４も又
コンデンサ１１５７を介して接地される。

電圧レギュレータ１１５２からの出力はＲＴＵへの＋５
１ｆａ電圧１９３として与えられ、又コンデンサ１１５
９を介して接地される。

信号１８７ｂは＋５Ｖｌ電源１９３をオンしたい時に高
状態となる。信号１８７ｂが高状態となると、バッファ
増幅器１１３３からの出力は高状態となって、＋５Ｖ電
源１９４がらトランジスタ１１３５のベースへ電流が流
れることを可能にする。

トランジスタ１１３５は＋５ｖ電源１９４がらの電流に
応答してオンとなり、トランジスタ１１３５と共にダー
リントン対を構成するトランジスタ１１４３もオンとな
る。トランジスタ１１３５．１１４３から構成されるダ
ーリントン対がオンとなると、トランジスタ１１４８の
ベースから電流が流れる。このようにしてトランジスタ
１１４８はオンとなり、＋８．７５Ｖ電源電圧を電圧レ
ギュレータ１１５２へ印加することとなる。入力電圧に
応答して、電圧レギュレータ１１５２は調整＋５Ｖ？［
諒１９３をＲＴＵに与エル。

コンデンサ１１５１．１１５９は電圧レギュレータ１１
５２を安定化する。ポテンショメータ１１５５は電源１
９３の電圧レベルに加えられる微小変化を可能にするた
め設けられている。ＲＴ　Ｕのある応用例では、＋５Ｖ
がよりわずかに大きい＋５Ｖ電源１９３のレベルが望ま
しいこともある。

６８００マイクロプロセツサから与えられる指令信号１
８７Ｃは＋５ｖ電源１９５をオンにする指令を表わす。

信号１８７Ｃはバッファ増幅器１１６１への入力として
結合され、又抵抗１１６３を介して接地される。バッフ
ァ増幅器１１６１　／）１らの出力は抵抗１１６５を介
してトランジスタ１１６４のベースに結合される。＋５
■電源１９４は抵抗１１６８と抵抗１１６５を介してト
ランジスタ１１６４のベースに結合される。＋５Ｖ電源
１９４は又抵抗１１６８を介してバッファ増幅器１１６
１の出力にも結合される。

共にダーリントン対を構成するトランジスタ１１６４．
１１６９のコレクタは抵抗１１７１．１１７２を介して
＋８．７５Ｖ電源１９６に結合される。トランジスタ１
１６４のエミッタはトランジスタ１１６９のベースに結
合される。トランジスタ１１６９のエミッタは接地され
る。

＋８．７５Ｖ電源１９６は抵抗１１７１を介してトラン
ジスタ１１７３のベースに与えられる。

トランジスタ１１６４．１１６９のコレクタは抵抗１１
７２を介してトランジスタ１１７３のベースに結合され
ている。＋８．７５ＶＷ源１９６は又電圧レギュレータ
１１７５とトランジスタ１１７３のエミッタにも与えら
れる。トランジスタ１１７３のコレクタはコンデンサ１
１７６を介して接地され、又レギュレータ１１８１の入
力にも結合されている。電圧レギュレータ１１７５への
アース入力１１７８は接地されている。電圧レギュレー
タ１１７５からの出力はＲＴＬＩ及びレギュレータ１１
ｏ３への＋５ＶＩ源１９４として与えられる。電圧レギ
ュレータ１１７５からの出力は又コンデンサ１１７９を
介して接地される。

トランジスタ１１７３のコレクタは電圧レギュレータ１
１８１の入力に結合され、又コンデンサ１１８２を介し
て接地される。電圧レギュレータ１１８１のアース人力
１１８３は接地される。電圧レギュレータ１１８１の出
力は＋５Ｖｉｆ源１９５として与えられ、又コンデンサ
１１８５を介して接地される。

＋８．７５Ｖ電源１９６は電圧レギュレータ１１７５に
直接与えられる。＋５ｖ電源１９４はＲＴＵが動作して
いる時は常にオンであり、ＲＦ受信器１０６とＲＦイン
ターフェース１０８に電力を与えて、第２ａ図に図示し
たＣＲ８からの指令が第２ｂ図に図示したコンピュータ
１１１をオンさせることを可能にする。他の全の電圧源
は使用する時にのみオンとなる。指令信号１８７Ｃは＋
５Ｖ電源１９５をオンしたい時に高状態となる。

信号１８７Ｃが高状態となると、バッファ増幅器１１６
１からの出力が高状態となって、＋５Ｖ電源９４からト
ランジスタ１１６４のベースへ電流が流れることを可能
にする。トランジスタ１１６４のベースへの電流に応答
してトランジスタ１１６４．１１６９が共にオンとなる
。１〜ランジスタ１１６４．１１６９がオンとなると、
トランジスタ１１７３のベースから電流が流れ、これを
オンとする。トランジスタ１１７３がオンとなると、＋
８．７５Ｖ％ｉ源１９６が電圧レギュレータ１１８１の
入力へ印加される。電圧レギュレータ１１８１の入力に
印加されている十ｓ、７５ｖ電源に応答して、調整＋５
Ｖ電源がＲＴＵに与えられる。

コンデンサ１１７６．１１７９は電圧レギュレータ１１
７５を安定化するために用いられる。コンデンサ１１８
２．１１８５は電圧レギュレータ１１８１を安定化する
ために用いられる。

第２２ｂ図を参照すると、６８００マイクロプロセツサ
からの指令信号１８７ｄは＋１２Ｖ電源１８８をオンに
する指令を表わす。信号１８７ｄはバッファ層幅器１１
９１への入力として与えられ、又コンデンサ１１９２を
介して接地される。

バッファ増幅器１１９１からの出力は抵抗１１９５を介
してトランジスタ１１９４のベースに結合される。＋５
ｖ電源１９４は抵抗１１９７を介してバッファ増幅器１
１９１の出力へ結合される。

共にダーリントン対を構成するトランジスタ１１９４．
１１９９のコレクタは抵抗１２０１．１２０２を介して
＋１８．７５Ｖ電源１９７に結合される。トランジスタ
１１９４のエミッタは接地される。トランジスタ１１９
４．１１９９のコレクタは又抵抗１２ｏ２を介してトラ
ンジスタ１２０３のベースにも与えられる。＋１８゜７
５Ｖｌｆ源１９７は又トランジスタ１２０３のエミッタ
へ結合され、又抵抗１２０１を介してトランジスタ１２
０３のベースへも結合されている。

トランジスタ１２０３のコレクタは抵抗１２０５を介し
て電圧レギュレータ１２０７の入力に結合される。電圧
レギュレータ１２０７のアース入力１２０９は接地され
る。電圧レギュレータ１２０７の電源入力はコンデンサ
１２０８を介して接地される。電圧レギュレータ１２０
７からの出力は＋１２Ｖ電源１８８として与えられ、コ
ンデンサ１２１１を介して接地される。

＋１２Ｖ’ｌ源１８８をオンしたい時、指令信号１８７
ｄが高状態となる。指令信号１８７ｄが高状態となると
、バッファ増幅ｚｉｉ９ｉからの出力が高状態となって
、＋５Ｖ電源１９４からトランジスタ１１９４のベース
へ電流が流れることを可能にする。トランジスタ１１９
４のベースへの電流に応答してトランジスタ１１９４．
１１９９が共にオンとなり、トランジスタ１２０３のベ
ースから電流が流れることを可能とする。このように、
トランジスタ１２０３はオンとなって、供給電圧１９７
を電圧レギュレータ１２０７の入力へ切換える。電圧入
力１９７に応答して、電圧レギュレータ１２０７は調整
＋１２Ｖ電源１８８をＲＴＵに与える。

６８００マイクロプロセツサからの指令信号１８７ｅは
一５Ｖ％ｆｉ１９０をオンにする指令を表わす。信号１
８７ｅはバッファ増幅器１２１５への入力として与えら
れる。バッファ増幅器１２１５からの出力は抵抗１２１
６を介してトランジスタ１２１８のベースへ与えられる
。＋５Ｖａｆ源１９４が抵抗１２２１．１２１６を介し
てトランジスタ１２１８のベースへ結合される。＋５■
電源１９４は又抵抗１２２１を介してバッファ増幅器１
２１５の出力へ結合され、又抵抗１２２２を介してバッ
ファ増幅器１２１５の入力にも結合される。−１８，７
５Ｖ電源１９９が抵抗１２２５を介してトランジスタ１
２１８のベースに結合される。

トランジスタ１２１８．１２２７はダーリントン対を構
成する。トランジスタ１２１８．１２２７のコレクタは
抵抗１２２８．１２２９を介して−１８，７５Ｖ電源１
９９へ結合される。トランジスタ１２１８のエミッタは
トランジスタ１２２７のベースに結合される。トランジ
スタ１２２７のエミッタは接地される。

−１８，７５Ｖ電源１９９は抵抗１２２９を介してトラ
ンジスタ１２３３のベースに結合される。

−１８，７５Ｖ電源１９９は又トランジスタ１２３３の
エミッタに結合される。トランジスタ１２１８．１２２
７のコレクタは抵抗１２２８を介してトランジスタ１２
３３のベースに結合される。

トランジスタ１２３３のコレクタは電圧レギュレータ１
２３５の入力に結合され、又コンデンサ１２３６を介し
て接地される。電圧レギュレータ１２３５へのアース入
力１２３７は接地される。電圧レギュレータ１２３５か
らの出力はＲＴＵへの一５Ｖ電源１９０を与える。レギ
ュレータ１２３５からの出力もコンデンサ１２３８を介
して接地される。

一５Ｖ電源１９０をオンしたい時、指令信号１８７ｅが
低状態となる。指令信号１８７ｅが低状態となると、ト
ランジスタ１２１８のベースから電流が流れることが可
能となる。トランジスタ１２１８のベースからの電流に
応答してトランジスタ１２１８．１２２７の両方がオン
となり、トランジスタ１２３３のベースへ電流が流れる
ことが可能となる。このようにしてトランジスタ１２３
３はオンとなり、−１８，７５Ｖ電源１９９を電圧レギ
ュレータ１２３５の入力へ切換える。

−１８，７５Ｖ電源入力に応答して、電圧レギュレータ
１２３５は一５ｖ調整出力電源１９０を与える。

指令信＠１８７ｆは一１２Ｖ電源１９１をオンする指令
である。信号１８７ｆはバッファ増幅器１２４１への入
力として与えられる。バッファ増幅器１２４１からの出
力は抵抗１２４４を介してトランジスタ１２４３のベー
スへ結合される。＋５■電源１９４は抵抗１２４６．１
２４４を介してトランジスタ１２４３のベースへ結合さ
れる。

＋５Ｖ電源１９４は又抵抗１２４６を介してバッファ増
幅器１２４１の出力へ結合され、かつ抵抗１２４８を介
して増幅器１２４１の入力へ結合される。−１８，７５
Ｖ電源１９９は抵抗１２５１を介してトランジスタ１２
４３のベースに結合される。

トランジスタ１２４３．１２５２はダーリントン対を構
成する。トランジスタ１２４３．１２５２のコレクタは
抵抗１２５５．１２５６を介して−１８，７５Ｖ電源１
９９に結合される。トランジスタ１２５２のエミッタは
接地される。トランジスタ１２４３のベースはコンデン
サ１２５８を介して接地される。

−１８，７５Ｖ電源１９９は抵抗１２５５を介してトラ
ンジスタ１２５９のベースへ結合される。

−１８，７５Ｖ電源１９９は又トランジスタ１２５９の
エミッタに結合されている。トランジスタ１２４３．１
２５２のコレクタは抵抗１２５６を介してトランジスタ
１２５９のベースに結合される。トランジスタ１２５９
のコレクタは抵抗１２６３を介して電圧レギュレータ１
２６１の入力に結合されている。レギュレータ１２６１
の入力はコンデンサ１２６５を介して接地される。電圧
レギュレータ１２６１のアース入力１２６６は接地され
る。電圧レギュレータ１２６１からの出力はＲＴｔＪへ
の一１２Ｖｉｌ源１９１を与える。電圧レギュレータ１
２６１からの出力は又コンデンサ１２６７を介して接地
される。

一１２■電源１９１をオンしたい時、指令信号１８７ｆ
は低状態となる。指令信号１８７ｆが低状態となると、
トランジスタ１２４３のベースから電流が流れ、トラン
ジスタ１２４３．１２５２をオンとする。トランジスタ
１２４３．１２５２をオンとすると、トランジスタ１２
５９のベースへ電流が流れ、これはトランジスタ１２５
９をオンとし、−１８，７５Ｖ電１Ｆ２１９９を電圧レ
ギュレータ１２６１の入力へ切換える。電圧入力に応答
して、電圧レギュレータ１２６１はＲＴＵへの一１２■
調整電源１９１を与える。

信号１８７ｑは一１５Ｖ電源１９２をオンする指令を表
わす。信号１８７９はバッファ増幅器１２７１への入力
として与えられる。バッファ増幅器１２７１からの出力
は抵抗１２７２を介してトランジスタ１２７４のベース
に与えられる。＋５Ｖ電源１９４が抵抗１２７６．１２
７２を介してトランジスタ１２７４のベースに結合され
る。＋５ｖ電源１９４は又抵抗１２７６を介してバッフ
ァ増幅器１２７１の出力へ結合され、そして抵抗１２７
８を介してバッファ増幅器１２７１の入力にも結合され
ている。−１８，７５Ｖｍ［１９９は抵抗１２８２を介
してトランジスタ１２７４のベースに結合されている。

トランジスタ１２７４．１２８３はダーリントン対を構
成する。トランジスタ１２７４．１２８３のコレクタは
抵抗１２８４．１２８５を介して−１８，７５Ｖ電源１
９９に結合される。トランジスタ１２７４．１２８３の
コレクタは又抵抗１２８４を介してトランジスタ１２８
８のベースに結合される。トランジスタ１２８３のエミ
ッタは接地される。−１８，７５Ｖ電源１９９は抵抗１
２８５を介してトランジスタ１２８８のベースに結合さ
れ、又トランジスタ１２８８のエミッタに結合される。

トランジスタ１２８８のコレクタは電圧レギュレータ１
２９１の入力に結合される。

トランジスタ１２８８のコレクタは又コンデンサ１２９
３を介して接地される。電圧レギュレータ１２９１のア
ース入力１２９４は接地される。電圧レギュレータ１２
９１からの出力はＲＴＩＩへの一１５ＶＩ源１９２とし
て与えられる。電圧レギュレータ１２９１からの出力も
コンデンサ１２９５を介して接地される。

一１５Ｖ電源１９２をオンしたい時には、指令信号１８
７ｇが低状態となる。指令信号１８７ｑが低状態となる
と、トランジスタ１２７４のベースから電流が流れ、ト
ランジスタ１２７４．１２８３をオンにする。トランジ
スタ１２７４．１２８３がオンとなると、トランジスタ
１２８８のベースから電流が流れ、トランジスタ１２８
８をオンとする。トランジスタ１２８８がオンとなると
、−１８，７５Ｖ電源が調整−１５Ｖ出力電源１９２を
与える電圧レギュレータ１２９１の入力に切換えられる
。

第２ｂ図に図示した遠隔テレメータ装置が動作している
ことを保証できる重要性のため、第２３図に図示した別
の試験装置が第２ｂ図に図示した遠隔テレメヘータ装置
の汎用試験装置として設けられる。第２３図に図示した
試験装置の主要殿能は、第２ｂ図に図示した遠隔テレメ
ータ装置ａの４チヤネルを試験するために使用可能な４
出力信号を与えることにある。矩形波、鋸歯状波、正弦
波、三角波が試験装置により出力されて、各チＶネルを
個々に識別し、遠隔テレメータ装置のチＡ７ネルのどれ
かが動作していないかを決定する手段を与える。第２３
図に図示した試験装置は又遠隔テレメータ装置のチャネ
ルを通して周波数掃引が発生され供給される手段も与え
る。この周波数１■引を用いて第２ｂ図に図示したノツ
チ・フィルタ１５１とエリアス・フィルタ１６１の動作
を試験する。

第２３図を参照すると、勾配電圧発生器１７６１は電圧
制御発振器１７６２により使用されて周波数掃引信号を
発生する勾配信号を与える。勾配電圧発生器１７６１か
ら出力された勾配信号１７６３は、ジオフオン試験機能
が完了させられるよう、又第２ｂ図に図示した前置増幅
器１３５の入力に周波数掃引が印加される前に第２ｂ図
に図示した遠隔テレメータ装置がデータ入手モードへ進
むことる可能とすることに遅延される。

基準電圧源１７６５は＋６Ｖの値を有する出力信号１７
６６を与え、又−６ｖの値を有する出力信号１７６７も
与える。基準電圧源からの出力信号１７６５．１７６５
．１７６６．１７６７を用いて電圧制御発振器１７６２
、勾配電圧発生器１７６１、正弦波整形器１７６９、鋸
歯状波発生器１７７１、出力回路１７７２への出力を供
給する。

＋６Ｖ信号１７６６は又電圧制御発振器１７６２への可
能な入力としても与えられて一定周波数出力信号の発生
を可能とする。

スイッチング装置１７７４を用いて勾配電圧発生器から
の出力信号１７６３か又は基準電圧源１７６５からの出
力信号１７６６のどちらかを電圧＄１１１１１発振器１
７６２への入力として選択する。スイッチング装置１７
７４を介して信号１７６３が電圧ｔＩ＋制御発振器に与
えられると、電圧制御発振器からの出力は周波数掃引と
なる。信号１７６６が選択されてスイッチング装置Ｈ１
７７４を介して電圧制御発振器１７６２へ与えられると
、電圧制御発振器の出力は一定周波数信号となる。

電圧制御発振器１７６２は三角波形の出力信号１７７６
と矩形波の出力信号１７７７を与える。

出力信号１７７６は正弦波整形器１７６９、鋸歯状波発
生器１７７１、出力回路１７７２への入力として与えら
れる。出力信号１７７７は鋸歯状波発生器１７７１への
入力として、又出力回路１７７２への入力として与えら
れる。

正弦波整形器１７６９は三角波形１７７６を操作して三
角波形から正弦数を形成する。信号１７７９として表わ
されるこの正弦波は、正弦波整形器１７６９から出力回
路１７７２へ与えられる。

鋸歯状波発生器１７７１は三角波１７７６と矩形波１７
７７を用いて鋸歯状波１７８１を発生する。鋸歯状波１
７８１は鋸歯状波発生器１７７１から出力回路１７７２
への入力として与えられる。

入力信号に応答して、出力回路１７７２は４本の出力信
号１７８３−１７８６を与え、この各々は第２ｂ図に図
示した前置増幅器１３５の各チＶネルへ送られる。信号
１７８３は三角波、信号１７８４は正弦波、新語１７８
５は鋸歯状波、信号１７８６は矩形波である。信号１７
７９により表わされる正弦波が第２ｂ図に図示した前置
増幅器１３５の全ての４人カチＸ７ネルに与えられるこ
とを可能とするよう出力回路１７７２にはスイッチング
も設けられている。従って、４つの異なる波形が前置増
幅器１３５の４入力チャネルに与えられるか、又は１つ
の正弦波が前置増幅器１３５の入力チャネルの各々に与
えられるかのどちらかである。

第２ｂ図に図示した遠隔テレメータ装置を第２３図に図
示した試験装置により試験したい時には、出力回路１７
７２からの出力信号１７８３−１７８６は前置増幅器１
３５の入力に結合される。基準電圧源１７６５からの出
力信号１７６６はスイッチング装置１７７４を介して電
圧制御発振器へ結合される。＋６ｖ入力信号１７６６に
応答して、第２３図に図示した試験装置は一定周波数を
有する４つの異なる波形又は一定周波数を有する４つの
正弦波のどちらかを前置増幅器１３５へ与える。

信号は前述したように第２ｂ図に図示した遠隔テレメー
タ装置のデータ人手装置を介して送信され、第２ａ図に
図示した素示装置９３により表示される。この表示はｆ
ｆ１２ｂ図に図示した遠隔テレメータ装置の各チャネル
が動作しているかどうかの指示を与える。第２３図に図
示した試験装置からの出力電圧を変化させて第２ｂ図に
図示した遠隔テレメータ装置の感度指示を与える。

この初期試験を実行した後、勾配電圧発生器１７６１が
スイッチング装置１７７４を介して電圧制御発振器１７
６２へ接続される。ジオフオンの初期試験が完了し、第
２ｂ図に図示した遠隔テレメータ装置がデータ入手モー
ドに進んだ後、勾配電圧発生器１７６１は勾配信号１７
６３を出力する。この勾配信号に応じて、第２３図に図
示した試験装置は周波数帯で掃引する４種の異なる波形
を出力するか、又は周波数帯で作用する４つの正弦波を
出力する。これらの信号は再び前述したように遠隔テレ
メータ装置を介して与えられ、第２ａ図に図示したデー
タ表示装置９３により表示される。周波数掃引が６０Ｈ
２を越えると、データ表示装置で表示される波形は直線
に近づき、ノツチ・フィルタ１５１が動作していること
を指示する。

周波数掃引がエリアス・フィルタ１６１の遮断周波数を
越えると同一の現象が観測でき、再びエリアス・フィル
タが動作していることを指示する。

第２３図に図示した試験装置はこのように、本発明で実
施される地震探査装置の信頼性を改善する第２ｂ図に図
示した遠隔テレメータ装置の操作性を保証できる他の方
法を提供する。

第２３図で図示した勾配発生器１７６１は第２４図によ
り詳細に図示しである。第２４図を参照すると、演算増
幅器１７９１の反転入力は第２ｂ図に図示したＲＴＵの
共通点１７９３に結合され、又抵抗１７９２を介して別
のアース１７９４へも結合される。演算増幅１５１７９
１の非反転入力は抵抗１７９５を介して接地される。演
算増幅器１７９１からの出力は抵抗１７９６を介してト
ランジスタ１７９７のベースに結合される。演算増幅器
１７９１からの出力は又ポテンショメータ１７９９を介
してアースに接続される。

トランジスタ１７９７のエミッタはダイオード１８０２
．１８０３１）し−Ｃ＋　６　Ｖ信号１７６６へ結合さ
れる。＋６ｖ信号１７６６は第２３図に図示した基準電
圧源１７６５から送られる。トランジスタ１７９７のコ
レクタ（，１低抗１８０５を介して演算増幅器１８０６
の反転入力へ結合される。

演算増幅器１８０６の反転入力は又抵抗１８０７を介し
てポテンショメータ１８０８のワイパへ結合され、さら
に抵抗１８０９を介してポテンショメータ１８１１へ結
合される。演算増幅器１８０６の非反転入力は接地され
る。ポテンショメータ１８０８の一方の端子は第２３図
に図示した基準電圧源１７６５から与えられる一６ｖ電
源１７６７に結合される。ポテンショメータ１８ｏ８の
第２端子は接地される。演算増幅器１８０６からの出力
信号は演算増幅器１８１４の反転入力へ結合され、又ダ
イオード１８１５を介して演算増幅器１８１７の反転入
力へ結合される。演算増幅器１８１４の出力は又ダイオ
ード１８１５を介して第２３図に図示した信号１７６３
として与えられる。

演算増幅器１８１４の非反転入力は抵抗１８１８を介し
て接地される。演算増幅器１８１４からの出力はダイオ
ード１８２１を介してポテンショメータ１８１１の一方
の端子に結合される。ポテンショメータ１８１１の第２
の端子は接地される。

演算増幅器１８１４からの出力信号は又抵抗１８２２を
介して演算増幅器１８１４の非反転入力へ帰還される。

演算増幅５ｉｓｉ７の非反転入力はポテンショメータ１
７９９のワイパへ結合される。演算増幅器１８１７の反
転入力は抵抗１８２３を介して接地される。演算増幅器
１８１７からの出力は抵抗１８１６を介して演算増幅器
１７９１の非反転入力へ帰還される。

第２４図に図示した回路では、演算増幅器１７９１．１
８１４．１８１７は比較器として使用され、一方演算増
幅器１８０６は積分器として使用される。休止状態では
演算増幅器１７９１．１８１７．１８０６の出力は負の
フルスケールであり、一方演算増幅器１８１４からの出
力は正のフルスケールである。この状態では演算ｍ幅器
１７９１の非反転入力は約−〇、８Ｖにある。演算増幅
器１８１７の反転入力はダイオード１８１５のため演算
増幅器１８０６によりアース以下に引下げられない。演
算増幅器１８１７の非反転入力は演算増幅器１７９１に
よりアース以下に保持されているため、演算増幅器１８
１７の出力は負のフルスケールに保持され、安定状態を
生じる。

第２ｂ図に図示した遠隔テレメータ装置が漏れ試験を実
施する時、第２３図に図示した試験装置の共通点１７９
４は抵抗１７９２を介してＲＴＵ共通点１７９３より上
にされる。演算増幅器１７９１はこれを反転入力におけ
る負のパルスとして検出する。この負のパルスが−０，
８Ｖ以下に降下すると、演算増幅器１７９１の出力は正
のフルスケールに切換わる。演算増幅器１８１７の非反
転入力はアース以上へ移動する。従って、演算増幅器１
８１７の出力は正のフルスケールに切換わる。これは演
算増幅器１７９１の非反転入力を約＋Ｏ，ＳＶに駆動す
る。次いで２つの共通点１７９３．１７９４は同一のポ
テンシャルに復帰し、回路は新たな状態にとどまる。

演算増幅器１７９１の出力が休止状態にあるとトランジ
スタ１７９７はオンに保持される。従って、演算増幅器
１８０６の出力は負のフルスケールに保持される。能動
状態では、トランジスタ１７９７はオフされる。演算増
幅器１８０６の出力はポテンショメータ１８ｏ８の設定
により定まる速度で線形の電圧増加を開始する。演算増
幅器１８０６の出力が約＋０．６■に到達するまで出力
信号１７６３は零にとどまる。演算増幅器１８０６の出
力が約＋０．６ｖに到達すると、勾配電圧発生器からの
出力信号１７６３は積分器の出力に追従し始める。演算
増幅器１８１４の出力は杓子６■であるため、非反転入
力は約＋０．６Ｖにある。演算増幅器１８０６の出力が
約＋０．６Ｖであると、演算増幅器１８１４の出力は負
のフルスケールに切換わる。これが生じると、積分器出
力の変化速度はポテンショメータ１８１１の設定に比例
する量だけ変化する。ポテンショメータ１７９９により
設定された閾値に到達するまで出力信号１７６３はこの
新たな速度で増加づる。次いで他のトリガ・パルスを受
取るまで回路は休止状１ぶへ復帰する。

第２４図に図示した勾配電圧発生器は第２３図に図示し
た試験装置により第２ｂ図に図示した前置増幅器１３５
の入力に周波数掃引を与える。

ＲＴＬＪの初期試験が完了し、ＲＴＵがデータ収集モー
ドに進んだ後まで周波数掃引は遅延される。

第２３図に図示した基準電圧源１７６５は第２５図によ
り詳細に図示されている。２個の９Ｖ電池１８３１．１
８３２を用いて第２３図に図示した試験装置の電力を供
給することが望ましい。９Ｖ電池の一方１８３１はその
負側を接地されている。第２の９■電池１８３２はその
正側を接地されている。電池１８３１の正側は抵抗１８
３４を介してトランジスタ１８３３のコレクタどポテン
ショメータ１８３５のワイパに結合されている。

電池１８３１の正側は又抵抗１８３９を介して演算増幅
器１８３７の反転入力とトランジスタ１８３８のコレク
タに結合されている。電池１８３１の正側は又トランジ
スタ１８４１のエミッタに直接結合されている。電池１
８３２の口側はトランジスタ１８４２のエミッタに直接
結合されている。

トランジスタ１８３３のベースはトランジスタ１８３３
のコレクタに結合されている。トランジスタ１８３３の
エミッタは接地されている。トランジスタ１８３３のコ
レクタとベースは又ポテンショメータ１８３５のワイパ
に結合されている。

ポテンショメータ１８３５の一方の端子は接地される。

ポテンショメータ１８３５の第２の端子はトランジスタ
１８３８のベースに結合されている。

トランジスタ１８３８のコレクタは演算増幅器１８３７
の反転入力に結合される。トランジスタ１８３８のエミ
ッタは接地される。演算増幅器１８３７の非反転入力は
ポテンショメータ１８４４のワイパに結合される。演算
増幅器１８３７の出力は抵抗１８４５を介してトランジ
スタ１８４１のベースに結合される。トランジスタ１８
４１のコレクタは抵抗１８４６を介して演０増幅器１８
４７の非反転入力へ結合される。トランジスタ１８４１
のコレクタは又抵抗１８４８を介してポテンショメータ
１８４４の一方の端子にも結合される。

ポテンショメータ１８４４の第２の端子は接地される。

トランジスタ１８４１のコレクタは又第２３図に図示し
説明した出力信号１７６６を与える。

コンデンサ１８５１．１８５２の一方の端子は信号線１
７６６に結合される。コンデンサ１８５１゜１８５２の
第２端子は接地される。

演算増幅器１８４７の反転端子は接地される。

演算増幅器１８４７からの出力は抵抗１８５３を介して
トランジスタ１８４２のベースへ結合される。トランジ
スタ１８４２のコレクタは第２３図に図示し説明した出
力信号１７６７を与える。コンデンサ１８５５．１８５
６は共に一方の端子を信号線１７６７へ結合しである。

コンデンサ１８５５．１８５６の第２１子は接地される
。トランジスタ１８４２のコレクタは又抵抗１８５７と
コンデンサ１８５８から構成される抵抗・コンデンサ回
路を介して演算増幅器１８４７の非反転入力へ結合され
る。

動作時には、抵抗１８３４．１８３９どポテンショメー
タ１８３５と共にトランジスタ１８３３．１８３８の組
合せにより演算増幅器１８３７の反転入力に基準電圧が
設定される。抵抗１８４８とポテンショメータ１８４４
は演算増幅器１８３７の非反転入力でサンプル電圧を設
定する作用をする。比較器として作用する演算増幅器１
８３７は基準電圧とサンプル電圧との間の差を検出する
機能がある。サンプル電圧と基準電圧との間の差が検出
されると、演算増幅器１８３７は抵抗１８４５を介して
トランジスタ１８４１のベースへ補正信号を与える作用
をする。トランジスタ１８４１はオンとなって、サンプ
ル電圧と基準電圧が等しくなるように信号１７６６によ
り表わされる出力電圧レベルを変化させる機能がある。

トランジスタ１８４１は抵抗がトランジスタのベースに
印加される電圧の関数である可変抵抗と同様であると考
えることができる。従って、信号１７６６により表わさ
れる出力電圧は負荷の増大又は電池寿命の減少に従って
減少する傾向にあり、サンプル電圧も演算増幅器１８３
７からの出力電圧と同様比例して減少する傾向にある。

これはトランジスタ１８４１のベース対エミッタ電圧を
増大させる傾向を生じ、これはさらにトランジスタ１８
４１をより強くオンとしてその抵抗を減じ、より多くの
電流が負荷へ流れることを可能とする負荷へ流れる電流
が増大すると、信号１７６６により表わされる出力電圧
とサンプル電圧は増加する傾向にあり、トランジスタ１
８４１のベース対エミッタ電圧はサンプル電圧が再び基
準電圧と等しくなるまで減少する傾向にある。

第２５図に図示したレギュレータは電池１８３１．１８
３２から供給される電圧及び負荷へ送られる電流のある
限界内で機能する。この特定のレギュレータは直流９．
０から６．２■の電池電圧限界内と約Ｏから約１５ｍＡ
の電流限界内で動作するように設計されている。

基準電圧を発生するためにトランジスタ１８３３１．１
８３８を用いることは第２５図に図示した回路の新規な
特徴であると考えられる。第２５図に図示した基準電圧
発生器は最小聞の電池電流で安定な基準電圧を発生する
よう設計されているため、シリコン・トランジスタのベ
ース・エミッタ接合の順方向電圧電流特性を基準゛電圧
の発生のｊｌＪとしている。トランジスタ１８３３のベ
ース・エミッタ電圧が直流６．２Ｖから９．ＯＶの電池
電圧変動内で基本的に一定であるレベルまで抵抗１８３
４はトランジスタ１８３３のベース・エミッタ接合への
電流をバイアスする。従ってトランジスタ１８３８のベ
ースと直列のポテンショメータ１８３５に一定電圧が印
加される。それ故、トランジスタ１８３８のコレクタ・
エミッタ電圧は基本的に一定に保持され、このコレクタ
・エミッタ電圧が基準電圧として用いられる。

第２３図に図示した電圧制御発振器１７６２は第２６図
により詳細に図示されている。第２６図を参照すると、
勾配電圧発生器１７６１からの信号１７６３がスイッチ
ング装置１８６１への一方の入力として与えられる。基
準電圧ｒＡ１７６５からの出力信号１７６６はポテンシ
ョメータ１８６２の一方の端子への入力として与えられ
る。ポテンショメータ１８６２の第２端子は接地される
。

ポテンショメータ１８６２のワイパはスイッチング装ｆ
ｆ１８６１への第２人力として与えられる。

演算増幅器１８６３の非反転入力はスイッチング装置１
８６１へ結合される。演算増幅器１８６３からの出力は
演算増幅器１８６３の反転入力へ帰還される。演算増幅
器１８６３からの出力は又複数個の直列接続抵抗１８６
４−１８６８を介してスイッチング装置１８６９へ与え
られる。複数個の抵抗１８６４−１８６８は、演算増幅
器１８６３の出力からスイッチング装ｆｆ１１８６９に
結合された演算増幅器１８７１の非反転入力へ与えられ
る信号の電圧レベルを段階的に変更する装置として設け
られている。

演算増幅器１８７１からの出力信号は演算増幅器１８７
１の反転入力へ帰還され、又トランジスタ１８７２のエ
ミッタにも送られる。演算増幅器１８７１からの出力信
号は又抵抗１８７３を介して演算増幅器１８７４の反転
入力へも送られる。

演算増幅器１８７４の非反転入力は接地されている。演
算増幅器１８７４の出力は抵抗１８７５を介して演算増
幅器１８７４の反転端子に帰還され、又トランジスタ１
８７６のエミッタにも結合されている。

トランジスタ１８７２のベースは抵Ｆｍ１８７８を介し
て第２３図に図示し記述した信号線１７７７に結合され
る。信号線１７７７により第３６図に図示した電圧制御
発振器回路から矩形波が与えられる。トランジスタ１８
７６のベースは又抵抗１８７９を介して信号線１７７７
へ結合される。

トランジスタ１８７２．１８７６のコレクタは共に結合
され、又抵抗１８８１を介して演算増幅器１８８２の反
転入力に結合される。演算増幅器１８８２の非反転入力
は接地される。演算増幅器１８８２からの出力はコンデ
ンサ１８８３を介して演算増幅器１８８２の反転入力へ
帰還される。演算増幅器１８８２からの出力は又演算増
幅器１８８４の反転入力にも与えられ、第２３図に図示
し説明した信号１１７７６による出力として三角波を与
える。演算増幅′：ａ１８８４の非反転入力は又抵抗１
８８６を介して信号線１７７７にも結合される。

ポテンショメータ１８８７の一方の端子は基準電圧源１
７６５から送られる＋６Ｖ電源線１７７６に結合される
。ポテンショメータ１８８７の第２の端子は基準電圧源
１７６５から送られる一６ＶＷ源線１７６７に結合され
る。ポテンショメータ１８８７のワイパは抵抗１８９１
．１８９２から構成される電圧分割回路を介して演算増
幅器１８９３の非反転入力へ結合される。演算増幅器１
８９３の出力は演算増幅器１８９３の反転入力へ帰還さ
れる。演算増幅器１８９３からの出力は又抵抗１８９４
を介して演算増幅器１８８４の非反転入力へ与えられ、
又抵抗１８９４．１８９６を介して信号線１７７７へ送
られる。

第２６図に図示した電圧制御発振器回路の動作は以下の
通りである。まず、比較器として使用される演算増幅器
１８８４の出力が低状態であるとする。トランジスタ１
８７２はオンでトランジスタ１８７６はオフである。積
分器として用いられる演算増幅器１８８２への入力は演
算増幅器１８７１の非反転入力への入力電圧に等しい正
の電圧である。従って、演算増幅器１８８２の出力は線
形に減少する。演算増幅５１８９３の出力は零近傍であ
る。従って、演算増幅器１８８４の非反転入力は抵抗１
８９４．１８８６により定まる値で負である。

演算増幅器１８８２の出力が抵抗１８９４．１８８６で
定まる値まで減少すると、演算増幅器１８８４の出力は
正に切換わり、演算増幅器１８８４の非反転入力も又正
となる。トランジスタ１８７６はオンとなり、又トラン
ジスタ１８７２はオフとなる。これにより演算増幅器１
８８２からの出力の傾は符号を変えられる。演算増幅器
１８８２からの出力の変化率は演算増幅３１８７１の非
反転入力へ与えられる電圧の大きさにより定まる。

この過程が続行し、三角波１７７６と矩形波１７７７が
発生される。三角波１７７６と矩形波１７７７の周波数
は演算増幅器１８７１の非反転入力へ与えられる電圧の
大きさにより定まる。従って、スイッチング装＠１８６
９と組合せたポテンショメータ１８６２と抵抗１８６４
−１８６８は電圧υ１′ｇｆＪ発振器１７６２からの出
力信号の周波数を調整するために使用できる。

第２３図に図示した正弦波整形器１７６９は第２７図に
より詳細に図示されている。正弦波整形器１７６９は三
角波１７７６を正弦波１７７９に変更する作用をする。

電圧制御発振器１７６２から送られる三角波１７７６が
抵抗１９０１を介して演算増幅器１９０２の非反転入力
へ与えられる。

信号ｔｉ１１７７６は抵抗１９０３とポテンショメータ
１９０４とを介して接地される。信号１２１７７６は又
抵抗１９ｏ５とポテンショメータ１９０６とを介して接
地される。信号１７７６は又抵抗１９０１を介してトラ
ンジスタ１９０７．１９０８のコレクタに送られる。

トランジスタ１９０７のベースは抵抗１９１１を介して
ポテンショメータ１９０４のワイパに結合される。トラ
ンジスタ１９０７のエミッタは接地される。信号線１７
７６は又抵抗１９０１を介して直列接続ダイオード１９
１４，１９１３．１９１２を含むダイオード列の陰極端
子に接続される、ダイオード１９１２の陽極端子は接地
される。

トランジスタ１９０８のベースは抵抗１９１６を介して
ポテンショメータ１９０６に結合される。

トランジスタ１９０８のエミッタは接地される。

信号線１７７６は又抵抗１９０１を介して直列接続ダイ
オード１９１９．１９１８．１９１７を含むダイオード
列のＷＡ　８ｉ端子に接続され、ダイオード１９１７の
陰極は接地される。

演算増幅器１９０２の非反転入力はポテンショメータ１
９２１を介して接地される。ポテンショメータ１９２１
のワイパも接地される。演算増幅器１９ｏ２の出力は演
算増幅器１９０２の反転入力へ帰還される。演算増幅器
１９ｏ２の出力は又第２３図で前述した正弦波信号１７
７９としても与えられる。

抵抗１９０１とクリッピング・ダイオード１９１２−１
９１４．１９１７−１９１９は三角波の頂点を丸める作
用をする。ポテンショメータ１９２１は三角波の傾きを
より正弦波に近似させるよう修正するために用いられる
。トランジスタ１９０７．１９０８はざらに三角波の頂
点を丸めて正弦波出力を与えるために設けられている。

演算増幅器１９０２は第２７図に図示した正弦波整形回
路の過負荷を防止するバッファとして設けられる。

第２３図に図示した鋸歯状波発生器１７７１は第２８図
により詳細に図示されている。電圧制御発振器１７６２
からの矩形波出力である信号１７７７はポテンショメー
ク１９３１と抵抗１９３２を介して演算増幅器１９３３
の反転入力へ与えられる。信号１７７７は又抵抗１９３
４を介して演算増幅器１９３５の反転入力へも与えられ
る。電圧制御発振器１７６２からの三角波出力である信
号１７７６は抵抗１９３７を介して演算増幅器器１９３
５の反転入力へ与えられる。演算増幅器１９３５の非反
転入力は接地される。＠粋増幅器１９３５の出力は抵抗
１９３８を介して演算増幅器１９３５の反転入力へ帰還
される。＠剛増幅器１９３５からの出力は又抵抗１９３
９を介して演算増幅器１９３３の反転入力へも与えられ
、又抵抗１９４１を介して演算増幅器１９４２の反転入
力へ与えられる。

演算増幅器１９４２の非反転入力は接地される。

演口増幅器１９４２からの出力は抵抗１９４３．１９４
４とダイオード１９４５．１９４６とから構成される抵
抗・ダイオード回路を介して演算増幅器１９４２の反転
入力と演算増幅器１９３３の反転入力とに結合される。

ポテンショメータ１９４８のワイパは抵抗１９４９を介
して演算増幅器１９３３の反転入力へ結合される。ポテ
ンショメータ１９４８の第１端子は＋６ｖ電源線１７６
６に結合される。ポテンショメータ１９４８の第２端子
は一６Ｖ電源線１７６７に結合される。＋６Ｖ電源線１
７６６と一６Ｖ電源線１７６７は共に第２３図に図示し
た基準電圧源１７６５から与えられる。

演算増幅３１９３３の非反転入力は接地される。

演法増幅器１９３３からの出力は第２３図に図示した鋸
歯状信号１７８１として送られる。

増幅器１９５５は三角波と矩形波とを加算して加算出力
を発生する作用をする。共に全波整流器を形成する演算
増幅器１９４２．１９３３を用いて矩形波と三角波の加
算に応答して鋸歯状出力信号を発生する。ポテンショメ
ータ１９４８を調節して零電圧基準のまわりでの鋸歯状
波の対称性を与える。

第２３図に図示した出力回路１７７２は第２９図により
詳細に図示されている。正弦波整形器１７６９からの正
弦波出力である信号１７７９はポテンショメータ１９６
１と抵抗１９６２とを介して演算増幅器１９６３の反転
入力へ与えられる。

演算増幅器１９６３の非反転入力は接地される。

演算増幅器１９６３からの出力は抵抗１９６４とコンデ
ンサ１９６５とから構成される抵抗容量回路を介して反
転入力へ帰還される。演算増幅器１９６３からの出力は
又抵抗１９６７−１９７３から構成される抵抗回路を介
してスイッチング装置１９７４にも与えられる。演算増
幅器１９６３の出力からスイッチング装置１１９７４へ
の１２　ｒｊｌ［４の抵抗路は、出力回路１７７２から
の出力として異なる電圧レベルを供給できる手段を与え
るために設けられている。

スイッチング装置１９７４はスイッチング装置１９７６
へ結合される。スイッチング装置１９７６は出力信号線
１７８３に直接接続されるか、又は抵抗１９７７−１９
７９から構成される電圧分割回路へ接続される。出力信
号１７８３は出力回路１７７２からの正弦波出力である
。再び、抵抗１９６７−１９７３と協動する抵抗１９７
７−１９７９から構成される電圧分割回路は必要に応じ
て出力信号１７８３を減衰させる装置として設けられる
。

演算増幅器１９６３からの正弦波出力は又スイッチング
装置１９８１−１９８３への入力としても与えられる。

スイッチング装置１９ｓｉ−ｉ９８３の位置に応じて、
４種の異なる出力信号が出力回路１７７２から与えられ
るか、又は４正弦波が出力回路１７７２から与えられる
。

三角波信号１７７６はポテンショメータ１９８４と抵抗
１９８５を介して演算増幅３１９８６の反転入力へ与え
られる。演算増幅器１９８６の非反転入ツノは接地され
る。演算増幅器１９８６からの出力は並列である抵抗１
９８７とコンデンサ１９８８とを介して演算増幅器１９
８６の反転入力へ帰還される。演算増幅器１９８６から
の出力は又スイッチング装置１９８１と、抵抗１９８！
ＩＪ−１９９５から構成される抵抗回路とを介してスイ
ッチング装置１９９６へも与えられる。抵抗回路１９８
９−１９９５は前述した抵抗回路１９６７−１９７３と
同様に用いられる。

スイッチング装置１９９６はスイッチング装置１９９７
に結合される。スイッチング装置１９９７は出力信号線
１７８４に直接結合されるか、又は抵抗１９９８−２０
００から構成される電圧分割回路に結合される。出力回
路１７７２からの三角波出力は信号１１７８４により与
えられる。再び抵抗１９８９−１９９５と協動する抵抗
１９９８−２０００から構成される電圧分割回路を用い
て必要に応じて出力信号１７８４を減衰させる。

鋸歯状波１７８１はポテンショメータ２００１と抵抗２
００２を介して演算増幅器２００３の反転入力へ与えら
れる。演算増幅５２００３の非反転入力は接地される。

演算増幅器２００３からの出力は並列の抵抗２００４と
コンデンサ２００５とを介して演算増幅器２００３の反
転入力へ帰還される。演算増幅器２００３からの出力は
又スイッチング装置１９８２と、抵抗２００７−２０１
３から構成される抵抗回路とを介してスイッチング装置
２０１４へも与えられる。再び、抵抗回路２００７−２
０１３は前］ホした抵抗回路１９６７−１９７３と同様
に用いられる。

スイッチング装置２０１４はスイッチング装置２０１５
に結合される。スイッチング装置２０１５は出力信号線
１７８５に直接結合されるか、又は抵抗２０１７−２０
１９から構成される電圧分割回路に結合される。抵抗２
０１７−２０１９と抵抗２００７−２０１３から構成さ
れる電圧分割回路は必要に応じて出力信号１７８５を減
衰させるために用いる。鋸歯状波は出力回路１７７２か
ら信号線１７８５により出力される。

矩形波１７７７はポテンショメータ２０２１と抵抗２０
２２とを介して演算増幅器２０２３の反転入力へ与えら
れる。演算増幅器２０２３の非反転入力は接地される。

演算増幅器２０２３からの出力は並列の抵抗２０２４と
コンデンサ２０２５とを介して演算増幅器２０２３の反
転入力へ帰還される。演算増幅器２ｏ２３からの出力は
又スイッチング装置１９８３と、抵抗２０２７−２０３
３から構成される抵抗回路とを介してスイッチング装置
２０３４へも与えられる。抵抗２０２７−２０３３から
構成される抵抗回路は前述した抵抗回路１９６７−１９
７３と同様に使用される。

スイッチング装置２０３４はスイッチング装置２０３５
に結合される。スイッチング装置２０３５は出力信号線
１７８６に直接結合されるか、又は抵抗２０３７−２０
３９から構成される電圧分割回路へ結合される。抵抗２
０３７−２０３９と抵抗２０２７−２０３３から構成さ
れる電圧分割回路は必要に応じて出力信号１７８６を減
衰させるために用いられる。出力回路１７７２からの矩
形波出力は信号線１７８６により与えられる。

第２ａ図に図示したＲＦ送信器５９は第３０図により詳
細に図示しである。第２ｂ図で図示し、本明細書に記載
した受信器１０６と送信器１２７に適用できる文献は、
第２ａ図に図示し第３０図及び第３１図にそれぞれより
詳細に図示した送信器５９と受信器６８の公知の要素の
設計にも適用できる。

第３０図を参照すると、操作員制御表示パネル４１から
の音声入力は信号線５０を介してリミタ回路２５６１に
送られる。リミタ回路２５６１は音声入力信号のクリッ
プを行なう。音声入力信号はリミタ回路２５６１からポ
テンショメータ２５６３を介して加算接合部２５６２へ
与えられる。

ポテンショメータ２５６３は最大音声偏差を調節する手
段を提供する。加算接合部２５６２は加算増幅器である
。加算接合部２５６２から、音声信号は前置変調低域フ
ィルタ２５６４へ送られる。

６８００マイクロプロセツサからのデータ又は指令は信
号線６１を介して零非復帰（ＮＲＺ＞直列ビット流の形
式で条件回路２５６５へ送られる。

データ又は指令信号は条件回路２５６５で増幅され、接
地電位を中央とされる。接地中央信号は次いでポテンシ
ョメータ２５６５を介して加算接合部２５６２へ与えら
れる。ポテンショメータ２５６６はデータ又は指令信号
の偏差制御を行なう。

加算接合部２５６２から、データ又は指令信号は前置変
調低域フィルタ２５６４へ与えられる。

前置変調低域フィルタ２５６４は５次のガウス型低域フ
ィルタである。第３０図に図示した送信器のデータ速度
は秒当り６．２５キロビツトであるので、低域フィルタ
２５６４の最適−３ｄｂは４にＨｚにセットされ、これ
は最も狭いパルスの振幅を最も幅の広いパルスの振幅と
殆んど等しくすることを可能とする。このフィルタは又
データ及び音声の高次側波帯を限定し、ＲＦスペクトル
を３０にＩＩＺ以下に制限する。

前置変調低域フィルタ２５６４からの出力信号は発振３
２５６８への入力として与えられる。発振器２５６４は
前置変調低域フィルタ２５６４から与えられる出力信号
の周波数変調を行なうために使用される。発振器２５６
８からの変調出力信号は周波数三倍器２５６９．周波数
三倍器２５７１、周波数倍増器２５７２を介して励振器
２５７３へ与えられる。励振段２５７３は変調信号を約
１００１１１ＷからＩＷのレベルへ増幅して電力増幅器
２５７４を励振する。電力増幅器２５７４は信号レベル
をＩＷから公称１０Ｗ出力へする。電力増幅器２５７４
からの出力は低域フィルタ２５７５から第２ａ図に図示
した送／受信スイッチ６３へ与えられる。出力低域フィ
ルタ２５７５は３段のπ型配置から構成され、出力信号
の全ての高調波成分をＦＣＣ規準の必要以下のレベルに
減する。

送／受信スイッチ６３は通常受信モードにある。

送／受信スイッチ６３は音声通信に用いる送受話器の送
話押ボタン・スイッチの作動を表わす信号２５７６に応
答して送信モードに切換えられる。

送／受信スイッチ６３は又６８００マイクロプロセツサ
から与えられる送信指令信号２５７７により送信モード
に切換えられる。送／受信スイッチから、第３０図に図
示した送信器からの出力は第２ａ図に図示したアンテン
６４へ与えられ、そして第２ｂ図に図示したＲＴＵに与
えられる。

第２ａ図及び第３０図に図示した送信器５つの仕様は以
下の通りである。

ＣＲ８送信器 ａ）周波数２１６から２２０８Ｈｚ、水晶制陣ｂ）周波
数安定度−±、０００５％（−３０℃から＋７０℃） Ｃ）電力出力−公称８から１０ワツト ｄ）スプリアス放射抑制＝５Ｑｄｂ以上ｅ）音声変調 ＾）　炭素／ボタン送受器、炭素マイク又は高７ダイナ
ミツク又はセラミック・マイク ８）調節可能なりリップ・レベル（偏差制御）Ｃ）調節
可能な最大変調制御 Ｄ）炭素マイクのバイアス電流＜５１１１Ａ）Ｅ）高７
マイク前置増幅器（利得は２から１００に調節可能） Ｆ）主発振器の直接ＦＭ Ｇ）偏差−最大５Ｋｆｉｚ ｆ）データ変調 Ａ）入力−Ｔ２Ｌ Ｂ）　コード＝ＮＲＺ Ｃ）　データ速度＝６．２５ＫＢ／Ｓ Ｄ）バリキャップ・バイアス回路（調節可能）Ｅ）調節
可能なデータ偏差制御（最大４から９ＫＩＩＺ　） Ｆ）　　５極ベッセル関数前置僧幅器フィルタＧ）デー
タ・ミュート音声変調回路 第２ａ図に図示したＲＦ受信器は第３１図により詳細に
図示しである。第３１図に参照すると、ＲＴＵからの受
信信号はアンテナ６４から送／受信スイッチ６３を介し
てＲＦ増幅器２５８１へ与えられる。ＲＦ増幅器２５８
１とＲＦ増幅器２５８２　ｉ；Ｅ受信信号を第１ミキサ
へ導入する前に２段ＲＦ増幅を行なう。第１ミキサ２５
８３には発振器２５８４とバッファ２５８５から受信信
号の周波数の１０．７Ｈｔｌｚ上の周波数を有する入力
信号も与えられる。第１ミキサ２５８３は従って一方の
成分が１０．７ＭＨｚの周波数を有する中間周波（ＩＦ
）信号を与える。第１ミキサ２５８３からの出力信号は
ＩＦ増幅器２５８６で増幅され、１Ｑ、７ＨＨ２帯域フ
イルタ２５８８へ与えられる。

帯域フィルタ２５８８は１０．７ＭＨｚを中心に２４０
にＨｚの幅を有する。ｉＱ、７ＨＩＩＺ帯域フイルタ２
５８８からの出力信号は受信器のデータ検出部の第１段
を形成するＩＦ増幅器２５８つへ与えられ、又ＲＦ受信
器の音声検出回路の第１段を形成する第２ミキサ２５９
１へも与えられる。

データ検出回路へ行く信号はＩＦ増幅器２５８９で増幅
され、弁別器２５９２へ与えられる。弁別器２５９２は
標準の弁別変換回路である。弁別器２５９２からの出力
信号は低域フィルタ及びバッファ回路２５９３を介して
データ・デコーダ２５９４へ与えられる。低域フィルタ
及びバッファ回路２５９３は高苫波成分を濾波し、又弁
別器２５９２からデータ・デコーダ２５９４へ与えられ
る信号のバッファリングを行なう。データ・デコーダ２
５９４は１Ｑ　Ｑ　Ｋ１１ｚの周波数を有する局所デー
タ・クロックを発生し、又零非復帰＜ＮＲＺ）直列デー
タ流を出力として与える。ＮＲＺデータとクロック信号
の両方が信号線６９により第２ａ図に図示したデータ・
フォーマツタ７１へ与えられる。

第２ミキサ２５９１へ与えられる１Ｑ、７ＨＩＩｚ帯域
フイルタ２５８８からの出力信号は第２ミキサ２５９１
の１０．２４５ＨＩＩｚの周波数を有する信号と組合さ
れる。１０．２４５）１１１ｚ信号は発振器２５９６か
ら与えられる。１Ｑ、７Ｈ１ｉｚ帯域フイルタ２５８８
からの１０．７）ＩＨ７信号と発振器２５９６からの１
０．２４５ＨＩｌｚ信号は４５５ＫＨｚのＩＦ倍信号与
える。第２ミキサ２５９１からの４５５　ＫＨ２信号は
４５５　ＫＩＩＺ帯域フィルタ２５９７を介してＩＦ増
幅器２５９８へ与えられる。

ＩＦ増幅器２５９８から与えられる増幅信号は位相ロッ
ク・ループ検出器であることが望ましいＦＭ検出器２５
９９へ与えられる。ＦＭ検出器２５９９からの音声信号
は音声増幅器２６００により増幅され、送受器でもよい
スピーカ２６０１へ与えられる。スピーカ２６０１又は
送受器は第２ａ図に図示した操作員制御及び表示パネル
４１に配置される。音声増幅器２．６００からの信号は
第２ａ図に図示するように信号線６ｏにより操作口制御
及び表示パネル４１へ与えられる。

第２ａ図と第３１図に図示したＲＦ受信器６８の仕様は
以下の通りである。

ＣＲ８受信器 ａ）周波数＝２１６から２２０）１１１２、水晶制御ｂ
）中央周波数安定度＝±、００１％（−３０から＋７０
℃） Ｃ）感度（データ）＝１０−６ＢＥＲ（ビット・エラー
率）で−１０２ｄｂｍ ｄ）　　１度（音声）＝−１１５ｄｂｍ　　（１０ｄｂ
以上のＳ＋Ｎ Ｎ　　比、３ＫＩＩＺ偏、１ＫＩＩＺ変調）ｅ）変調ア
クセプタンス 音声：　０．２から４にＨｚ　　（−３ｄｂ）最大１５
ＫＩＩＺの偏差 （公称＝最大５に１１ｚ） データ：１００ＫＢ／Ｓ±５％ （２相コード化） ＰＣＭ／ＦＭ ｆ）　　１声電力出カー５ワツト（４オーム負荷）ｇ）
送受器イヤフオンへの音声出力＝４００１ＶＲＭＳ　（
調節可能） ｈ）データ・デコード Ａ）整合フィルタ、最大みこみ検出スキーム（サンプル
及び保持、比較及びダンプ回路）Ｂ）データ・クロック
再生回路 Ｃ）データあいまい度決定回路（５０ｍＳ　　決定時間
） Ｄ）　Ｔ２Ｌデータ出力（１００ＫＢ／Ｓ、ＮＲＺ）Ｅ
）Ｔ２Ｌクロック出力（１００ＫＩ−１ｚ　、Ｑ°位相
） 第２ａ図に図示しであるコンピュータ装置５１とコンピ
ュータ装置７４は第２ａ図に図示したＣｌＲ８の核心部
を形成する。コンビコータＳ！！装置５１は前述のよう
にコンピュータ対コンピュータ・インターフェース５８
によりコンピュータ装置７４ヘインターフエースされる
。

コンピュータ装置５１はモトローラ・セミコンダクタ製
造の６８００マイクロプロセツサ装置であることが望ま
しい。コンピュータ装置７４は、アドバンスト・マイク
ロ・ディバイス製造の２９００マイクロプロセツサ装置
である。２９００マイクロプロセツサ装置は２２５ナノ
秒の非常な高速サイクル時間を特徴とする。２９００マ
イクロプロセツサ装置は主マイクロプロセッサである６
８００マイクロプロセツサ装置に対する負荷を減少させ
るために用いられる。２９００マイクロプロセツサ装置
は又市販の地震探査装置で使用されなければならないデ
ータ速度の処理を可能にするその高速サイクル時間のた
めに使用されている。６８００マイクロブロセツザ装置
は近代地震探査で用いられるデータ速度を処理できない
。

前述したように、６８００マイクロプロセサ装置は十分
な文書がある装置である。第２ａ図に図示したコンピュ
ータ装置７４により表わされる２９００マイクロプロセ
ツサ１４置は第３２図により詳細に図示しである。第３
２図を参照すると、マイクロプログラム・シーケンサ２
３０１が次に実行される命令のアドレスをマイクロ制御
プログラム・メモリ２３ｏ２へ送る。次に実行される命
令のアドレスは以下の４つの内の１つから選択される。

ａ）連続アドレシング用のマイクロプログラム・シーケ
ン１ノ内部プログラム・カウンタｂ）サブルーチン及び
割込アドレス処理用の内部ブツシュ・ポツプ・スタック Ｃ）割込論理から直接ロードされた内部アドレス・レジ
スタ ｄ）マイクロ命令比ノｊラッチ２３０４から直接マイク
ロプログラム・シーケンサ２３ｏ１はアドバンス・マイ
クロ・デバイス製造の２９０９マイクロプログラム・シ
ーケンサである。マイクロプログラム・シーケンサ２３
０１は４ビット幅の「次のアドレス」コントローラであ
る。２９００データ・プロセッサは２９０９マイクロプ
ログラム・シーケンサ２３０１を用いてマイクロ制御プ
ログラム・メモリへ送られる１２ビツト・マイクロブ［
］グラム・メモリ・アドレスを発生する。マイクロプロ
グラム・シーケンサからの１２ビツト・アドレスは２９
００マイクロプロセツサ装置により実行される次の命令
を表わす。

割込論理２３０５は外部割込条件信号を受信した時にマ
イクロプログラム・シーケンサ２３０１を停止させるた
めに用いられる。割込論理２３０５はマイクロプログラ
ム・シーケンサ２３０１出カドライバを減勢し、割込の
丁度前にマイクロプログラム・シーケンサに□含まれる
現在アドレス情報を保持する。外部割込みがクリアされ
ると、割込論理２３０５からマイクロプログラム・シー
ケンサ２３０１へ与えられる割込線はクリアされ、主プ
ログラムが次いで続行すること可能とする。

プロセッサ・バス割込第１番とプロセッサ・バス割込第
２番が、装置データ用意信号のような外部割込をｖＪ込
論理２３０５へ送る手段を与える。割込論理２３０５か
らマイクロプログラム・シーケンサ２３０１へ与えられ
るベクトル・アドレスはマイクロプログラム・シーケン
サ２３０１による割込処理に儀える。

マイクロ制御プログラム・メモリ２３０２は４Ｋにかけ
る３２のプログラマブルに読取専用メモリ（ＰＲＯＭ）
である。マイクロ制御プログラム・メモリ２３０２は２
９００マイクロプロセツサ装置の核心部である。マイク
ロ制御プログラム・メモリ２３０２は２９００マイクロ
プロセツサ機能の全てを制御するオブジェクト・コード
を含む。

各マイクロプロセッサ・サイクルの開始時に、新たなア
ドレスがマイクロプログラム・シーケンサ２３ｏ１から
マイクロ制御プログラム・メモリへ与えられる。マイク
ロプログラム・シーケンサからのこのアドレスは、次の
命令サイクルで実行される特定のマイクロ命令語をマイ
クロ命令出力ラッチ２３０４へ出力するマイクロ制御プ
ログラム・メモリ２３ｏ２内の特定の位置へのアクセス
をうえる。マイクロ制御プログラム・メモリ２３０２か
らマイクロ命令出力ラッチ２３ｏ４へ与えられるマイク
ロ命令語は３２ビツト・データ詔である。

マイクロ命令出力ラッチ２３０４は、装置り［］ツク（
ＳＣＬＫ）の上昇縁でロードされる３２ビツト幅データ
・ラッチである。装置クロックの上昇縁は各マイクロプ
ロセッサ・サイクルの開始を指示する。マイクロ命令出
力ランチ２３ｏ４がロードされる特定のマイクロプロセ
ッサ・サイクルの間に、マイクロプロセッサ出力ラッチ
２３０４には実行されるオブジェクト・コードがロード
される。全てのマイクロプロセッサ演算はマイクロプロ
セッサ・サイクルの開始時にマイクロ命令出力ラッチ２
３０４ヘロードされるオブジェクト・コードにより指定
される。

装置クロック発生器２３０７は第３２図に図示した２９
００マイクロプロセツサ装置に４．４５ＨＩＩＺクロッ
ク信号を与える。装置クロック発生器２３０７は、より
遅いメモリ素子の使用を可能とするためより遅いクロッ
ク速度が必要である場合には２　、２２　ＭＨｚクロッ
ク信号も供給できる。

４．４５ＨＩＩｚ装置クロック信号は第３２図に図示し
た２９００マイクロプロセツサ装置の基本タイミングを
与える。

マイクロ命令出力ラッチ２３０４からの３２ビツト命令
は複数個のデータ出発地やデータ目的地へ与えられる。

内部バス選択論理２３０８を用いて、マイクロ命令出力
ラッチ２３ｏ４から与えられる３２ビツト命令からの目
的地又は出発地情報をデコードする。出発地及び目的地
情報をデコードした後、内部バス選択論理２３０８は実
行される命令の様々な出発地や目的地へ付勢信号を与え
る。第３２図に図示するように内部バス選択論理２３０
８から４個の目的地付勢信号５ｏ−３３が与えられ、８
個の目的地付勢信号ＤＥＳＯ−ＤＥＳ７が与えられる。

条件分岐論理２３１１は選択した入出力装置の状態又は
算術／論理装置２３１２演算の結果を検出し、必要に応
じてマイクロプログラム・シーケンサ２３０１の次のア
ドレス選択を変更するために設けられている。条件分岐
論理２３１１は分岐条件信号としてマイクロプログラム
・シーケンサ２３０１への入力の１６の可能な分岐条件
の内の１つを選択する。

放出バッファ２３１４を用いて２９００マイクロプロセ
ツサ内部データ・バスに所要データ・パターンを配置す
る。マイクロ命令出力ラッチ２３０４からの３２ビツト
命令は、放出バッファ２３１４の出力ドライバを付勢す
ることにより２９００マイクロプロセツサの内部データ
・バスに所望データ・パターンを配置するようプログラ
ム可能である。これはマイクロ命令出力ラッチ２３０４
からのオブジェクト・コードに対して内部データ・バス
への直接アクセスを可能とする。このことは、任意のデ
ータ語、定数、マスク・ビット・パターンをプログラム
文から直接与えることが可能である。

作業記憶メモリ２３１５は、算術／論理装置２３１２の
レジスタ記憶能力の延長部としての役割を果たす６４　
Ｒｘ　８ビツト　ランダム・アクセス・メモリである。

作業記憶メモリ２３１５は、算術／論理装置ｔ２３１２
データ演算のスクラッチ記憶域として用いられる。算術
／論理装置２３１２は２個の２９０１　４ビツト双極性
マイクロプロセツサ・スライスから構成されて８ビツト
算術／論理装置を形成す。、２９０１　４ビツト双極性
マイクロプロセツサ・スライスはアドバンスト・マイク
ロ・デバイス製造である。鋒術／論理装置２３１２の主
要様能は、データ、入出力アドレス情報、メモリ・アド
レス情報の取扱いと鋒術処理を行なうことである。算術
／論叩装置２３１２は上部バス・アドレス・レジスタ２
３１７、下部バス・アドレス・レジスタ２３１８、作業
記憶メモリ２３１５、データ・バス・トランシーバ２３
２１ヘデータを供給できる。篩術／論理装置は一時記憶
に内部レジスタを用いる。

上部バス・アドレス・レジスタ２３１７と下部バス・ア
ドレス・レジスタ２３１８は２９００データ・プロセッ
サ・バスに接続されている全ての装置のラッチとバッフ
ァを管理する。上部バス・アドレス・レジスタ２３１７
と下部バス・アドレス・レジスタ２３１８　ＬＪ共に算
術／論理装置２３１２からの２９００マイクロプロセツ
サ内部バスからロードされる。

制御バス・レジスタ２３２２はマイクロ命令出力ラッチ
２３ｏ４から与えられる３２ビツト命令から直接ロード
される。制御バス・レジスタ２３２２は同期した外部制
御バス信号源を与える。使用される副面信号は以下の通
りである。

ＶＭＡ−２９００外部バスの正当なメモリ・アドレス ５ＴＲＯＢＥ−２９００外部バスの読取操作の同期を与
える。

Ｒ／Ｗ−２９００マイクロプロセツサ・バスの読取操作
を定める ＤＭ　　−能動時にデータ・メモリ（これは２０ビット
・アドレスを要する）への入出 力操作を指示する。ＤＭが作動してい ない時にはアドレスの下位８ビツト （外部バス上の）のみが正当である。

これは周辺装置がアドレシング用にこ の下部８ビツトのみをデコードするこ とを可能とする。

データ・バス・トランシーバ２３２１はアドバンスト・
マイクロ・デバイス製造の２個の４ビツト２９ｏ４トラ
ンシーバから構成される。、、２９０４トランシーバ・
チップは並列接続されて８ビツト・データ・バス・トラ
ンシーバを形成する。データは装置クロックの１胃縁で
２９００マイクロプロセツサ内部データ・バスからデー
タ・バス・トランシーバ２３２１へ書込まれる。このデ
ータは低状態へ移るＷｒｉｔｅ信号により２９００マイ
クロプロセツサ外部バス上で付勢される。データは外部
バス上のＲｅ’ａｄ信号と５ｔｒｏｂｅ信号との一致の
間に外部２９００マイクロプロセツサ・バスからデータ
・バス・トランシーバ２３２１へ書込まれる。

第３２図に図示した割込論理２３０５は第３３図により
詳細に図示しである。第１の２９００マイクロプロセツ
サ・バスυｊ込はエンコーダ２３２３の１１人力に結合
される。第２の２９００マイクロプロレツサ・バス割込
はエンコーダ２３２３の１０人力に結合される。エンコ
ーダ２３２３のＩ２−１７人力は＋５Ｖ電源２３２４の
高状態に結合される。エンコーダ２３２３からのＡＯ−
Ａ２アドレス出力は第３２図に図示されているベクトル
・アドレスとじて与えられる。エンコーダ２３２３から
の群選択出力はＮＯＲゲー＋−２３２６への一方の入力
として送られる。ＮＯＲゲート２３２６の出力はフリッ
プフロップ２３２７のＤ入力へ結合される。第３２図に
図示した装置クロック発生器２３０７から送られる装置
クロック信号はフリップフロップ２３２７のクロック入
力に送られる。フリップフロップ２３２７のセット入カ
バ＋　５　Ｖｌ’源２３２８の高状態に結合される。フ
リップフロップ２３２７のリセット入力も又＋５■電源
２３２９の高状態に結合される。フリップフロップ２３
２７からのＱ出力はフリップフロップ２３３１のＤ入力
へ結合される。Ｂｆｆｌクロック信号が７リツプフロツ
ブ２３３１のクロック入力に送られる。フリップフロッ
プ２３３１のセット入力は＋５■電源２３３２の高状態
に結合される。

フリップ７０ツブ２３３１のリセット入力は＋５Ｖｍ源
２３３４の高状態に結合される。フリップフロップ２３
３１からのＱ出力は第３２図のマイクロプログラム・シ
ーケンサ・アドレス出発地選択マルチプレクサ２３０１
へ送られる。フリップフロップ２３３１からのＱ出力は
第３２図でベクトル・アドレスの一部として図示されて
いる。

フリップフロップ２３２７からのＱ出力はフリップ７０
ツブ２３３５のリセット入力へ結合され、又ＡＮＤゲー
ト２３３６への第１人力としても与えられる。フリップ
フロップ２３３５のセット及びＤ入力は＋５ｖ電源２３
３０の高状態に結合される。付勢信号とプルアップ信号
がＮＯＲゲート２３３８への入力として送られる。ＮＯ
Ｒゲート２３３８の出力はＮＡＮＤゲート２３３９への
第１人力として与えられる。割込付勢信号はＮＡＮＤゲ
ート２３３９への第２人力として与えらレル。ＮＡＮＤ
ゲート２３３９（７）出力１ｊ：　Ｎ　ＯＲゲート２３
４１への第１人力として与えられる。

装置クロック信号はＮＯＲゲート２３４１への第２人力
として与えられる。ＮＯＲゲー１−２３４１の出力はフ
リップフロップ２３３５のクロック入力に結合される。

フリップフロップ２３３５からのＱ出力はＮＯＲゲート
２３２６への第２人力として結合され、又ＡＮＤゲート
２３３６への第２人力どしても与えられる。ＡＮＤゲー
ト２３３６の出力は第３２図に図示された割込信号であ
る。

第３２図に図示した条件分岐論理２３１１は第３４図に
より詳細に図示しである。状態線はデータ・ラッチ２３
４４のデータ入力に送られる。第５５図に図示した装置
クロック発生器２３０７により発生された装置クロック
信号はデータ・ラッチ２３４４のクロック入力へ与えら
れる。データ・ラッチ２３４４からのデータ出力は１対
１６デコーダ２３４５へ結合される。算術／論理装置２
３１２状態出力はデータ・ラッチ２３４７．２３４８の
データ入力に結合される。制御バス論理信号はデコーダ
２３４９の３１ＥＭ択入力へ送られる。

割込付勢信号はデコーダ２３４９のＳＯ選選択力へ送ら
れる。装置クロックはデコーダ２３４９の付勢入力へ送
られる。デコーダ２３４９のＱ３出力はデータ・ラッチ
２３４７のクロック人力に結合される。デコーダ２３４
９のＱ２出力はデータ・ラッチ２３４８のクロック入力
に結合される。

データ・ラッチ２３４７のデータ出力は１対１６デコー
ダ２３４５の入力として結合される。データ・ラッチ２
３４８のデータ出力も又１対１６デコーダ２３４５のデ
ータ入力へ結合される。１対１６デコーダ２３４５は第
３２図に図示した分岐条件信号として送られるデータ入
力の内の一つを選択する。第３２図に図示したマイクロ
命令出力ラッチ２３ｏ４からの命令語の一部を形成する
制御バス論理信号と割込付勢信号はデータ・ラッチ２３
４７とデータ・ラッチ２３４８をクロックするために使
用される。割込付勢信号が低状態で制御バス論理信号が
高状態の時、データ・ラッチ２３４８がクロックされる
。制御バス論理信号が高状態で割込付勢が高状態の時、
データ・ラッチ２３４７がクロックされる。全ての条件
分岐文の間はこうなる制御バス論理が低状態の時には、
データ・ラッチ２３４７もデータ・ラッチ２３４８のど
ちらも変更されない。これは同−組の算術／論理装置状
態出力で一連の条件分岐文を実行することを可能にする
。

データが利用可能な時、２９００マイクロプロセツサは
データ・フォーマツタ７１からデータを読取る。このデ
ータは誤りを検査され、誤りを含むデータ詔にはフラッ
グをセットしてメモリに記憶される。誤りがある場合に
は、ＲＴＵの内の一つからの再伝送が生じ、再伝送デー
タを用いて誤りを含むデータ詔と＠換える。

一旦正当なデータがメモリに記憶されると、データは磁
気デーブ装置７９へ転送される。この転送は６８００マ
イクロプロセツサ５１の制御下で行なわれる。データを
データ表示装置９３へ与える場合には、２９００マイク
ロプロセツサがメモリからデータを読取り、データをフ
ィルタし、データをデータ表示装置９１へ与える前にデ
ータの利得を調整する。

前述したように、第３２図に図示したマイクロ制御プロ
グラム・メモリ２３０２はプログラマブル読取専用メモ
リ（ＰＲＯＭ）である。Ｐ　ＲＯｌｖｌは不揮発性メモ
リで、このことはメモリへの電力が失われても、メモリ
に含まれるプログラムは失われないことを意味する。従
って第２ａ図に図示した中央記録極への電力を遮断して
もマイクロ制御プログラム・メモリ２３ｏ２に含まれる
プログラムは失われない。しかしながら、プログラツブ
６ル読取専用メモリを用いる欠点は、プログラムをメモ
リに焼付けなければならず、−旦プログラムがメモリに
焼付けられると、プログラムを変更するのは非常に困難
となる点である。ある場合にはプログラムは変更不可能
であり、プログラマブル読取専用メモリを投棄して、プ
ログラムを変更するため新たなプログラマブル読取専用
メモリをプログラムしなければならない。これは２９０
０マイクロプロセツサのような装置を用いている時には
非常なコスト高となる。

木装首にはプログラマブル読取専用メモリのプログラム
を変更する問題を避ける方法が設けられている。この方
法は又２９００マイクロプロセツサで使用されるプログ
ラムをｒｉ’ｉｉ　ａするのに十分な文書のある６８０
０マイクロプロセツザ装置を用いることを可能とする。

ランダム・アクセス・メモリを用いて２９００マイクロ
プロセツサで使用されるプログラムを開発し試験する。

ランダム・アクセス・メモリとその付随回路をプログラ
マブル読取専用メモリ（ＰＲＯＭ）バグ・ランダム・ア
クセス・メモリ（ＲＡＭ）と呼ぶ。ＰＲＯＭバグＲＡＭ
は第２ａ図に図示した中央記録層の永久部品ではなく、
２９００マイクロプロセツサの診断や故障発見能力を与
える。中央記録層で用いられている時のＰＲＯＭバグＲ
ＡＭの位置を第３５図に示す。

ＰＲＯＭバクＲＡＭ２３５１は６８００マイクロプロセ
ツサ・バスに接続され、又２９００マイクロブロセツザ
７４のＪｌ、Ｊ２人力に接続される。

２９００マイクロプロセツサのＪｌ、Ｊ２人力は第３２
図に詳細に図示されている。第３２図に示すように、Ｐ
ＲＯＭバグＲＡ　Ｍはリセット信号をマイクロプログラ
ム・シーケンサ２３０１へ印加可能である。リセット信
号を用いて２９００マイクロプロセッサ・プログラムの
実行とマイクロプログラム・シーケンサを開始する。Ｐ
ＲＯＭバクＲＡＭ２３５１は５１人力を介してマイクロ
プログラム・シーケンサへ停止信号を印加可能である。

停止信号はマイクロプログラム・シーケンサ２３０１に
高インピーダンス（トリステート）に入ることを強制す
る。禁止信号は５１人力を経由してマイクロ命令出力ラ
ッチ２３０４へ印加される。

禁止信号はマイクロ命令出力ラッチ２３０４を高インピ
ーダンス（トリステート）モードに入れる。

ＰＲＯＭバグＲＡＭ２３５１は５１人力によりマイクロ
プログラム・シーケンサ２３０１からマイクロ６１１　
ａｌｌプログラム・メモリ２３０２へ１２ビツト・アド
レスの直接接続を有する。ＰＯＲＭバグＲＡＭ２３５１
は５１人力により２９００マイクロプロセツサの内部バ
スにも接続される。Ｒ後に、ＰＲＯＭバクＲＡＭ２３５
１はＪ２コネクタによりマイクロ命令出力ラッチ２３ｏ
４からの３２ビツト出力に結合される。

第３５図に図示したＰＲＯＭバクＲＡＭ２３５１は第３
６図により詳細に図示されている。デコード論理２３５
３は６８００マイクロプロセツサからのアドレスをデコ
ードし、デコードしたアドレス情報を周辺インターフェ
ース・アダプタ２３５４へ与える。周辺インターフェー
ス・アダプタ２３５４はモトローラ・セミコンダクタ製
造の６８２０周辺インク・フェース・アダプタ（ＰＩＡ
）である周辺インターフェースアダプタ２３５４はラン
ダム・アクセス・メモリ２３５６へのアドレスを制御す
る。周辺インターフェース・アダプタ２３５４は又ラン
ダム・アクセス・メモリ２３５６とアドレス人力バッフ
ァ２３５７への制御信号も与える。周辺インターフェー
ス・アダプタ２３５４は又トリステート・バッファ２３
５８への付勢信号も供給する。

ランダム・アクセス・メモリ２３５６はフェアチャイル
ド・セミコンダクタ製造のタイプ３５４２であることが
望ましい３２個の１に×１ピット・メモリ素子から構成
された１ＫＸ３２ビットＭＯＳメモリであることが望ま
しい。ランダム・アクセス・メモリ２３５６が使用され
ている時、第３２図に図示した装置クロック発生器２３
ｏ７は自助的に装置クロツク／２速度で走行するよう切
換えられる。ランダム・アクセス・メモリ２３５６は試
験されるプログラムを記憶するために用いられる。

３２ビツト・データ出力がランダム・アクセス・メモリ
２３５６からランダム・アクセス・メモリ出力ｔｒｌＪ
　Ｉｌｌラッチ２３５９とトリステート・バッファ２３
５８へ送られる。トリステート・バッファ２３５８はラ
ンダム・アクセス・メモリ２３５６出力と周辺インター
フェース・アダプタ２３５４との間の分離を与える。ト
リステート・バッファ２３５８はアドレスが周辺インタ
ーフェース・アダプタ２３５４からランダム・アクセス
・メモリ２３５６へ送られている時には滅勢モードとな
っていて、ランダム・アクセス・メモリ出力データ線が
ランダム・アクセス・メモリ２３５６への入力データ線
の制御を競合することを防止する。

逆に、ランダム・アクセス・メモリ２３５６からデータ
を読取ることを可能とするように周辺インターフェース
・アダプタ２３５４がプログラムされている時には、ト
リステート・バッファ２３５８を付勢してランダム・ア
クセス・メモリ２３５６出力データが周辺インターフェ
ース・アダプタ２３５４をゲートして６８ｏＯマイクロ
プロセツサにより読取られることを可能とする。

ランダム・アクセス・メモリ出力ＩＩＩ　ｔａｌｌラッ
チ２３５９はランダム・アクセス・メモリ２３５６から
データを受取り、コネクタＪ２によりデータを２９００
マイクロプロセツサ命令バスへ送る。このように命令は
２９００マイクロプロセツサ命令バスによりランダム・
アクセス・メモリ２３５６から２９００マイクロブロセ
ツ→ノへ与えられる。

従って第３２図に図示したマイクロ制御プログラム・メ
モリ２３ｏ２はバイパスされ、ランダム・アクセス・メ
モリ２３５６がマイクロ制御プログラム・メモリ２３０
２に置換わることを可能とづる。

アドレス人力バッファ２３５７は第３２図に図示した６
８００マイクロプロセツサによるプログラミングの間マ
イクロプログラム・シーケンサ２３０１からのアドレス
入力のトリステート化を可能とする簡単なバッファであ
る。２９００マイクロプロセツサ用のランダム・アクセ
ス・メモリ２３５６中のプログラムを試験したい時には
バッファ２３５７を付勢すると２９００マイクロプロセ
ツサはランダム・アクセス・メモリ２３５６の制御を受
ける。

第３６図に図示したデコード論理２３５３は第３７図に
より詳細に図示されている。第３６図に図示した周辺イ
ンターフェース・アダプタ２３５４を形成するため３個
の６８２０周辺インク−フェース・アダプタが利用され
ている。第３７図を参照すると、６８００マイクロプロ
セツサからのＤｏ−Ｄ７データ線は周辺インターフェー
ス・アダプタ２３６１−２３６３のＤｏ−Ｄ７データ線
へ送られる。６８００マイクロプロセツサからの△１５
アドレス線はインバータ２３６４を介してバッファ２３
６６へ送られる。６８００マイクロプロセツサからのＡ
１４−Ａ８アドレス線はバッファ２３６６への入力とし
て直接送られる。オーブン・コレクタ・バッファ２３６
６からの出力線は全てプルアップ抵抗２３６８を介して
＋５ＶＩ源２３６７の高状態に結合される。バッファ２
３６６からの出力線は又全で周辺インターフェース・ア
ダプタ２３６１−２３６３のチップ選択Ｏ入力（Ｃ３Ｏ
）へ結合される。

６８００マイクロブロセツ勺からのＡ４−Ａ７アドレス
線はＮＡＮＤゲート２３６９への入力として与えられる
。ＮＡＮＤゲート２３６９からの出力は周辺インターフ
ェース・アダプタ２３６１−２３６３のチップ選択１人
力（Ｃ８Ｉ）に結合される。

６８００マイクロブＯセツザからのＡ３アドレス線はＡ
ＮＤゲート２３７１への第１人力として直接与えられる
。Ａ３アドレス線は又インバータ２３７２を介してＡＮ
Ｄゲート２３７３とＡＮＤゲート２３７４への第１人力
としても与えられる。

６８００マイクロブロセツザからのＡ２アドレス線もイ
ンバータ２３７５を介してＡＮＤゲート２３７３への第
２人力として又ＡＮＤゲート２３７１への第２人力とし
て与えられる。６８００マイクロプロセツサからの正当
メモリ・アドレス（ＶＭＡ）はＡＮＤゲート２３７１．
２３７３゜２３７４への第３人力として直接与えられる
。

ＡＮＤゲート２３７３からの出力は周辺インターフェー
ス・アダプタ２３６１のチップ選択２人力（Ｃ８２）に
結合される。ＡＮＤゲート２３７４からの出力は周辺イ
ンターフェース・アダプタ２３６２のチップ選択２人力
（Ｃ３２）に結合される。ＡＮＤゲート２３７１からの
出力は周辺インターフェース・アダプタ２３６３のチッ
プ選択２人力（Ｃ８２＞へ結合される。

６８００マイクロプロセツサからのＡ１アドレス線は周
辺インターフタエース・アダプタ２３６１−２３６３の
レジスタ選択１人力（Ｒ８１）に結合される。６８００
マイクロプロセツサからのＡＯアドレス線は周辺インタ
ーフェース・アダプタ２３６１−２３６３のレジスタ選
択Ｏ入力（Ｒ３Ｏ）へ結合される。６８００マイクロプ
ロセツサからの読取／書込（Ｒ／Ｗ）信号は周辺インタ
ーフェース・アダプタ２３６１−２３６３の読取／書込
入力へ送られる。６８００マイクロプロセツサからのφ
２クロックは周辺インターフェース・アダプタ２３６１
−２３６３の付勢入力へ送られる。６８００マイクロプ
ロセツサからのリセット入力は周辺インターフェース・
アダプタ２３６１−２３６３のリセット入力に結合され
る。

マイクロυ制御プログラム・メモリ２３０２として図示
されているプログラマブル読取専用メモリに置換わるラ
ンダム・アクセス・メモリ２３５６の使用に用いられる
以下の操作手順の説明には第３２図と第３６図を参照し
なければならない。ランダム・アクセス・メモリをプロ
グラムしている間、２９００マイクロプロセツサは減勢
される。

プログラミングが完了すると、ランダム・アクセス・メ
モリへの６８００インターフエースは減勢され、２９０
０マイクロプロセツサが付勢されてこれがあたかもマイ
クロＬｌｌ　ＩＩＩプログラム・メモリ２３０２である
かのようにランダム・アクセス・メモリを制御する。こ
れにより、プログラマブル読取専用メモリをプログラム
する前に２９００マイクロプロセツサ・プログラムの全
てを十分文書化され保守されているソフトウェア／ハー
ドウェア１．ｉｌｔ　（６８００マイクロブロセツザ装
置）内に書きこみ、作動させることが可能となる。ラン
ダム・アクセス・メモリ２３５６を用いて、診断又はプ
ログラムを次々とロードし、走らすことが可能である。

事実、全命令セットやプログラムは数秒で変更可能であ
る。これはプログラマブル読取専用メモリにプログラム
さ゛れたプログラムを変更する際に関連する出費を著し
く減する。これは又２９００マイクロプロセツサ装置の
プログラム開発のｆ￥業を著しく簡単化する。

ランダム・アクセス・メモリ２３５６を用いるため、２
９００マイクロプロセツサを減勢するようまずリセット
、禁止、停止信号がセラｔ・される。

特にマイクロ制御プログラム・メモリ２３０２とマイク
ロ命令出力ラッチ２３０４は共に高インピーダンス状態
にセラ１−することにより減勢される。

アドレス人力バッファ２３５７も又高インピーダンス状
態にセットされ、ランダム・アクセス・メモリ２３５６
のアドレスが周辺インターフェース・アダプタ２３５４
により制＠されることを可能とする。従ってランダム・
アクセス・メモリ２３５６は６８００マイクロプロセツ
サ装置により完全に制御される。

ランダム・アクセス・メモリ２３５６は６８００マイク
ロプロセツサ装置からランダム・アクセス・メモリ２３
５６ヘアドレスを送り、データを書込むことによりプロ
グラムされる。周辺インターフェース・アダプタ２３５
４からトリステート・バッファ２３５８へ送られる出力
減勢信号がまずセットされてトリステート・バッファ２
３５８を減勢し、従ってランダム・アクセス・メモリ２
３５６からの復帰データは禁止される。次いでアドレス
とデータが６８００マイクロプロセツサ装置からランダ
ム・アクセス・メモリ２３５６へ与えられる。ランダム
・アクセス・メモリ２３５６への読取／書込入力により
アドレスとデータがランダム・アクセス・メモリへスト
ローブされる。

ランダム・アクセス・メモリ全体がこのようにプログラ
ムされる。

６８００マイクロプロセツサによりランダム・アクセス
・メモリ２３５６からデータを読取りたい時、周辺イン
ターフェース・アダプタ２３５４からトリステート・バ
ッファ２３５８へ送られた出力減勢はリセットされ、ラ
ンダム・アクセス・メモリ２３５６からの３２ビツト出
力がトリステート・バッファ２３５８を介して周辺イン
ターフェース・アダプタ２３５４へ送り戻されることを
可能にする。データは６８００マイクロプロセツサによ
り周辺インターフェース・アダプタ２３５４を介してラ
ンダム・アクセス・メモリ２３５６から読出される。

プログラムがランダム・アクセス・メモリ２３５６にセ
ットされ、６８００マイクロプロセツサを用いてプログ
ラムを試験した後、制御は２９００マイクロプロセツサ
へ転送されてプログラムを試験する。２９００マイクロ
プロセツサは、ランダム・アクセス・メモリ２３５６が
接続されていると減勢されるマイクロ制御プログラム・
メモリ２３ｏ２と同様にランダム・アクセス・メモリ２
３５６を利用する。２９００マイクロプロセツサへ制御
を転送したい時、トリステート・バッファ２３５８を減
勢してランダム・アクセス・メモリ２３５６から周辺イ
ンターフェース・アダプタ２３５４へのデータの転送を
禁止する。周辺インターフェース・アダプタ２３５４は
アドレス及びデータ線を入力として指定するようプログ
ラムされる。これは周辺インターフェース・アダプタを
トリステート化し、従って周辺インターフェース・アダ
プタ２３５４を減勢するのと等価である。２９００マイ
クロプロセツサへの停止信号はリセットされ、これはマ
イクロプログラム・シーケンサ２３０１のトリステート
状態を取除く。これは又アドレス入力バッファ２３５７
も付勢する。ここで２９００マイクロプロセツサへ制御
が転送され、これは２９００マイクロプログラム・シー
ケンサ２３０１ｆ７）ｌ−ＩＪＩＩＩ下でマイクロ命令
語がランダム・アクセス、メモリ２３５６から出て来て
いることを意味する。リセットを解放することにより、
プログラムの実行は進行可能となる。

必要な時に、停止とリセットを印加することにより、６
８００マイクロプロセツサ装置によるプログラム変更又
は試験が実施できる。６８００マイクロプロセツサ装置
はランダム・アクセス・メモリ２３５６の検査とプログ
ラミングを容易にするため高速デーブリーダ入力とＣＲ
Ｔ出力とを備える。それ故、マイクロ＆ＩＪ　ａｌｌプ
ログラム・メモリ２３０２にプログラムを焼付ける前に
、ランダム・アクセス・メモリ２３５６は２９００マイ
クロプロセツサのプログラムの検査の容易な方法を可能
とする。これは２９００マイクロプロセツサのプログラ
ミングを大いに容易とし、プログラムを変更するためマ
イクロ！ＩＪ　ｌｔＤｌｌプログラムモリ２３０２のプ
ログラムを再焼付けするコストを軽減する。

第２ａ図に図示したコンピュータ対コンピユーダインタ
ーフエース５８は第３８図により詳細に図示しである。

前述したように、第２ａ図に図示したコンピュータ対コ
ンピュータ・インターフェース５８は６８００マイクロ
プロセツサと２９００マイクロプロセツサ間の通信を可
能にする回路である。コンピュータ対コンピュータ・イ
ンターフェース５８は、どちらかのコンピュータが他方
のコンピュータへデータを送信する用意ができた時を６
８００マイクロプロセツサと２９００マイクロプロセツ
サに知らせる所要割込を与える。

基本的には、６８００マイクロプロセツサと２９００マ
イクロプロセツサからのアドレス及び指令線を用いてコ
ンピュータ対コンピュータ・インターフェース５８の動
作を制御する。６８００マイクロプロセツサと２９００
マイクロプロセツサからのデータ線は６８００マイクロ
プロセツサと２９００マイクロプロセツサ間のデータ転
送に利用される。６８００マイクロプロセツサと２９０
０マイクロプロセツサからのアドレス及び指令線は又、
どちらかのコンピュータから他方のコンビュータヘデー
タを書込可能となった時や各コンピュータがデータの受
取用意ができた時を指示する信号を発生するためにも利
用される。

第３８図を参照すると、６８００マイクロプロセツサか
らのＡ７アドレス線はＮＯＲゲーグー２４８１への第１
人力として送られる。６８００マイクロプロセツサから
のへ〇アドレス線はＮＯＲグー＋２４８１への第２人力
として送られる。

ＮＯＲゲート２４８１からの出力はＮＡＮＯゲート２４
８２への第１人力として与えられる。６８００マイクロ
ブＤセツサからのＡ５アドレス線はＮＡＮＤゲート２４
８２への第２人力として与えられる。６８００マイクロ
プロセツサからのＡ４アドレス線１よインバータ２４８
３を介してＮＡＮＤゲート２４８２への第３人力として
与えられる。６８００マイクロブロセツザからの入出力
＜ｌ１０）線はＮＡＮＤゲー１−２４８２への第４人力
として結合される。

ＮＡＮＤゲート２４８２からの出力はＮＡＮＤゲート２
４８４への第１人力として与えられる。

６８００マイクロプロセツサからのＡ３アドレス線はイ
ンバータ２４８５を介してＮＡＮＤゲート２４８４への
第２人力として送られる。ＮＡＮＤゲート２４８４から
の出力はインバータ２４８６を介してＮＡＮＤゲート２
４８７への第１人力として与えられ、かつ周辺インター
フェース・アダプタ２４８８のチップ選択１（Ｃ８１）
入力にも与えられる。

６８００マイクロプロセツサからのφ２クロックはドラ
イバ２４８９を介してＮＡＮＤゲー１〜２４８７への第
２人力として与えられ、かつ周辺インターフェース・ア
ダプタ２４８８の付勢入力へも与えられる。、６８００
マイクロプロセツサからのリセット線はドライバ２４８
９を介して周辺インターフェース・アダプタ２４８８の
リセット入力へ送られる。６８００マイクロプロセツサ
からのＡ１アドレス線はドライバ２４８９を介して周辺
インターフェース・アダプタ２４８８のレジスタ選択１
（Ｒ８Ｉ）入力へ送られる。６８００マイクロプロセツ
サからのＡ２アドレス線はドライバ２４８９を介して周
辺インターフェース・アダプタ２４８８のチップ選択０
　（Ｃ３Ｏ）入力に送られ、又ＮＡＮＤゲー１へ２４８
７への第３人力として与えられる。６８００マイクロプ
ロセツサからのＡＯアドレス線はドライバ２４８９を介
して周辺インターフェース・アダプタ２４８８のレジス
タ選択０（Ｒ２Ｏ）入力へ送られる。６８００マイクロ
プロセツサからの読取／書込（Ｒ／Ｗ）線はドライバ２
４８９を介して周辺インターフェース・アダプタ２４８
８の読取／書込入力へ送られ、又ＮＡＮＤゲート２４８
７への第４人力としても与えられる。

ＮＡＮＤゲートからの出力はドライバ２４９１のＥ２付
勢入力への付勢信号として与えられる。

ＮＡＮＤゲート２４８７からの出力は又インバータ２４
９２を介してドライバ２４９１のＥ１人力へ、又ドライ
バ２４９３のＥ１付勢入力への付勢入力としても与えら
れる。ドライバ２４９３のＥ２付勢入力は接地される。

６８００マイクロプロセツサからのＤｏ−Ｄ７データ線
はドライバ２４９３の入力側に結合され、又ドライバ２
４９１の出力側にも結合される。、６８００マイクロブ
ＯセツサからのＤＯ−Ｄ７データ線が結合されている入
力に対応するドライバ２４９３の出力側は周辺インター
フェース・アダプタ２４８８のＤｏ−Ｄ７データ端子へ
結合される。

周辺インターフェース・アダプタ２４８８のり。

−Ｄ７データ入力は又ドライバ２４９１の入力側にも与
えられる。６８００マイクロプロセツサからの割込線は
周辺インターフェース・アダプタ２４８８の割込要求△
（ｉＲＱＡ）と割込要求Ｂ（ＩＲＱＢ）入力へ送られる
。

２９００マイクロプロセツサからの正当メモリ・アドレ
ス（ＶＭＡ）線はインバータ２４９５を介してＮＡＮＤ
ゲート２４９６への第１人力として結合される。２９０
０マイクロプロセツサからのＤＭ線はＮＡＮＤゲート２
４９６への第２人力として結合される。２９００マイク
ロプロセツサからのＡＯ−Ａ７アドレス線はＮＡＮＤゲ
ート２４９６への第３〜第１０人力として与えられる。

ＮＡＮＤゲート２４９６の第１１、第１２、第１３人力
は抵抗２４９８を介して＋５■電源２４９７へ結合され
る。ＮＡＮＤゲート２４９６の出力はＮＯＲゲート２４
９９への第１人力として与えられる。２９００マイクロ
プロセツサからのストローブ（ＳＴＲＢ）線はＮＯＲゲ
ー１−２４９９への第２人力として与えられる。ＮＯＲ
ゲート２４９９の出力はＮＡＮＤゲート２５０１とＮＡ
ＮＤゲート２５０２への第１人力として送られる。２９
００マイクロプロセツサからの読取／書込線はＮＡＮＤ
ゲート２５０２への第２人力として直接外えられ、又イ
ンバータ２５ｏ３を介してＮＡＮＤゲート２５０１への
第２人力としても与えられる。

２９００マイクロプロセツサから６８００マイクロプロ
セツサへデータを書込可能である時にＮＡＮＤゲート２
５０１からの出力は低状態となる。

ＮＡＮＤゲート２５０１からの出力はフリップ７０ツブ
２５０３のクロック入力へ送られる。Ｎ△ＮＤゲート２
５０１からの出力は又ドライバ２５０４の入力へも送ら
れ、２９００マイクロプロセツサのデータ送信用意がで
きたことを指示する。

６８００マイクロプロセツサから２９００マイクロプロ
セツサへデータを読取可能となるとＮＡＮＤゲート２５
０２からの出力は低状態となる。ＮＡＮＤゲート２５ｏ
２からの出力はドライバ２５０４への付勢入力として送
られ、又２９００衛星マイクロプロセツサがデータを受
取るためクリアされたことの指示としてドライバ２５０
４の入力側へも送られる。

６８００マイクロプロセツサからのＤｏ−Ｄ７データ線
はドライバ２５ｏ４の入力側へ送られ、又フリップフロ
ップ２５０３のＤ入力にも送られる。フリップフロップ
２５ｏ３のクリア入力は＋５ＶＩ源２５０５に結合され
ている。フリップフロップ２５０３からのＱ出力は周辺
インターフェース・アダプタ２４８８のＰＡＯ−ＰＡ７
周辺データ線に結合される。

周辺インターフェース・アダプタ２４８８からのＰＢ○
−ＰＢ７周辺データ線はドライバ２５０４の入力側に結
合される。周辺インターフェース・アダプタ２４８８か
らのＣＢ２周辺制御線はインバータ２５０６を介してド
ライバ２５０４の入力側に結合される。周辺インターフ
ェース・アダプタ２４８８からのＣＢ２るり罪線は、６
８００マイクロプロゼツサから２９００マイクロプロセ
ツサへ伝送用データが利用可能であることを２９００マ
イクロプロセツサへ指示するために用いられる。周辺イ
ンターフェース・アダプタ２４８８からのＣ△２周辺制
御線はインバータ２５０７を介してドライバ２５０４の
入力側へ結合される。

Ｃ△２周辺制御線は、データを受信するため６８ｏＯマ
イクロプロセツサがクリアされていることを２９００マ
イクロプロセツサへ指示するために用いられる。

６８００マイクロプロセツサ・データ用意信号と６８０
０送信用クリア信号はドライバ２５０４を介して２９０
０マイクロプロセツサへ送られる。

２９００デ一タ用意信号と２９００送信用クリア信号は
ドライバ２５０４を介してドライバ２４９３への入力と
して与えられる。ドライバ２４９３から、２９００デ一
タ用意信号と２９００送信用クリア信号は周辺インター
フェース・アダプタ２４８８へ送られる。２９００デ一
タ用意信号はＯＡ”Ｉ割込入力へ送られ、一方２９００
送信用クリア信号はＣＢ１割込入力へ送られる。

周辺インターフェース・アダプタ２４８８は第２ａ図に
図示したコンピュータ対コンピュータ・インターフェー
ス５８の核心部を形成する。データは２９００マイクロ
プロセツサから周辺インターフェース・アダプタ２４８
８のＰＡＯ−ＰΔ７周辺データ線へ送られる。このデー
タは、周辺インターフェース・アダプタ２４８８のＤｏ
−Ｄ７データ線に結合されている６８００マイクロプロ
セツサのＤｏ−Ｄ７データ線により周辺インターフェー
ス・アダプタ２４８８から６８００マイクロプロセツサ
へ送られる。同様に、６８００マイクロプロセツサから
のＤｏ−Ｄ７データ線は周辺インターフェース・アダプ
タ２４８８のＤｏ−Ｄ７データ入力により周辺インター
フェース・アダプタ２４８８ヘデータを送るために利用
可能である。６８００マイクロプロセツサからのデータ
は周辺インターフェース・アダプタ２４８８のＰＢＯ−
ＰＢ７周辺データ線により２９００マイクロプロセツサ
へ送られる。

２９００マイクロプロセツサからのアドレス線と指令線
は、ＮＡＮＤゲー１−２５０１から出力される書込信号
とＮＡＮＤゲート２５ｏ２から出力される読取信号とを
発生するために使用される。

書込信号２５０１を用いてフリップフロップ２５０３を
クロックし、２９００マイクロプロセツサからのデータ
を周辺インターフェース・アダプタ２４８８のＰＡＯ−
ＰＡ７周辺データ線へ送る。

ＮＡＮＤゲート２５０１からの書込信号は又２９００マ
イクロプロセツサから６８００マイクロブロセツザヘデ
ータを書込可能であることを示す２９００デ一ク用意信
号を与えるためにも使用される。２９００用意信号はド
ライバ２５０４とドライバ２４９３とを介して周辺イン
ターフェース・アダプタ２４８８のＣ△１削込に与えら
れる。周辺インターフェース・アダプタ２４８８は周辺
インターフェース・アダプタ２４８８の割込要求（ＩＲ
Ｑ）Ａと割込要求（ＩＲＱ）Ｂａｉｌにより２９００マ
イクロプロセツサから６８００マイクロプロセツサへデ
ータを書込可能であることを指示する。

同様に、ＮＡＮＤゲート２５０２からの読取信号を用い
て、２９００マイクロプロセツサがクリアされ、６８０
０マイクロプロセツサからデータを受信できることを示
す２９００送信用クリア信号を与える。２９００送信用
クリア信号はドライバ２５０４からドライバ２４９３を
介して周辺インターフェース・アダプタ２４８８のＣＢ
１割込入力へ送られる。周辺インターフェース・アダプ
タ２４８８は周辺インターフェース・アダプタ２４８８
からの割込要求（ＩＲＱ）八と割込要求（ＩＲＱ）Ｂ出
力により２９００送信用クリア信号を６８００マイクロ
プロセツサへ送る。

６８００マイクロプロセツサからのアドレス線と指令線
は、６８００デ一タ用意信号と６８００送信用クリア信
号を発生するように周辺インターフェース・アダプタか
らのＣＢ２及びＣＡ２υＪｔＩＤ出力を制御するために
利用される。６８００デ一タ用意信号は、６８００マイ
クロプロセツサのデータが２９００マイクロプロセツサ
へ転送可能となったことを指示する。６８００送信用ク
リア信号は、２９００マイクロプロセツサからデータを
受取るため６８００マイクロプロセツサがクリアされた
ことを指示する。６８００デ一タ用意信号と６８００送
信用クリア信号はドライバ２５０４を介して２９００マ
イクロプロセツサへ送られる。

第２ａ図に図示した指令フォーマツタ５２は第３９図に
より詳細に図示しである。指令フォーマツタ５２は主に
第２ａ図に］ンビュータ５１として図示しである６８０
０マイクロプロセツサからの指令及びデータを並列から
直列形式へ変換するために用いられる。第３９図を参照
すると、６８００マイクロプロセツサからのアドレスが
デコード。ブロック２０５１へ送られる。６８００マイ
クロプロセツサからのアドレスに応答して、デコード・
ブロック２０５１はカウンタ２０５３．２０５４、アド
レス・レジスタ２０５５．２０５６、指令レジスタ２０
５７．２０５８へ制御信号とクロック信号を送る。信号
２０５９はデコード部２０５１からカウンタ２０５３へ
の付勢信号として送られる。信号２０６１はデコード部
２０５１からカウンタ２０５４への付勢信号として送ら
れる。

信号２０６３はアドレス・レジスタ２０５５．２０５６
のクロック入力へのクロック信号として送られる。信＠
　２０６２は指令レジスタ２０５７．２０５８のクロッ
ク入力へデコード部２ｏ５１から送られる。

６８００マイクロプロセツサからのＤ４−Ｄ７データ線
はアドレス・レジスタ２０５５のＤｌ−Ｄ４データ入力
と指令レジスタ２０５７のＤｌ−Ｄ４データ入力ヘロー
ドされる。６８００マイクロプロセツサからのＤＯ−０
３データ線はアドレス・レジスタ２０５６のＤｌ−Ｄ４
データ入力と指令レジスタ２０５８のＤｌ−Ｄ４データ
入力ヘロードされる。６８００マイクロプロセツサから
のリセット線はアドレス・レジスタ２０５５．２ｏ５６
と指令レジスタ２０５７．２０５８のクリア入力へ送ら
れる。デコード部２０５１からのクロック信号に応答し
てデータ又は指令がアドレス・レジスタ又は指令レジス
タヘロードされる。データ又は指令アドレス・レジスタ
と指令レジスタからマルチプレクサ２０６５−２０８８
への入力として与えられる。アドレス・レジスタ２０５
６からのＱ４出力はマルチプレクサ２０６５の１Ｃ３デ
ータ入力に結合される。アドレス・レジスタ２０５６か
らのＱ３出力はマルチプレクサ２０６５の２０３データ
入力へ結合される。アドレス・レジスタ２０５６からの
Ｑ２出力はマルチプレクサ２０６６の１０３人力へ与え
られる。アドレス・レジスタ２０５６の０１出力はマル
チプレクサ２０６６の２Ｏ２人カへ結合される。アドレ
ス・レジスタ２０５５の０４出力はマルチブレクリ２０
６７の１Ｃ３データ入力に結合される。アドレス・レジ
スタ２０５５からのＱ３出力はマルチブレクリ２０６７
の２　ｃ　３データ入力へ結合される。

アドレス・レジスタ２０５５からのＱ２出力はマルチプ
レクサ２０６８のＩＣ３人力に結合される。

アドレス・レジスタ２０５５からのＱ１出力はマルチプ
レクサ２０６８の２Ｃ３データ入力へ結合される。指令
レジスタ２ｏ５８からのＱ４出力はマルチプレクサ２０
６５の１０２データ入力へ結合される。指令レジスタ２
ｏ５８からのＱ３出力はマルチプレクサ２ｏ６５の２Ｇ
２データ入力へ結合される。指令レジスタ２ｏ５８から
のＱ２出力はマルチプレクサ２０６６の１０２人力へ結
合される。指令レジスタ２ｏ５８からのＱ１出力はマル
チプレクサ２０６６の２０３データ入力へ結合される。

指令レジスタ２０５７からのＱ４出力はマルチプレクサ
２０６７の１０２データ入力へ結合される。指令レジス
タ２０５７からのＱ３データ出力はマルチプレクサ２ｏ
６７の２Ｃ２データ入力へ結合される。指令レジスタ２
０５７からのＱ２出力はマルチプレクサ２０６８の１Ｃ
２データ入力へ結合される。指令レジスタ２０５７から
のＱ１出力はマルチプレクサ２０６８の２０２データ入
力へ結合される。

マルチプレクサ２０６５−２０６８のＩＣ０１ＩＣ１，
２ＧＯ１２０，１データ入力は、第２ａ図に図示した中
央記録層から第２ｂ図に図示した遠隔テレメータ装置へ
所要のアドレス又は前文を与えるため所要の方法でよと
られたまとめ入力である。

マルチプレクサ２０６５−２０６８は８木の入力信号の
内から２本の出力可能である。入力［Ｃ０−ＩＣ３の内
の１つが選択され、入力２ＣＯ−２０３の内の１つが選
択される。選択される入力はカウンタ２０５４からマル
チプレクサ２０６５−２０６８の選択入力へ送られる信
号２０７１゜２０７２により定められる。信号２０７１
．２０７２に応答して、マルチプレクサ２０６５−２０
６８はマルチプレクサ２０７３へ復数個の出力信号を与
える。マルチプレクサ２ｏ６５からのＹｌ、Ｙ２出力は
マルチプレクサ２０７３のＤＯ，ＤＩデータ入力へ与え
られる。マルチプレクサ２０６６からのＹｌ、Ｙ２出力
はマルチプレクサ２０７３のＣ２，Ｄ３データ入力へ送
られる。マルチプレクサ２０６７からのＹｌ、Ｙ２出力
はマルチプレクサ２０７３のＣ４，Ｄ５データ入力へ与
えられる。マルチプレクサ２０６８からのＹｌ、Ｙ２出
力はマルチプレクサ２０７３のＣ６，Ｄ７データ入力へ
与えられる。

マルチプレクサ２０７３は１２ａ図に図示（７，た単一
の出力信号６１を与える。並列の指令又はアドレスが直
列の指令又はアドレスに変換され、第２ｂ図に図示した
遠隔テレメータ装置へ送られるように連続的にＤｏ−Ｄ
７人力の内の一つがマルチプレクサ２０７３のＹ２出力
に与えられるようにマルチプレクサ２０７３は制御され
る。マルチプレクサ２０７３へのＤｏ−Ｄ７人力が出力
信号として与えられる方法は、カウンタ２０５３がらマ
ルチプレクサ２０７３の選択入力へ与えられる！ＩＪ　
ａｌｌ　Ｆ、　号２０７５−２０７７ニより定められる
。

デコード部２０５１へ送られた６８００マイクロプロセ
ツサからのアドレスは、データ又は指令が信号線６１を
通して第２ａ図に図示したＲＦ送信器５９へ送られる方
法を定める。６８００マイクロプロセツサからのアドレ
スはデコード部２゜５１からの制御信号２０６３に応答
してアドレス・レジスタ２０５５．２０５６へロードさ
れる。

同様に、デコード部２０５１からのクロック信号２０６
２に応答して指令が指令レジスタ２０５７゜２０５８へ
ロードされる。アドレス又は指令は次いでマルチプレク
サ２０６５−２０６８へ送られ、マルチプレクサ２０６
５−２０６８からマルチプレクサ２０７３ヘアドレス又
は指令が送られる方法はデコード部２０５１からの制御
信号２０６１に応答してカウンタ２０５４により制御さ
れる。

同様に、アドレス又は指令がマルチプレクサ２０７３か
ら送られる方法もデコード部２０５１からの制御信号２
０５９に応答してカウンタ２ｏ５３により制御される。

従って、６８００マイクロプロセツサは第２ａ図に図示
した指令フォーマツタ５２ヘアドレス及び指令を与える
のみならず、第２ａ図に図示した指令フォーマツタ５２
からアドレス又は指令が与えられる方法も制御する。

第３９図に図示したデコード部２０５１は第４０図によ
り詳細に図示しである。６８００マイクロプロセツサか
らのＡＩ−Ａ７アドレス線と共に６８００マイクロプロ
セツサからのＩ１０線はＮＡＮＤゲート２０８１への入
力として与えられる。Ａ７アドレス線はインバータ２ｏ
８２を介して与えられ、一方へ〇アドレス線はインバー
タ２０８３を介して与えられる。ＮＡＮＤグー１〜２０
８１からの出力はインバータ２０８４を介してＮＡＮＤ
ゲート２０８６−２０８８への入力として送られる。６
８００マイクロプロセツサからのＡＯアドレス線はイン
バータ２０８９を介してＮＡＮＤゲート２０８６へ与え
られ、又インバータ２０８９とインバータ２０９１とを
介してＮＡＮＤゲート２０８７へも与えられる。６８０
０マイクロプロセツサからのＲ／　Ｗ　ｍはインバータ
２０９２を介してＮＡＮＤゲート２０８７とＮＡＮＤゲ
ート２０８６へ送られる。６８００マイクロブＯセツサ
からのＲ／Ｗ′１２は又インバータ２０９２とインバー
タ２０９３とを介してＮＡＮＤゲート２０８８へも送ら
れる。６８００マイクロプロセツサからのφ２クロック
はインバータ２０９４，２０９５を介し”ＣＮＡＮＤ’
ｊ−ト２０８６−２０８８への入力として与えられ、又
第３９図に図示した信号２０６１の一部としても与えら
れる。ＮＡＮＤゲート２０８８からの出力は第３９図に
図示した信号２０６１の第２の部分を層成する。ＮＡＮ
Ｄゲート２０８７からの出力は第３９図に図示した信号
２０５９と信号２０６２の両方として与えられる。ＮＡ
ＮＤゲート２０８６からの出力は第３９図に図示した出
力信号２０６３として与えられる。

第２ａ図に図示したデータ・フォーマツタ７１は第４１
図により詳細に図示しである。第４１図を参照すると、
データは第２ａ図に図示したように信号線６９によりＲ
Ｆ受信器６８から与えられる。データはＲＦ受信器６８
から直列−並列変換器２１０１とパリティ・カウント回
路２１０２へ送られる。データは第２ｂ図に図示した遠
隔プレメータ装置から２０ビツト・ブロックで送信され
る。パリティ・カウント回路２１０２は２０ビツト・ブ
ロック中の１の数のカウントを保持し、信号′ｍ２１０
４によりこのカウントをマルチプレクサ２１０３へ出力
する。信号′ｆ２２１０４はデータ・ブロックに含まれ
る１の数に応じて高状態又は低状態のどちらかである。

ＲＦ受信器６８からのデータは直列形式である。

データは直列−並列変換器２１０１により並列形式に変
換される。直列−並列変換器２１０１からの信号２１ｏ
５は並列型式で２０ビツト語を表わし、従って２０本の
信号線を表わす。信号２１０５により表わされる直列−
並列変換器２１０１からの２０本の信号線はデコード回
路２１ｏ７とレジスタ２１０８への入力として送られる
。レジスタ２１０８を記憶として用いて、第２ｂ図に図
示した遠隔テレメータ装置から入って来るデータの処理
に余分な時間を与える。デコード部２１０７を用いてレ
ジスタ２１０８ヘクロツタ信号を送り、レジスタを付勢
してデータをロードし、又データ利用可能信号をマルチ
プレクサ２１０３へ送ると共に制御信号２１１０をパリ
ティ・カウント回路２１０２へ送る。信号線２１０９と
して図示されているデータ利用可能信号は、２９００マ
イクロプロセツサにデータが利用可能であることを知ら
せるために用いられる。デコード部から送られるクロッ
ク信号は信号２１１１として図示されている。

クロック信号発生回路２１００を用いてデータフォーマ
ツタ７１のクロック又はタイミング信号を供給する。ク
ロック信号２ｏ９９は第２ａ図に図示した信号１６９に
よりＲＦ受信器から与えられる。信号２ｏ９９に応答し
て、クロック信号発生回路２１０ｏは１８０°位相が外
れている１対のクロック信号２１１７．２１１８を発生
する。

クロック信号２１１７はパリティ・カウント回路２１０
２とデコード回路２１０７の両方へ与えられる。クロッ
ク信号２１１８はデコード回路２１０７へ与えられる。

レジスタ２１０８からの出力２１１２はマルチプレクサ
２１０３へ送られる。再び、レジスタ２１０８からの出
力信号２１１２は２０本の信号線を表わす。

２９００マイクロプロセツサからのＡＯ，ＡＩアドレス
線はマルチプレクサ２１ｏ３へ与えられ、どの入力信号
を信号線２１１５により出力としてドライバ２１１４へ
与えるかを選択するために用いられる。マルチプレクサ
２１０３からの出力信号線２１１５は８本の信号線を表
わす。ドライバ２１１４からの出力信号線は２９００マ
イクロプロセツサのＤｏ−Ｄ７データ線へ接続される。

基本的には、第４１図に図示したデータ・フォーマツタ
７１は、遠隔テレメータ装置からの直列データを並列形
式に変換し、２９００マイクロプロセツサへパリティ・
カウントを与えるために用いられる。デコード回路２１
０７はデータ・フォーマツタの同期を与える。データを
２９００マイクロプロセツサへ与える方法はへ〇、、ｌ
アドレス線により２９００マイクロプロセツサにより制
御される。

第４１図に図示したクロック信号発生回路２１Ｏ○は第
４２図により詳細に図示されている。第２ａ図に図示し
たＲＦ受信器６８からのクロック信号２０９９はインバ
ータ２１２５を介して遅延部２１２６への入力として又
△ＮＤゲート２１２７への第１人力として与えられる。

遅延部２１２６からの出力は抵抗２１２８．２１２９か
ら構成される電圧分割回路とインバータ２１３１を介し
てＡＮＤゲート２１２７への＠２人力として与えられる
。ＡＮＤゲート２１２７からの出力は第４１図に図示し
たクロック信号２１１７を形成する。

第２ａ図に図示したＲＦ受信器６８からのクロック信号
２ｏ９９は又インバータ２１２５．２１３２を介して遅
延部２１３３への入力として、又ＡＮＤゲート２１３４
への第１人力として与えられる。遅延部２１３３からの
出力は抵抗２１３６゜２１３７から構成される電圧分割
回路とインバータ２１３８を介してＡＮＤゲー１−２１
３４への第２人力として与えられる。ＡＮＤゲート２１
３４からの出力は第４１図に図示したクロック信号２１
１８である。前述したように、クロック信号２１１７と
２１１８は１８０゛位相がずれている。

第４１図に図示したデコード回路２１０７は第４３図に
より詳細に図示しである。第４３図を参照すると、第４
１図に図示した直列−並列変換器２１０１からの信＠２
１０５は２０ビツトから構成される。この２０ビツトは
第４３図に図示するように複数個のＮＯＲゲートとＮＡ
ＮＤゲートへ与えられる。ビット１９．１７．１６はＮ
ＯＲゲート２１４１への入力として与えられる。ビット
１１．９．７はＮＯＲゲート２１４２への入力として与
えられる。ビット５，３．１はＮＯＲゲート２１４３へ
与えられる。ビット１８，１５．１４．１３．１２，１
０，８．６はＮＡＮＤゲート２１４４への入力として与
えられる。ビット４゜２．０はＮＡＮＤゲート２１４５
への入力として与えられる。ＮＡＮＤゲート２１４５に
はフリップフロップ２１４７からのＱ出力も与えられる
。

ＮＡＮＤゲート２１４４からの出力はＮＯＲゲート２１
４８への第１人力として与えられる。

ＮＡＮＤゲート２１４５からの出力はＮＯＲゲート２１
４８への第２人力として与えられる。

ＮＯＲゲート２１４８からの出力はＮＯＲゲート２１４
９への第１人力として与えられる。ＮＯＲゲート２１４
１−２１４３からの出力もＮＡＮＤゲート２１４９への
入力として与えられる。

ＮＡＮＤゲート２１４９からの出力はインバータ２１５
１を介してＮＡＮＤグー１〜２１５２への第１人力とし
て与えられる。

クロック信号発生回路２１００からのクロック信号２１
１８はＮＡＮＤゲート２１５２への第２人力として与え
られ、又ＡＮＤゲー１−２１５３への第１人力としても
与えられる。ＮＡＮＤゲート２１５２からの出力はフリ
ップフロップ２１４７のクロック入力へ与えられる。フ
リップフロップ２１４７のＤ入力にはデータが利用可能
であることを示す付勢パルスが与えられる。フリップフ
ロップ２１４７のセット入力、フリップフロップ２１５
５のセット入力及びフリップ７０ツブ２１５５のＤ入力
は全て抵抗２１５８を介して＋５Ｖ′Ｆｉ源２１５７に
結合される。フリップフロップ２１４７のＱ出力はカウ
ンタ２１５９のカウント／ロード入力へ、カウンタ２１
６１のカウント／ロード入力へ、そしてＡＮＤＮＯゲー
ト、５３への第２人力として結合される。ＡＮＤゲー１
−２１５３の出力はＮＡＮＤゲート２１６３への一方の
入力として与えられる。フリップフロップ２１４７のｄ
出力は前述したようにＮＡＮＤゲート２１４５への一方
の入力として結合され、又第４１図に図示した信号２１
１ｏの一部を形成する信号２１１０Ａとしても与えられ
る。フリップフロップ２１１５からのＱ出力は第４１図
に図示したデータ利用可能信号２１０９として用いられ
る。

第４１図に図示したクロック信号発生回路２１００から
のクロック信号２１１７はカウンタ２１５９の第１クロ
ツク入力へ送られる。カウンタ２１６１のＡデータ入力
とクリア入力と共にカウンタ２１５９のＡ、Ｄデータ入
力及びカウンタ２１５９のクリア入力は抵抗２１６６を
介して＋５■電源２１６５へ結合される。カウンタ２１
５９の８及びＣデータ入力は接地される。カウンタ２１
６１のＢ、Ｃ，Ｄデータ入力は接地される。カウンタ２
１５９からのＱＡ比出力カウンタ２１５９の第２クロツ
ク入力へ結合され、又ＮＡＮＤゲート２１６３への第２
人力としても与えられる。カウンタ２１５９からのＱＤ
比出力カウンタ２１６１の第１クロツク入力に結合され
、又ＮＡＮＤゲート２１６３への第３人力としても与え
られる。

カウンタ２１　”６１からのＱＡ比出力ＮＡＮＤゲート
２１６３への第４人力として与えられる。

ＮＡＮＯゲート２１６３からの出力はフリップ７０ツブ
２１５５のクロック入力へ与えられ、又第４１図に図示
した信号２１１０の第２部を形成する信号２１１０Ｂと
しても与えられる。

第４３図に図示した回路は、第４１図に図示した直列−
並列変換器からの信号２１０５の２０ビツトのデコード
によりデータが２９００マイクロプロセツサに利用可能
であると指示するために用いられる。第４３図に図示し
たデコード回路はカウンタ２１５９．２１６１によりビ
ット数をカウントし、各２０ビツト語が伝送された時の
指示を与える。

第４１図に図示したパリティ・カウント回路２１０２は
第４４図により詳細に図示しである。第２ａ図に図示し
たＲＦ受信器６８からのデータ信号６９はフリップフロ
ップ２１７１のＪ入力へ与えられ、又インバータ２１７
２を介してフリップフロップ２１７１のに入力へ与えら
れる。クロック信号発生回路２１００から与えられるク
ロック信号２１１７はフリップフロップ２１７１のクロ
ック入力へ与えられる。第４３図に図示した信号２１１
０Ｂはインバータ２１７４を介してフリップ７０ツブ２
１７３のクロック入力へ与えられる。

信号２１１０Ｂは又インバータ２１７４を介してＡＮＤ
ゲート２１７５への第１人力として直接、そして抵抗２
１７６とコンデンサ２１７７から構成される抵抗容量回
路を介してＮＡＮＤゲート２１７５への第２人力として
与えられる。ＮＡＮＤゲート２１７５からの出力はＮＯ
Ｒゲート２１７８への第１人力として与えられる。第４
３図に図示した信号２１１ＯＡはＮＯＲゲート２１７８
への第２人力として与えられる。ＮＯＲゲート２１７８
からの出力はフリップフロップ２１７１のリセット入力
に結合される。

フリップフロップ２１７１からのＱ出力はフリップ７０
ツブ２１７３のＤ入力へ与えられる。フリップ７０ツブ
２１７３のセット入力とリセット入力は抵抗２１８２を
介して＋５電源２１８１へ結合されている。フリップフ
ロップ２１７３からのＱ出力は第４１図に図示し説明し
たパリティ・カウント信号２１ｏ４として与えられる。

第４４図に図示した回路は第２ａ図に図示した受信器６
８からのデータ・ブロック中の伝送されているデータ中
の１の数を単にカウントする。偶パリティを用い、フリ
ップフロップ２１７１からのＱ出力を用いることが望ま
しい。奇パリティが必要なら、フリップフロップ２１７
１からのＱ出力を用いればよい。信号２１０４は、特定
のデータ・ブロック中で伝送された１の数が偶数である
かどうかを指示する。１の数が偶数でない場合には、伝
送されている特定のデータ・ブロック中にエラーが発生
したことを信号２１０４が２９００マイクロプロセツサ
へ指示する。

第２ａ図に図示した磁気テープ装置７９、磁気テープ・
コントローラ８８、磁気テープ・インターフェース７８
は第４５図により詳細に図示しである。制御ブロック１
５１１．１５１２は第２ａ図に図示した磁気テープ・コ
ントローラに対応する。インターフェース・ブロック１
５１４は第２ａ図に図示した磁気テープ・インターフェ
ース７８に対応する。フォーマツタ１５１５とテープ装
置１５１６は第２ａ図に図示した磁気テープ装置７９に
対応する。本発明の望ましい実施例では、フォーマツタ
１５１５はケネディ・モデル９２１８でテープ装置１５
１６はケネディ・モデル９８００である。

可能な限り第４５図に図示した信号線はフォーマツタ１
５１５とテープ装置１５１６の仕様と矛盾なしに名付け
られている。フォーマツタ１５１５とテープ装置１５１
６が２９００マイクロプロセツサ及び６８００マイクロ
プロセツサとインク−フェースされる一般的方法は第４
５図に図示されている。フォーマツタ１５１５及びテー
プ装置１５１６を２９００マイクロプロセツサ及び６８
００マイクロプロセツサにインターフェースする際に出
会う主要な問題は、テープ装置１５１６と２つのマイク
ロプロセッサが非同期で走行している点である。２９０
０マイクロプロセツサから転送されたデータがテープ装
置１５１６へ完全に転送されたかどうか定める装置を開
発しなければならなかった。又、２９００からテープ装
置１５１６へのデータ転送時にエラーが発生したことを
６８００マイクロコンピユータである制御コンピュータ
へ警報する装置も間発しなければならない。

制御部１５１１と制御部１５１２は第２ａ図に図示され
ているようにバス線８９により６８００マイクロプロセ
ツサに結合されている。制御１部１５１１はインターフ
ェース１５１４とυＪｌｌ１部１５１２へ複数本の出力
信号を与える。信号１５１７からインターフェース１５
１４へ与えられ、インターフェース１５１４で前にセッ
トされたエラー指示をクリアするために用いられる。マ
スク・リセット信号１５１９はυＪＩＩ１部１５１１か
らゐＩＩ御郡部１５１２与えられて、制御部１５１２に
配置された論理チップをリセットするために用いられる
。

最終語信号１５２１は制御部１５１１から制御部１５２
１へ与えられて、２９００マイクロプロゼツサからテー
プ装２２１５１６ヘデータ・ブロックの最終語かつ伝送
されたことを指示する。ストローブ信号１５２３は制御
部１５１１からＩＩＩ＋　＠部１５１２へ与えられる。

ストローブ信号１５２３は制御部１５１２の論理回路を
クロックするために用いられる複数個のクロック信号で
ある。

バス線８９により６８００マイクロプロセツサにも結合
されているｉｌＪ　ＩＩＩＩ置１５１２はフォーマツタ
１５１５、テープ装置１５１６、制御装置１５１１、イ
ンターフェース１５１４へ複数個の出力を与える。読取
信号１５２４と書込信号１５２５はＩＩＩ　１０部１５
１２からインターフェース１５１４へ送られてデータ転
送の方向を制御する。書込クロック信号１５２６はきり
御ブロック１５１２からＩＩＩ　ａｌｌブロック１５１
１とインターフェース１５１４へ与えられる。書込クロ
ック信号１５２６はデータをテープ装置１５１６へクロ
ックするために用いられる。指令ストローブ信号１５２
８は制御部１５１２からｉｌｌ　１１１部１５１１へ与
えられて、状態及びエラー・フリップフロップをクリア
し、又クリア・エラー信号１５１７を発生するために用
いられる。指令リセット信号１５２９はυＩｔ１１Ｉ１
５１２からｉ、ＩＩ　１１１部１５１１へ与えられ、マ
スク・リセット信号１５１９を発生するために用いられ
る。待機信号１５３１は制御部１５１２から制御部１５
１１へ与えられ、テープ装置１５１６の電源投入手順が
完了したことを指示する。錫込データ信号線１５３３は
制御部１５１２からフォーマツタ１５１５へ与えられる
。出込みデータ線１５３３．１５４４によりデータが２
９００マイクロブＯセツサからフォーマツタ１５１５へ
書込まれる。装置付勢信号１５３４は制閲部１５１２か
らフォーマツタ１５１５へ与えられ、フォーマツタ１５
１５の全てのインターフェース、ドライバと受信器を付
勢するために用いられる。オフライン信号１５３５はｔ
、ｌＪ　１１１部１５１２からフォーマツタ１５１５へ
与えられ、テープ装Ｈ１５１６を手動ｉｌｌ　ｉｌＪ下
にするために用いられる。指令ｔｉｌｌ　ＩＩＩＩ号１
５３６は制御部１５１２からフォーマツタ１５１５へ与
えられて６８００マイクロプロセツサから指令が発せら
れたことを指示する。データ利用可能ストロ−７１５３
８は制御部１５１２からフォーマツタ１５１５へ与えら
れ、テープ装置１５１６へ書込まれる各文字毎にフォー
マツタ１５１５へ送られるパルスである。待機電源線１
５３９は制御部１５１２からテープ装置１５１６へ与え
られ、テープ装置１５１６を動作又は待機モードに制御
するために用いられる。

インターフェース１５１４は第２ａ図に図示するように
バスｌＲ７７により２９００マイクロプロセツサバスに
結合されている。インターフェース１５１４は制御部１
５１１と＄り卯部１５１２に複数個の出力を与える。速
度エラー信号１５４１がインターフェース１５１４から
制御部１５１１へ与えられ、２９００マイクロプロセツ
サからテープ装ｆｉｌ　５１６へのデータ転送中にエラ
ーが生じたかどうかを指示する。読取りロック信号１５
４３はインターフェース１５１４から制御部１５１１と
υ１１１１部１５１２へ与えられる。読取りロック信号
１５４３はテープ装置１５１６からの文字の読取をクロ
ックし、制御部１５１１の文字カウンターを増分する。

書込データ信号線１５４４はインターフェース１５１４
から制御部１５１２へ与えられ、２９００マイクロプロ
セツサから制御部１５１２へ、従ってフォーマツタ１５
１５ヘデータを転送する装置を提供する。

フォーマツタ１５１５はフォーマツタ１５１５の仕様で
記述したように複数本の入力及び出力信号を与える。テ
ープ装置１５１６を６８００マイクロプロセツサと２９
００マイクロプロセツサにインターフェースする方法の
理解に不可欠な出力信号のみが記述されている。読取デ
ータ線１５４６はフォーマツタ１５１５からインターフ
ェース１５１４へ与えられ、テープ装置１５１６からイ
ンターフェース１５１４ヘデータを転送する手段を与え
る。読取りロック信号１５４７はフォーマツタ１５１５
からインターフェース１５１４へ与えられ、テープ装置
１５１６からインターフェース１５１４ヘデータを読取
るクロック信号を与える。書込クロック信号１５４９は
フォーマツタ１５１５から制御部１５１２へ与えられ、
テープ装置１５１６へのデータの書込みをクロックする
ために用いられる。ロード点信号１５５１がフォーマツ
タ１５１５からυ１１１１部１５１２へ与えられる。

ロード点信号１５５１は、テープ装置が選択され、オン
ラインであり、巻戻されておらず、テープ・ロード点マ
ーカが光センサの下にあることを示している。オンライ
ン信号１５５２はフォーマツタ１５１５から制御部１５
１１へ与えられる。オンライン信号１５５２は選択した
テープ走行部が遠隔又は局所制御のどちらであるかを指
示する。テープ・ビジィ信号１５５３はフォーマツタ１
５１５から制御部１５１１へ与えられ、テープ装置１５
１６のデータ受信用意ができていないことを指示する。

巻戻し信号１５５４はフォーマツタ１５１５から制御部
１５１１へ与えられ、テープ装置１５１６が巻戻しされ
ていることを指示する。エラー信号１５５６により表わ
される複数個の出力信号がフォーマツタ１５１５から制
ｔ［ｌＶ！５１５１１へ与えられる。エラー信号１５５
６はテープ装置１５１６の操作時に発生する様々なエラ
ー状態を識別する。複数個の信号を表わす状態信号１５
５７はフォーマツタ１５１５からｉ、ｌＩ　１１１部１
５１１へ与えられ、テープ装置１５１６の動作状態情報
を与える。

第４５図に図示した′Ｕ制御部１５１１は第４６図によ
り詳細に図示しである。６８００マイクロプロセツサか
らデコーダ１５６２へ入／出力選択信号１５６１が与え
られる。入／出力選択信号１５６１は６８００マイクロ
プロセツサからのアドレスの高位８ビツトをデコードす
ることにより得られる。デコードした信号は次いで６８
００マイクロプロセツサからの正当メモリ・アドレス（
ＶＭＡ）とＡＮＤをとられて入／出力選択１３号１５６
１を与える（このデコードは第２ａ図に図示したコンピ
ュータ５１で成される）。デコーダ１５６２には又アド
レス＄！３１５６４として表ゎきれている複数本のアド
レス線による６８００マイクロプロセツサからのＡ４−
△７アドレス・ビットも与えられる。入／出力選択信号
１５６１とＡ４−Ａ７アドレス・ビットに応答して、デ
コーダ１５６２はデコーダ１５６６ヘテープ装置選択信
号１５６５を与える。デコーダ１５６６にば又アドレス
線１５６７として表わされている複数本のアドレス線に
よる６８００マイクロプロセツサからのＡＯ−Ａ３アド
レス線も与えられる。デコーダ１５６６には又６８００
マイクロプロセツサからの読取／書込（Ｒ／Ｗ）信号１
５６８とφ２クロック信号１５６９も与えられる。テー
プ装置選択信号１５６５、アドレス・ビットＡＯ−Ａ３
゜読取／書込信号１５６８、φ２クロック信号１５６９
に応答して、デコーダ１５６６は第４５図に図示した制
御部１５１１と制御部１５１２で使用するための複数個
のクロック信号を与える。ストローブ信号と呼ばれる１
６のクロック信号は信号線１５２３により表わされる複
数本の信号線により与えられる。選択読取信号１５７１
と割込クロック信号１５７２もデコーダ１５６６から与
えられる。

６８００マイクロプロセツサからのＤｏ−Ｄ７データ線
はカウンタ１５７４とカウンタ１５７５への入力として
与えられる。デコーダ１５６６からの第７ストローブ信
号がカウンタ１５７４のロード入力へ与えられる。デコ
ーダ１５６６からの第６ストローブ信号がカウンタ１５
７５のロード入力へ与えられる。読取りロック信号１５
４３はカウンタ１５７４のアップ・クロック入力へ与え
られる。書込クロック信号１５２６はカウンタ１５７４
のダウン・クロック入力へ与えられる。カウント１５７
４からの８本の出力線はマルチプレクサ１５７７へ与え
られ、信号線１５７８として表わされる。同様に、８木
の出力線がカウンタ１５７５からマルチプレクサ１５７
７へ与えられ、信号線１５７９により表わされる。

カウンタ１５７４とカウンタ１５７５は共にアップ／ダ
ウン文字カウンタを構成する。文字カウンタは読取及び
書込操作の両方に用いられる。書込操作では、文字カウ
ンタは第４５図に図示したテープ装置１５１６に書込む
文字数に予めセットされる。文字カウンタは各文字をテ
ープに書込む度に書込クロック信号１５２６により減ら
され、従ってテープへ書込んだ文字数のカウントをマル
チプレクサ１５７７へ与える。カウンタ１５７５からの
ボロー出力は、データ・ブロックの最終語をテープ装置
に書込んだという制御部１５１２への信号として用いら
れる。この信号は最終語信号１５２１と呼ばれる。

読取操作では、文字カウンタは零に予めセットされ、各
文字をテープ装置１５１６から読取る度に読取りロック
信号１５４３により増加される。

読取操作の終了時に、文字カウンタの内容を検査してテ
ープ装置から読取った文字数を定める。テープ装置から
読取った文字数は信号線１５７８゜１５７９によりマル
チプレクサ１５７７へ送られる。この情報は６８００マ
イクロプロセツサのＤｏ−Ｄ７データ線に結合したバッ
ファ１５８１を介してマルチプレクサ１５７７から６８
００マイクロプロセツサへ送られる。バッファ１５８１
はデコーダ１５６６から与えられる選択読取信号１５７
１と６８００マイクロプロセツサからのφ２クロックに
より付勢される。

マルチプレクサ１５７７は６８００コンピユータ・バス
のＡＯ，Ａ１アドレス・ビットの状態に応じて４種の８
ビット語の内の１つを選択する。

４種の利用可能な語の内、第１語は信号１５７８により
表わされるカウンタ１５７４の出力であり、第２詔は信
号１５７９である。第３語は１５５７により表わされる
種々の状態信号である。第４語は１５５６で表わされ、
エラー情報を与える。

フリップフロップ１５８３からのＱ出力はエラー信号１
５５６によりセットされてテープ装置１５１６の動作中
にエラーが発生したことを示す。

フリップフロップ１５８３からのＱ出力はＡＮＤゲート
１５８４からのクリア・エラー信号１５１７によりクリ
アされるまでエラー状態にセットされたままとどまる。

状態信号１５７７、レート・エラー信号１５４１、エラ
ー信号１５５６はり。

−Ｄ７データ線１５８ｏによりマルチプレクサ１５５７
とバッファ１５８１を介して６８００マイクロプロセツ
サへ与えられる。

指令ストローブ信号１５２８はＡＮＤゲート１５８４へ
の一方の入力として与えられる。ＡＮＤゲート１５８７
から与えられるマスク・リセット信号１５１９もＡＮＤ
ゲート１５８４への入力として与えられる。クリア・エ
ラー信号１５１７はマスク・リセット１５１９又は指令
ス１〜〇−７１５２８のどちらかが低状態になると低状
態になる。

クリア・エラー信号１５１７の低状態はフリップフロッ
プ１５８３のエラー状態をクリアするために用いられ、
又第４５図に図示したインターフェース１５１４にセッ
トされたエラーをクリアするためにも用いられる。

オンライン信号１５５２はワンショット１５９１へ与え
られる。ワンショット１５９１からのＱ出力はＡＮＤゲ
ート１５９９への第１人力として与えられる。テープ・
ビジィ信号１５５３はワンショット１５９２へ与えられ
る。ワンショット１５９２からのＱ出力はＡＮＤゲート
１５９９への第２人ノ〕として与えられ、又フォーマツ
タ・ビジィ信号１５１８として制仰部１５１２へも与え
られる。巻戻し信号１５５４はワンショット１５９３へ
与えられる。ワンショット１５９３からのＱ出力はＡＮ
Ｄゲート１５９９への第３人力として与えられる。待機
信号１５３１はワンショット１５９４へ与えられる。ワ
ンショツｌ−１５９４からのＱ出力１５９７はＡＮＤゲ
ート１５９９への第４人力として与えられる。

ＡＮＤゲート１５９９からの出力信号１５６１はノリツ
ブフロップ１６０２．１６０３のセット入力へ与えられ
る。フリップフロップ１６０２゜１６０３のＤ入力は接
地される。割込クロック信号１５７２はフリップフロッ
プ１６０２のクロック入力へ与えられる。選択読取信号
１５７１はバッファ１５８１を付勢し、割込フリップフ
ロップ１６０３をクリアする。マスク・リセット信号１
５１９はフリップフロップ１６０２へのリセット信号と
して与えられる。ＡＮＤゲート１５８４　ｂｔら与えら
れるクリア・エラー信号１５１７はフリップフロップ１
６０３へのリセット信号として与えられる。フリップフ
ロップ１６０２からのＱ出力はＮＡＮＤゲート１６０５
への一方の入力として与えられる。フリップフロップ１
６ｏ３からのＱ出力はマルチプレクサ１５７７への割込
ビット信号１６０５として与えられ、マルチプレクサ１
５７７とバッファ１５８１により６８００マイクロプロ
セツサへ与えられる。

デコーダ１５６６からの第１２ストローブ信号は割込付
勢フリップフロップ１６０７のセット入力へ与えられる
。フリップフロップ１６０７のＤ入力は接地され、かつ
フリップフロップ１６０７のクロック入力はデコーダ１
５６６からの第１３ストローブ信号に結合される。マス
ク・リセット信号１５１９かつフリップフロップ１６０
７へのリセット信号として与えられる。フリップフロッ
プ１６０７からのＱ出力はＮＡＮＤゲート１６０５への
第２人力として与えられる。ＮＡＮＤゲート１６０５か
らの出力は６８００マイクロプロセツサの割込要求（Ｉ
ＲＱ）線に結合される。

４本の状態信号、すなわちオンライン１５５２、テープ
・ビジィ１５５３、巻戻し１５５４、待機１５３１は６
８００マイクロプロセツサへの割込要求を開始できる。

割込要求はＮＡＮＤゲート１６０５からの出力により６
８００マイクロプロセツサに与えられる。どの状態信号
でも各状態信号に付随するワンショットをトリガしてパ
ルスを発生できる。このパルスはＡＮＤゲー１−１５９
９を介してフリップフロップ１６０２．１６０３のセッ
ト入力へ与えられる。割込が要求されたことを指示する
信号はフリップフロップ１６０２からＮＡＮＤゲート１
６０５を介して６８００マイクロプロセツサへ、又フリ
ップフロップ１６０３からマルチプレクサ１５７７を介
して与えられる。

割込を発生する条件は以下の通りである。

１、　テープ装置を手動でオンラインとした時又は６８
００マイクロプロセツサから装置付勢指令を受取った時
にオンライン状態信号１５５２は低状態となって割込を
発生する。

２、　各指令の完了時にテープ・ビジィ信号１５５３が
高状態となって割込を発生し、テープ装置が次の指令を
受取る状態にあることを指示する。

３、　巻戻し信号１５５４が高状態となって巻戻し手順
の完了を指示する。

４、　テープ装置の電源投入指令が発せられた後約１．
５秒後に待機信号線１５３１が高状態となって、電源投
入手順が完了したことを指示する。

６８００マイクロプロセツサからのリセット信号はＡＮ
Ｄゲート１５８７への第１人力として与えられる。指令
リセット信号１５２９はＡＮＤゲート１５８７への第２
人力信号として与えられる。

電源オン検出器１６１２から電源オン信号１６１１が与
えられ、電力が論理部へ印加された時にリセット信号を
与える。ＡＮＤゲー１−１５８７からの出力信号１５１
９はマスクリセット信号１５１９である。

第４５図に図示したＩＩＩ　１１１部１５１２は第４７
ａ及び４７ｂ図により詳細に図示されている。第４７ａ
図を参照すると、６８００マイクロプロセツサからのＤ
ｏ−０７データ線は指令レジスタ１６１４．１６１５の
データ入力へ与えられる。第４６図に図示したデコーダ
１５６６からの第４ストローブ出力が指令レジスタ１６
１４のクロック入力に与えられる。デコーダ１５６６か
らの第５ストローブ出力が指令レジスタ１６１５のクロ
ック入力へ与えられる。指令レジスタ１６１４．１６１
５からの出力信号１６１７．１６１８はマルチプレクサ
１６１９、ＮＡＮＤゲート１６２１、フリップフロップ
１６２２、ワンショット１６２３、ＮＡＮＤゲート１６
２４、ＮＡＮＤゲート１６２５へ結合される。信号１６
１７は指令レジスタ１６１４からの８本の出力線を表わ
す。同様に信号１６１８は指令レジスタ１６１５からの
８本の出力線を表わす。指令レジスタ１６１４と指令レ
ジスタ１６１５からの１６本の出力線の内で、８本の出
力線がマルチプレクサ１６１９へ送られ、５本の出力線
がＮＡＮＤゲート１６２１〜送られ、１本の出力線がフ
リップ７０ツブ１６２２へ送られ、１本の出力線がワン
ショット１６２３へ送られ、１本の出力線がＮＡＮＤゲ
ート１６２４．１６２５の両方に送られる。ＡＮＤゲー
ト１６２つから出力される、クリア・レジスタ信号１６
２７が両指令レジスタ１６１５と１６１４のリセット入
力に与えられる。

８本のデータ線を表わす書込データ信号１５４４はマル
チプレクサ１６１９への第２組の入力信号として送られ
る。第４７ｂ図に図示したフリップフロップ１６３２か
ら与えられる指令選択プラス信号１６３１はマルチプレ
クサ１６１９の選択入力へ与えられる。指令選択プラス
信号は、６８００マイクロプロセツサからのＤｏ−Ｄ７
データ線により与えられる指令、又はデータｆ２１５４
４によりフォーマツタ１５１５へ与えられる２９００マ
イクロプロセツサからのデータのどちらかを選択するた
めに用いられる。信号線１６３４として表わされるマル
チプレクサ１６１９からの８本の出力信号線はＮＡＮＤ
ゲート１６３６への入力として与えられる。ＮＡＮＤゲ
ート１６３６は８個のＮＡＮＤゲートを表わす。ＮＡＮ
Ｄゲート１６３６により表わされる複数個のＮＡＮＤゲ
ートからの出力はフォーマツタ１５１５への８本の書込
データ線として与えられる。残り５本の書込データ線１
５３３は５ｇのＮＡＮＤゲートを表わすＮＡＮＤゲート
１６２１から与えられる。

第４７ｂ図に図示したフリップフロップ１６３２から与
えられる指令選択マイナス信号はＡＮＤゲート１６３８
への第１人力として与えられる。

第４７ａ図に図示したフリップフロップ１６４１により
設定される書込信号１５２５はＡＮＤゲート１６３８へ
の第２人力として与えられる。

ＡＮＤゲート１６３８からの出力はインバータ１６３９
を介してＮＡＮＤゲート１６３６とＮＡ・ＮＤゲート１
６２１により表わされるＮＡＮＤゲートへ与えられる。

インバータ１６３９からの出力信号はＮＡＮＤゲート１
６３６．１６２１により表わされるＮＡＮＤゲートを付
勢するために用いられる。

フリップフロップ１６２２からの出力信号１６４２はＮ
ＡＮＤゲート１６４３の再入力へ与えらる。ＮＡＮＤゲ
ート１６４３からの出力は装置付勢信号１５４３である
。ワンショット１６２３からの出力信号１６４４はＮＡ
ＮＤグー１〜１６４５の再入力へ与えられる。ＮＡＮＯ
ゲート１６４５からの出力はオフライン信号１５３５で
ある。

第４７ｂ図に図示したワンショット１６４６からの出力
として与えられる指令ストローブ信号１５２８はＮＡＮ
Ｄゲート１６４８の再入力へ与えられ、又ＮＡＮＤゲー
ト１６２４とＮＡＮＤゲート１６２５への第２人力とし
て与えられる。

ＮＡＮＤゲート１６４８からの出力は制御指令信号１５
３６である。ＮＡＮＤゲート１６２４からの出力はフリ
ップフロップ１６５１のセット入力へ与えられる。ＡＮ
Ｄゲート１６５２からの出力はフリップ７０ツブ１６５
１のリセット入力へ与えられる。フォーマツタ・ビジィ
信号１５１８とマスタ・リセット信号１５１９はＡＮＤ
ゲート１６５２への入力として与えられる。フリップフ
ロップ１６５１からの出力は読取信号１５２４である。

フォーマツタ書込クロック信号１５４９はインバータ１
６５４を介して遅延部１６５６へ与えられる。インバー
タ１６５４からの出力は書込クロック信号１５２６であ
る。遅延部１６５６からの出力はＮＡＮＤゲート１６５
６への第１人力として与えられる。ＮＡＮＤゲー１−１
６２５からの出力はフリップフロップ１５４１のセット
入力へ与えられる。最終語信号１５２１はインバータ１
６５７を介してフリップフロップ１６４１のリセット入
力へ与えられる。フリップフロップ１６４１のＤ入力は
接地される。フリップフロップ１６４１からのＱ出力は
ＮＡＮＤゲー１−１６５５への第２人力として与えられ
る。ＮＡＮＤゲート１６５５からの出力はデータ利用可
能信号１５３８である。フリップフロップ１６４１から
のＱ出力は書込信号１５２５である。

第４７ｂ図を参照すると、第４６図に図示したデコーダ
１５６６からの第４ストローブ信号がＡＮＤゲート１６
６１への第１人力として与えられる。デコーダ１５６６
からの第５ストローブ出力はＡＮＤゲート１６６１への
第２人力として与えられる。ＡＮＤゲート１６６１から
の出力信号１６６２はワンショット１６４７への入力と
して与えられ、又フリップフロップ１６３２のセラ１〜
入力へ与えられる。

ワンショット１６４７からの出力は指令ストローブ信号
１５２８である。ワンショツ１〜１６５７からの出力は
又ワンショット１６６４へ与えられる。ワンショット１
６６４からの出力はＮＡＮＤゲート１６６７への一方の
入力として与えられる。

ロード点信号１５５１はＮＡＮＤゲー１−１６６７への
第２人力として与えられる。ロード点信号１５５１は又
ワンショット１６６８への入力とじても与えられる。ワ
ンショット１６６８からの出力はＡＮＤゲート１６６９
への第１人力として与えられる。ＮＡＮＤゲート１６６
７からの出力はＡＮＤゲート１６６９への第２人力とし
て与えられる。ＡＮＤゲート１６６９からの出力はＡＮ
Ｄゲート１６２９への第１人力として与えられる。

マスク・リセット信号１５１９はＡＮＤゲート１６２９
への第２人力として与えられる。ＡＮＤゲート１６２９
からの出力信号はクリア・レジスタ信号１６２７である
。信号１６２７は指令レジスタ１６１４と指令レジスタ
１６１５と共にフリップフロップ１６３２のリセット入
力にも与えられる。フリップフロップ１６３２からのＱ
出力はマルチプレクサ１６１９へ送られる指令選択プラ
ス信号１６３１である。フリップフロップ１６３２から
のＱ出力はＡＮＤゲート１６３８への入力として与えら
れる指令選択マイナス信号である。

第４６図に図示したデコーダ１５６６からの第１０スト
ローブ信号はフリップフロップ１６７１のセット入力へ
送られる。デコーダ１５６６からの第１１ストローブ信
号はフリップフロップ１６７１のクロック入力へ与えら
れ、タイマ１６７２への入力として与えられる。マスク
・リセット信号１５１９はフリップフロップ１６７１の
リセット入力へ与えられる。フリップフロップ１６７１
のＤ入力は接地される。フリップフロップ１６７１から
のＱ出力はＮＯＲゲート１６７３への第１人力として与
えられ、又ＮＡＮＤグー１−１６７５の再入力へも与え
られる。タイマ１６７２からの出力はＮＯＲゲート１６
７３への第２人力として与えられる。タイマ１６７２は
テープ装置１５１６に電源投入している間の遅延を与え
るために基本的には使用される。電源１６７６は抵抗１
６７８を介してＮＡＮＤグーｈ　１６７５からの出力１
５３９へ結合される。ＮＡＮＤゲート１６７５からの出
力は待機電源信号１５３９を形成する。

ＮＯＲゲート１６７３からの出力はテープ装置１５１６
の電源投入手順が完了したことを指示する待機信＠　１
５３１を形成する。

第４５．４６．４７ａ、４７ｂ図を参照スルト、６８０
０マイクロプロセツサから書込指令が発せられると、書
込フリップフロップ１６４１がセットされる。指令レジ
スタ１６１４．１６１５の内容がフォーマツタ１５１５
へ送られる。フォーマツタはテープ装置１５１６を定速
とし、テープ装ｆｉｆｆ１５１６へ前文を書込み、適当
な時にフォーマツタ１５１５はフォーマツタ書込クロッ
ク信号１５４９を発生する。この信号は遅延装置１６５
６によりわずかに遅延され、書込フリップフロップ１６
４１からの出力とＮＡＮＤをとられてフオーマツタヘデ
ータ利用可能信号１５３８として与えられる。データ利
用可能信号１５３８によりフォーマツタは書込データ線
１５３３上にあるデータ文字を受入れる。

フォーマツタ書込クロック信号１５４９から得られる書
込クロック信号１５２６は第４６図に図示した文字カウ
ンタ１５７４．ゴ５７５を減少させる。文字カウンタが
最終；８出力信号１６４１を与えるまで書込過程は続行
する。最終語出力信号１５２１は書込フリップ７０ツブ
１６４１をクロックする。遅延されたフォーマツタ書込
クロック信号１５４９が到達する前に書込フリップフロ
ップ１６４１はリセットされるため、データ利用可能１
ｉ１１５３８に印加される信号はない。フォーマツタ書
込クロック信＠１５４９に続く規定時間内にデータ利用
可能信号１５３８を受信しないと、書込操作の完了とし
てフォーマツタに解釈される。

読取指令が発せられると、読取フリップフロップがセッ
トされる。読取データ１５４６と読取りロック１５４７
はフォーマツタ１５１５からインターフェース１５１４
へ直接送られる。インターフェース１５１４からの読取
りロック信号１５４３は第４６図に図示するカウンタ１
５７４，１５７５を増加させる。データ・ブロックの終
了はフォーマツタ１５１５により検出され、高状態（偽
）となったフォーマツタ・ビジィ信号１５１８によりｉ
ｉ＋制御部１５１２に信号が与えられる。読取操作の完
了時に、読取フリップ７０ツブ１６５１は高状態（偽）
となったフォーマツタ・ビジィ信号１５１８によりリセ
ットされる。

第４５図に図示したインターフェース１５１４は第４８
図により詳細に図示しである。２９００マイクロプロセ
ツサからのＤｏ−０７データ線はバッファ１６８１へ与
えられる。バッファ１６８１にはデコーダ１６８４から
与えられる書込アドレス信号１６８２も与えられる。８
込アドレス信号１６８２は付勢パルスとしてバッファ１
６８１へ与えられ、ＮＡＮＤゲー１−１６８５への第１
人力としても与えられる。ＮＡＮＤゲート１６８５には
又２９００マイクロプロセツサからのストローブ信号１
６８６も与えられる。２９００マイクロプロセツサから
のバッファされたデータはデータ線１６８７が表わす複
数本のデータ線によりデータ・ランチ１６８７へ与えら
れる。ＮＡＮＤゲート１６８５からの出力はデータ・ラ
ッチ１６８９へのりＤツク入力として与えられる。デー
タ・ラッチ１６８９からの８木の出力は第４５図に図示
した制御部１５１２に結合され、データは２９００マイ
クロプロヒツサから書込データ１１５４４．１５３３を
介してテープ装置へ１９込まれる。

読取データ線１５４６、読取りロック１５４７、読取信
号１５２４は全てバッファ１６９１へ送られる。読取デ
ータ線１５４６は８本のデータ線を表わす。読取信号１
５２４はバッファ１６９１への付勢信号として与えられ
る。バッファされたデータはバッファ１６９１からの出
力データ線１６９３によりバッファ１６９１からラッチ
１６９２へ与えられる。データ１ｉ１１６９３は８木の
データ線を表わす。読取りロック信号１５４３はデータ
・ラッチ１６９２のクロック入力へ与えられ、又ゲート
１６９５への入力としても与えられる。読取り０ツク信
号１５４３は又制御部１５１１とυ制御部１５１２へも
与えられる。データ線１６９７が表わしているラッチ１
６９２からの８木のデータ線はバッファ１６９９へ与え
られる。バッファ１６９９には付勢信号としてデコーダ
１６８４からの読取アドレス信号１７０１が与えられる
。バッファ１６９９からの出力は２９００マイクロプロ
セツサからのＤｏ−Ｄ７データ線に結合される。

２９００マイクロプロセツサのＤｏ−Ｄ７データ線によ
り２９００マイクロプロセツサヘバツフア１６９１．ラ
ッチ１６９２、バッファ１６９９を介して与えられる読
取データ線１５４６により、データはテープ装置１５１
６から２９００マイクロプロセツサへ読取られる。

ゲート１６９５には書込信号１５２５、書込クロック信
号１５２６、読取りロック信号１５４３が与えられる。

ゲート１６９５からのセット割込出力１７０３はゲート
１６９５への任意の入力信号に応答して発生される。セ
ット割込出力１７０３はフリップフロップ１７０４とフ
リップフロップ１７ｏ５へのクロック信号として与えら
れる。

アドレス線１７０７として表わされるＡＯ−Ａ７アドレ
ス線は２９００マイクロプロセツサからデコーダ１６８
４へ与えられる。同様に、２９００マイクロプロセツサ
の制御バスからの正当メモリ・アドレス（ＶＭＡ）信号
１７０８、ＤＭ信号１７０９、読取／書込（Ｒ／Ｗ）信
号１７１０、ストローブ信号１７１１はデコーダ１６８
４へ与えられる。、２９００マイクロプロセツサからの
アドレスに応答して、デコーダ１６８４は出力として読
取アドレス信号１７０１、書込アドレス信号１６８２、
アドレス・ストロ−７１７１２を与える。読取アドレス
信号１７０１と書込アドレス信号１７１２は前述したよ
うに使用される。アドレス・ストローブ信号１７１２は
へＮＯゲー１−１７１４への一方の入力として与えられ
る。

２９００マイクロプロセツサからのリセット信号１７１
５はＡＮＤゲート１７１４への第２人力として、又ＡＮ
Ｄゲート１７１６への第１人力として与えられる。ＡＮ
Ｄゲート１７１４からの出力はフリップフロップ１７０
４のリセット入力に与えられる。フリップフロップ１７
０４への０人力は＋５ｖ電源１７１８に結合される。フ
リップフロップ１７０４からのＱ出力はＮＡＩ’ＪＤゲ
ート１７１９の両人力へ結合され、又フリップフロップ
１７０５のＤ入力へも与えられる。ＮＡＮＤゲート１７
１９からの出力は２９００マイクロプロセツサへの割込
要求信号である。（２９００マイクロプロセツサは割込
として割込要求には応答しないが、周期的に線路にポー
リングする。）クリア・エラー信号１５１７はＡＮＤゲ
ート１７１６への第２人力として与えられる。ＡＮＤゲ
ート１７１６からの出力はフリップフロップ１７０５と
フリップフロップ１７２３のリセット入力へ与えられる
。フリップ７０ツブ１７０５からのＱ出力はフリップフ
ロップ１７２３のクロック入力へ与えられる。フリップ
フロップ１７２３のＤ入力は＋５Ｖ電源１７２４に結合
される。フリップフロップ１７２３からのＱ出力はＮＯ
Ｒゲート１７２１への第１人力として与えられる。フリ
ップフロップ１７０４からのＱ出力はＮＯＲゲート１７
２１への第２人力として与えられる。ＮＯＲゲート１７
２１からの出力はレート・エラー信号１５４１である。

第４８図に図示したインターフェース１５１４の論理部
は、低状態となった書込信号１５２５により書込操作が
開始されたことを検出する。書込信号１５２５はセット
割込信号１７０３を発生するために用いられる。

セット割込信号１７０３は割込要求フリップ７０ツブ１
７０４とレート・エラー・フリップフロップ１７０５を
クロックする。２９００マイクロプロセツサは書込操作
に対しては６８００マイクロプロセツサにより前もって
初期化されているため、２９００マイクロプロセツサは
テープ・データ文字をデータ・バス上に配置し、適当な
アドレス及び制御信号を発生することによりセット割込
１７ｏ３に応答して発生された割込要求に応答する。デ
ータ文字はバッファ１６８１によりバッファされ、デー
タ・ラッチ１６８９ヘラツチされる。

ラッチされた文字データは制御部１５１２を介してフォ
ーマツタ１５１５へ与えられる。インターフェース１５
１４の論理部は、第１の書込クロック信号１５２６が発
生するまでこの状態にとどまる。書込クロック信号１５
２６が発生する前に、テープ装置１５１６がテープを定
速とし、４１文字の前文を書込む約１７ｍ５のＲ延があ
る。書込クロック信号１５２６はゲート１６９５中を伝
播し、セット割込信号１７０３が再び発生される。ロッ
ト割込信号１７０３は再び〃１込要求フリップフロップ
１７ｏ４とレート・エラー・フリップ７０ツブ１７ｏ５
をクロックする。これは、前のデータ文字がフォーマツ
タ１５１５により受は入れられ、次のデータ文字が必要
であることを示す割込要求フリップフロップ１７０４の
セットを生じさせる。

初期遅延の後、書込クロック信号１５２６は約２５１１
１Ｓ間隔で発生する。

２９００マイクロプロセツサの読取又は書込操作に対し
てデコーダ１６８４により発生されるアドレス・ストロ
ーブ１７１２はゲート１７１４への第１人力として印加
される。ゲート１７１４の出力は割込要求フリップフロ
ップ１７０４をリセットするため、フリップ７０ツブ１
７ｏ４のＱ出力は次のセット割込クロック１７０３の前
は低状態であり、この結果フリップ７０ツブ１７０５は
セットされない。２９００マイクロプロセツサが次の書
込クロック１５２６又は読取りロック１５４６の前にイ
ンターフェース１５１４ヘデータを与えない場合には、
フリップフロップ１７０４のＱ出力は高状態で、フリッ
プフロップ１７ｏ５はセットされる。フリップフロップ
１７０５のセットによりフリップフロップ１７２３がセ
ットされる。フリップフロップ１７ｏ５は以後のデータ
転送によりクリアされるが、フリップフロップ１７２３
はクリア・エラー１５１７又はリセット信号によりクリ
アされるまでセットされた状態にとどまる。

テープ読取操作は高状態となった読取信号１５２４によ
り検出され、読取データ・バス・バッファ１６９１を付
勢する。読取データ信号１５４６と読取りロック信号１
５４７はバッファ１６９１を通過し、データ・ラッチ１
６９２にラッチされる。読取りロック信号１５４７を用
いてデータをラッチ１６９２ヘクロツクし、第４６図に
図示したカウンタ１５７４，１５７５から構成される文
字カウンタを増加させ、読取操作のためのセット割込信
号１７０３を発生する。セット割込信号１７０３は再び
割込要求フリップフロップ１７０４とレート・エラー・
フリップフロップ１７０５の両方をクロックする。

割込要求フリップ７０ツブ１７０４のセットに応答して
、２９００マイクロプロセツサはアドレス及び制御信号
を作動させてデコーダ１６８４により読取アドレス信号
１７０１を発生させる。読取アドレス信号１７０１はバ
ッファ１６９９を付勢し、読取データ線１５４６からの
文字を２９００マイクロプロセツサ・データ・バス上に
配置する。短時間の遅延後に、２９００マイクロプロセ
ツサはデータ文字を受取ったことを示すストローブ・パ
ルス１７１１を発する。ストローブ・パルス１７１１に
よりデコーダ１６８４は割込要求フリップフロップ１７
０４をクリアするアドレス・ストローブ１７１２を発生
ずる。

読取操作が完了するまで２５ｍ５の平均速度で読取りロ
ック・パルス１５４７が発生される。第４６図に図示し
た文字カウンタ１５７４．１５７５は６８００マイクロ
プロセツサにより読取られてテープから読取った文字数
を定める。

２９００マイクロプロレツサとフォーマツタ１５１５間
のデータ転送は非周期過程で、両買増は異なる速度で動
作している。１データ・ブロック中に転送される文字数
は最大６５５３６である。

転送は完全でなければならず、さもなければ少なくとも
１つのエラーが発生したことを必ず知らなければならな
い。

第４８図に図示したレート・エラー論理部は、テープか
ら読取った各文字が許容時間枠内で２９００マイクロブ
ロセツザに受は入れられたこと、及び許容時間内にテー
プ装ｆｆ１５１６に書込むため文字がフォーマツタ１５
１５に利用可能であったことを検証する。これらどちら
かの条件が満たされないとレート・エラー・フリップフ
ロップ１７０５がセットされる。

レート・エラー検出論理部は３個のフリップフロップを
必要とする。セット割込信号１７０３は割込要求フリッ
プフロップ１７０４とレート・エラー・フリップ７０ツ
ブ１７０５をクロックする。

割込要求フリップフロップ１７０４は最初リセット状態
にあるため、レート・エラー・フリツブフロツブ１７ｏ
５はリセット状態にとどまる。何らかの理由で２９００
マイクロプロセツサからのストローブ信号が次のセット
割込信号の前に発生しなかった場合、レート・エラー・
フリップフロップ１７０５がセットされる。レート・エ
ラー・フリップフロップ１７０５は、リセット信号１７
１５又はクリア・エラー信号１５１７を受取るまでセッ
ト状態にとどまる出力フリップフロップ１７２３をクロ
ックする。最終文字が２９００マイクロプロセツサによ
り受入れられない可能性もある。

それ故、割込要求フリップ７０ツブ１７０４からの向出
力はフリップ７０ツブ１７２３からのＱ出力とＯＲをと
られて、第４６図に図示したマルチプレクサ１５７７へ
送られるレート・エラー信号１５４１を発生する。

２９００マイクロプロセツサからテープ装置１５１６へ
、又はテープ装置１５１６から２９００マイクロブロヒ
ツザへのデータ転送中にエラーが発生すると、６８００
マイクロプロセツサはデータの再送信を指令し、前のデ
ータ転送で発生したエラーを修正する。

第４８図に図示したゲート１６９５は第４９図により詳
細に図示されている。読取りロック信号１５４３はイン
バータ１７３１を介してＮＡＮＤゲート１７３２への第
１人力として与えられる。

書込信号１５２５はインバータ１７３３を介してＮＡＮ
Ｄゲート１７３４への第１人力として与えられる。書込
クロック信号１５２６もインバータ１７３５、抵抗１７
３６とコンデンサ１７３７から構成される抵抗・容量回
路、インバータ１７３８を介してＮＡＮＤグー１〜１７
３４への第２人力として与えられる。ＮＡＮＤゲート１
７３４からの出力はＮＡＮＤゲート１７３３への第２人
力として与えられる。ＮＡＮＤゲート１７３２からの出
力は第４８図に図示したセット割込信号１７０３である
。

第４８図に図示したデコーダ１６８４は第５０図により
詳細に図示しである。２９００マイクロプロセツサから
のＡＯアドレス・ピットはインバータ１７４１を介して
ＮＡＮＤゲー１−１７４２への第１人力として与えられ
る。２９００マイクロプロセツサからのＡ１アドレス線
はインバータ１７４３を介してＮＡＮＤゲート１７４２
への第２人力として与えられる。２９００マイクロプロ
セツサからのＡ２−Ａ７アドレス線はＮＡＮＤゲート１
７４２への第３〜第８人力として直接与えられる。ＮＡ
ＮＤゲート１７４２からの出力信号はインバータ１７４
５を介してＮＡＮＤゲート１７４６への第１人力として
、又ＮＡＮ［）ゲート１７４７への第１人力として与え
られる。

正当メモリ・アドレス（ＶＭＡ）Ｍ１７０８はインバー
タ１７４９を介してＮＡＮＤゲート１７４６への第２人
力として、又ＮＡＮＤゲート１７４７への第２人力とし
て与えられる。２９００マイクロプロセツサからのＤＭ
信号１７０９はインバータ１７５１．１７５２を介して
ＮＡＮＤゲート１７４７への第３人力として、又ＮＡＮ
Ｄゲート１７４６への第３人力として与えられる。

読取／書込（Ｒ／Ｗ）信号１７１０ハインハ−タ１７５
３を介してＮＡＮＤゲー１−１７４６への第４人力とし
て与えられる。読取／書込（Ｒ／Ｗ＞信号１７１０はイ
ンバータ１７５３とインバータ１７５５とを介してＮＡ
ＮＤゲート１７４７への第４人力として送られる。

ＮＡＮＤゲート１７４６からの出力信号は第４８図に図
示しである書込アドレス信号１６８２である。書込アド
レス信号は第４８図に図示するように使用され、又ＮＡ
ＮＤゲート１７５７への第１人力としても与えられる。

ＮＡＮＤゲート１７４７からの出力は第４８図に図示し
た読取アドレス信号１７０１である。読取アドレス信号
１７０１は第４８図に図示するように使用され、又ＮＡ
ＮＤゲート１７５７への第２人力としても与えられる。

ＮＡＮＤゲート１７５７からの出力はＮＡＮＤゲート１
７５８への第１人力として送られる。２９００マイクロ
プロセツサからのストローブ信号１７１１はインバータ
１７５９を介してＮＡＮＤゲート１７５８への第２人力
として送られる。

ＮＡＮＤゲート１７５８からの出力は第４８図に図示（
）であるアドレス・ストローブ信号１７１２である。

第２ａ図に図示したデータ表示装置９３は＠５１図によ
り詳細に図示しである。第５１図を参照すると、第２ａ
図に図示したコンピュータ・データ・バス線７５に接続
されるデータ・バス線９４により地震データがバッファ
１３０１へ送られる。

ｆＴ２ａ図に図示したＲＴＵからＣＲＳへ送信される地
震データはコンピュータ装置７４からデータ表示装置９
３へ並列形式で与えられる。地震データはバッファ１３
ｏ１からデータ線１３ｏ３により並列−直列（Ｐ／Ｓ）
変換器１３０４へ送られる。Ｐ／Ｓ変換器１３ｏ４は地
震データを直列形式に変換し、信号線１３０８により地
震データを電荷結合素子（ＣＯＤ）メモリ１３０７へ送
る。

地震データを表示したい時には、ＣＣＤメモリ１３ｏ７
に記憶された地震データは信号ｌ１１１３１１により直
列−並列（Ｓ／Ｐ）変換器１３０９に送られる。直列形
式であるＣＯＤメモリからの地震データはＳ／Ｐ１３０
９により並列形式に変換され、信号線１３１４により先
入先出（ＦＩＦＯ）メモリ１３１２に送られる。ＦＩＦ
Ｏメモリ１３１２はＣＣＤメモリ１３ｏ７の再循環速度
とレコーダ１３２１．１３２２のレコーダ速度との間の
速度差を補償するために設けられている。Ｉ−ＩＦＯメ
モリ１３１２は２つのバッファから構成される。バッフ
ァの一方が読取られてそのデータが表示されている間に
、他方のバッファにはＣＣＤメモリ１３０７からのデー
タがロードされる。

地震データはＦＩＦＯメモリから信号線１３１７により
ディジタル・アナログ（Ｄ／Ａ）変換器１３１６へ送ら
れる。地震データはＤ／Ａ変換器１３１６によりアナロ
グ形式に変換され、Ｓ／Ｈ回路１３１８．１３１９が代
表する複数個のサンプル及び保持（Ｓ／Ｈ）回路へ送ら
れる。本発明の望ましい実施例では、ディジタル・アナ
ログ（Ｄ／Ａ＞変換器１３１６からデータが送られる７
２個ものＳ／）−１回路がある。便宜上とそして装置の
原理は２個のＳ／８回路のみを用いて図解できるため、
２個のＳ／Ｈ回路１３１８．１３１９が図示されている
。Ｄ／Ａ変ＩＬ５１３１６からデータが送られるＳ／）
１回路の数は、本発明の地震探査装置に用いられるＲＴ
ＩＪにより監視されているデータ・チャネルの数により
定まる。データ・チャネルは特定のＲＴＵにより監視さ
れるジオフオン線に対応する。本発明では、４個のジオ
フオン線が各ＲＴＬＩにより監視でき、複数個のＲＴＵ
が７２チヤネルまで監視するために用いられる。

地震データはＳ／Ｈ回路１３１８，１３１９ｈ＋ら低減
フィルタ１３２４．１３２５を介してレコーダ１３２１
．１３２２へ各々送られる。低域フィルタ１３２４．１
３２５を用いてＳ／Ｈ回路１３１８．１３１９のサンプ
リング周波数を抑止して滑らかな応答を与える。レコー
ダ１３２１．１３２２はＳ／Ｈ回路１３１８．１３１９
から与えられたデータの書込トレースを与えるオシログ
ラフであることが望ましい。

データは又Ｄ／Ａ変換器１３１６からデータ表示制御部
１３２６へも送られる。地震データはＣＲＴモニタ１３
２９へ受容可能な入力信号１３２８を与えるようデータ
表示制御部１３２６により形式を整えられる。

データ表示装置９３は制御論理１３３１により制御され
る。制御論理１３３１は第５１図に図示したようなデー
タ表示装置９３の動作を制御する複数本の制御及びタイ
ミング信号を与える。制御信号１３３３は制御論理１３
３１からバッファ１３０１へ与えられる。同様に、制御
信号１３３４が並列−直列変換器１３０４へ与えられ、
制御信号１３３５がＣＣＤメモリ１３０７へ与えられ、
制御信号１３３６がデータ表示制御部１３２６へ与えら
れ、制御信号１３３７がＳ／Ｐ変換器１３０９に与えら
れ、制御信号１３３８がＦＩＦＯメモリ１３１２へ与え
られ、制御信号１３３９がＤ／Ａ変換器１３１６へ与え
られ、ａ」り列信号１３４１がＳ／Ｈ回路１３１８．１
３１９へ与えられ、制御信号１３４２がレコーダ１３２
１，１３２２へ与えられる。

ＲＴＵから得たデータを表示したい時には、ＲＴＵから
（ｑた地震データはチャネルによりＣＣＤメモリ１３０
７へ与えられる。チャネル１データの全てが（、ＣＤメ
モリへ送られ、記憶され、次いでチャネル２データの全
てがＣＯＤＣＤメモリられ記憶される。特定の爆発手順
で用いられた最終チャネルからのデータの全てがＣＣＤ
メモリ１３０７に記憶されるまでこの過程が続行される
。

データはＣＣＤメモリ１３０７からサンプルで読取られ
る。すなわち、チャネル１のサンプル１がＣＣＤメモリ
１３０７から読取られ、Ｓ／Ｈ回路１３１８へ送られる
。チャネル２のサンプル１がＣＣＤメモリ１３０７から
読取られ、チャネル２に使用されるＳ／８回路へ送られ
る。最終データチャネルの第１サンプルがＣＣＤメモリ
１３０７から読取られ、最終データ・チャネルに使用さ
れるＳ／８回路に送られるまでこれが続行する。

第５１図に図示するように、最終Ｓ／８回路はＳ／Ｈ回
路１３１９に対応する。各データ・チャネルの第１サン
プルがＣＣＤメモリ１３０７から読取られた後、サンプ
ル１に対して前述したのと同様に各チャネルの第２サン
プルがＣＯＤＣＤメモリ読取られる。全てのデータ・チ
ャネルの全てのサンプルがＣＣＤメモリ１３０７から読
取られ、レコーダ１３２１とレコーダ１３２２が代表す
る複数個の記録装置により記録されるまでこの過程が続
行する。

Ｓ／Ｈ回路１３１８とＳ／Ｈ回路１３１９が代表する複
数個のＳ　／　Ｈ回路は、ＣＣＤメモリ１３０７に記憶
させた後地震データをその各々チャネルに分離する手段
を与える。

レコーダ１３２１．１３２２ではなくＣＲＴ七二夕によ
ってデータを表示したい時には、レコーダ１３２１．１
３２２は減勢され、地震データはデータ表示制御部１３
２６へ送られる。地震データはＣＲＴモニタ１３２９に
より特定のチャネル番号に対して表示され、この表示は
本発明で実施された地震探査装置の動作性に対する迅速
な可視表示を与える。

データ表示装置（ＤＤＳ）は第５２図及び第５３図に図
示したタイミング線図を参照することにより詳細に理解
できる。第５２図は第５１図に図示したＣＣＤメモリ１
３ｏ７ヘデータが書込まれる方法を図示している。ＣＯ
Ｄクロック開始信号１３５１は第２ａ図に図示した６８
００マイクロプロセツサ５１から送られる。ＣＯＤクロ
ック開始信号１３５１は第５１図に図示したＣＯＤＣＤ
メモリ勢する。データ監視用意信号１３５３がデータ表
示装置９３から第２ａ図に図示した２９００マイクロプ
ロセツサ７４に送られる。データ監視用意信号１３５３
は第５１図に図示した信号線１３３３によりバス線９４
に送られる。書込ストローブ信号１３５４は第２ａ図に
図示した２９００マイクロプロセツサからデータ表示装
置へ送られる。データは書込ストローブ信号１３５４に
応答して２９００マイクロプロセツサからＣＣＤメモリ
１３０７へ書込まれる。

ＣＣＤメモリ１３０７とデータ表示装置はＣＯＤクロッ
ク開始信号１３５１が低状態となった時に付勢される。

ＣＯＤクロック開始信号が低状態となった後、ＣＯＤＣ
Ｄメモリめるための１５０ｍ５が与えられ、次いでデー
タ監視用意信号１３５３が低状態となってデータをＣＣ
Ｄメモリ１３０７へ書込可能であることを示す。データ
監視用意信号１３５３は２９００マイクロプロセツサへ
伝送させる。データ監視用意信号１３５３が低状態にな
るのに応答して、２９００マイクロプロセツサはまずＣ
ＣＤメモリ１３Ｑ７に付随するレジスタに４ヘッダ語を
書込む。ヘッダ語をＣＣＤメモリ１３０７に書込むと信
号１３５４は低状態となる。書込ストローブ信号が低状
態となる度に、データ監視用意信号は８．２μｓから１
６．４μｓの間高状態となる。この時間が経過した後、
データ監視用意信号は低状態となって、第２のヘッダ語
を書込み可能であることを示す。４ヘッダ語を書込むま
でこの過程が続行される。

４ヘッダ語を書込んだ後、地震データがＣＣＤメモリ１
３Ｑ７へ書込まれる。第５２図は各々が３つのサンプル
を有するデータの２つのチャネルのＣＣＤメモリ１３０
７への書込を図示する。

ＣＣＤメモリ１３０７へ４ヘッダ語を書込んだ後、デー
タをＣＣＤメモリ１３０７へ書込む前に不定時間が経過
する。チャネル１のサンプル１をＣＣＤメモリ１３０７
へ書込むと、書込ストローブ信号１３０４が低状態とな
る。同時にデータ監視用意信号が最大２．１ｍＳの間高
状態となってＣＣＤメモリ１３０７を付勢し、チャネル
１のサンプル１を書込まな（プればならない正確なセク
タに配置させる。正確なセクタに配置した摂、データ監
視用意信号が低状態となり、データ監視用急信゛号が低
状態となった時から１．６μｓ以内にチャネル１のサン
プル２をＣＣＤメモリ１３０７に書込まなければならな
い。チャネル１のサンプル２をＣＣＤメモリ１３０７に
書込んだ後、データ監視用意信号は最大８．５μｓの間
高状態となり、次いで再び低状態に復帰し、この時チャ
ネル１のサンプル３を１．６μｓ以内にＣＣＤメモリ１
３０７に書込まなければならない。チャネル１の全ての
サンプルをＣＣＤメモリ１３ｏ７に書込むまでこの過程
が続行する。

チャネル１の全てのサンプルをＣＣＤメモリ１３０７に
書込んだ後、チャネル１に対して、ヒ述したのと同様に
チャネル２の全てのサンプルをＣＣＤメモリ１３０７に
書込む。第５１図に図示したＣＣＤメモリ１３０７にデ
ータの全てのチャネルを書込むまでこの過程が続行する
。

データの全てのチャネルをＣＣＤメモリ１３０７に書込
んだ後、第５１図に図示したレコーダ１３２１．１３２
２とＣＲＴモニタ１３２９にデータが読出される。ＣＣ
Ｄメモリ１３０７からデータを読取る方法は第５３図に
図示されている。

第５３図は第５４図と関連して容易に理解できる。前述
したように、第５１図に図示したＦＩＦＯメモリ１３１
２は２個のＦＩＦＯレジスタから構成される。第５４図
に図示するように、第５１図に図示するＳ／Ｐ変換器１
３ｏ９からの出力信号１３１４はＦＩＦ○レジスタ１３
５８とＦＩＦＯレジスタ１３５９の両方への入力として
与えられる。両ＦＩＦ○レジスタ１３５８．１３５９か
らの出力はレジスタ１３６１へ与えられる。

レジスタ１３６１からの出力信号１３１７は第５１図に
図示しであるようにＤ／Ａ変換器１３１６へ与えられる
。ＦＴＦＯレジスタは、ＣＣＤメモリ１３０７からデー
タを読取るのに要する時間とＤ／Ａ変換器１３１６から
与えられるデータをサンプルし保持するＳ／Ｈ装置１３
１８．１３１９に必要な時間との差を補償するために設
けられている。第５３図に図示しであるように、データ
はＣＣＤメモリ１３０７からサンプル当り８μｓの速度
で読取られる。従ってＣＣＤメモリ１３０７から７２サ
ンプルを読取るためには５７６μｓかかる。前述したよ
うに、全てのデータ・チャネルの全てのサンプル１がＣ
ＣＤメモリ１３０７から読取られるまでチャネル１のサ
ンプル１．チャネル２のサンプル１．チャネル３のサン
プル１等のようにＣＯＤメモリからデータが読取られる
。７２チヤネルが利用可能な場合、７２サンプルが利用
可能で、チャネル１のサンプル２をＣＣＤメモリ１３０
７から読取る前に全てのサンプル１がＣＯＤメモリから
読取られる。

全てのデータ・チャネルの全ての（サンプル１をＣＣＤ
メモリ１３ｏ７から読取った後、ＣＯＤメモリがチャネ
ル１のサンプル２を見出すのに約１６０から２００μｓ
かかる。従ってデータ・チャネルの全てのサンプル１を
ＣＣＤメモリ１３０７から読取り、第５３図のサンプル
速度クロックとして図示した１ｎＳサンプル速度内でＣ
ＣＤメモリ１３０７はデータ・チャネルのサンプル２を
出力する用意ができる。データ・チャネルの全てのサン
プル１はＦＩＦ○レジスタ１３５８に記憶される。各デ
ータ・チャネルの全てのサンプル２はＦＩＦＯレジスタ
１３５９に記憶される。サンプル速度クロックが高状態
となった時チャネル１のサンプルがＣＣＤメモリ１３０
７からＦＩＦＯレジスタ１３５８へ読取られる。データ
・チャネルの全てのサンプル１はサンプル速度クロック
がそのサイクルを完了する前にＣＣＤメモリ１３０７か
らＦＩＦＯメモリ１３５８へ読取られなければならない
。

第１及び第２サンプルで表わされる地震データがそれぞ
れＦＩＦＯレジスタ１３５８．１３５９に記憶された後
、地震データはＦＩＦＯレジスタ１３５８．１３５９か
ら第５１図に図示したＳ　、／　Ｈ回路１３１８．１３
１９へ読出される。

１２．８μｓの周期を有し、第５３図に図示しであるチ
ャネル更新クロックに゛応答してＦＩＦ○レジスタ１３
５８．１３５９からサンプルが読出される。サンプル１
は１２．８μｓの周期の間Ｓ／８回路１３１８へ与えら
れ、この周期の最後にＳ／Ｈ回路１３１８は保持モード
にセットされる。全ての利用可能なサンプル１が、Ｓ／
Ｈ回路１３１８．１３１９が代表するＳ／ト１回路に与
えられるまでこの処理は続行する。利用可能なデータ・
チャネルの全ての第１サンプルはサンプル速度クロック
のＩ　Ｉ９８周期内でＳ／８回路に読取られる。サンプ
ル速度クロックがサイクルを繰返すと、利用可能なデー
タ・チャネルの全てのサンプル２がＦＩＦ○レジスタ１
３５９からＳ／８回路へ読取られ、その間利用可能なデ
ータ・チャネルの全てのサンプル３が同時にＣＣＤメモ
リ１３０７からＩＩＦＯバッファ１３５８へ読取られる
。このようにしてデータは常にＳ／ｌ−１回路へ供給可
能であり、かつデータをＳ／８回路へ送る速度とデータ
をＣＣＤメモリ１３０７から読取る速度が４償される。

第５５図はＳ／Ｈ回路１３１８．１３１９が代表である
Ｓ／８回路がアドレスされる様子を開示する。第５３図
に図示したチャネル更新クロックはカウンタ１３６５へ
の一方の入力として送られる。カウンタ１３６５にはリ
セット人力１３６６も与えられる。チャネル更新クロッ
クとリセット入力１３６６に応答して、カウンタ１３６
５は利用可能なデータ・チャネル数をカウントし、次い
で再びカウントを開始する。カウンタ１３６５からの出
力は読取専用メモリ（ＲＯＭ＞１３６８とデコーダ１３
７１−１３７３へ与えられる。

ＲＯＭ１３６８からの出力制御信号も又デコーダ１３７
１−１３７３に与えられる。

前述したように、７２のＳ／８回路がデータ表示装置に
用いられている。３個のＳ／８回路のみが第５５図に図
示されている。Ｓ／８回路は３枚のＰＣカードに分割さ
れ、各カードが２４のＳ／８回路を保持する。基本的に
は、最初の２４チヤネルに対して、ＲＯＭ１３６８は第
１のＰＣカードを選択するように動作する。第２の２４
ヂヤネルに対しては、ＲＯＭ１３６８は第２のＰＣカー
ドを選択し、第３の２４チヤネルに対してはＲＯＭ１３
６８は第３ＰＣカードを選択する。各ＰＣカードには３
個のデコーダ１３７１−１３７３がある。ＲＯＭ１３６
８は又どのデコーダを付勢すべきかを選択する。第５５
図に図示した３個のデコーダ１３７１−１３７３が第１
ＰＣカード上にあると見なした場合、ＲＯＭ１３６８は
チャネル１〜チヤネル８をＣＣＤメモリ１３０７から読
出している場合にはデコーダ１３７１を選択し、チャネ
ル９〜チヤネル１６をＣＣＤメモリ１３０７から読出し
ている場合にはデコーダ１３７２を選択し、チャネル１
７〜チヤネル２４をＣＣＤメモリ１３０７から読出して
いる場合にはデコーダ１３７３を選択する。

ＰＣカードとデコーダをＲＯＭ１３６８により選択した
後、カウンタ１３６５からの３桁の最小桁ビット出力を
用いてどのＳ／８回路を付勢するかを選択する。第５５
図に図示しであるように、各デコーダは８個のＳ／８回
路を＄ｌｌｌ２Ｉｌする。チャネル４がＳ／８回路に送
られている場合、デコーダ１３７１はスイッチ１３７５
の閉鎖を生じさせ、これは又チャネル４をＳ／Ｈ回路１
３７６へ送ることを可能とする。同様に各データ・チャ
ネルをＣＣＤメモリ１３０７から出力する時、各データ
・チャネルの特定のＳ／８回路がこのようにして付勢さ
れφ。チャネル４データがＣＣＤメモリ１３０７から与
えられて、演算増幅器１３７８どコンデンサ１３７９か
ら構成されるＳ／Ｈ回路１３７６を付勢し、地震データ
線１３２ｏにより与えられるデータをサンプルする時、
データ表示装置に用いられる７２個のスイッチの例であ
るスイッチ１３７５は１２．８μＳの間閉じられる。

１２．８μｓ後、Ｓ／Ｈ回路１３７６は保持モードにセ
ットされ、データは第５１図に図示されているようにそ
の特定のＳ　／’　８回路に付随する低域フィルタへ送
られる。

前述したのと同様に、スイッチ１３８１が閉じられて演
算増幅器１３８４とコンデンサ１３８５から構成される
Ｓ／Ｈ回路１３８３に地震データを送る。スイッチ１３
８７が閉じられて演算増幅器１３８９とコンデンサ１３
９１から構成されるＳ／Ｈ回路１３８８にデータを送る
。各スイッチが関係する特定のチャネルからのデータが
ＣＣＤメモリ１３０７から送られている時にのみスイッ
チ１３７５，１３８１．１３８７が代表する７２個のス
イッチが閉じられる。

第５１図に図示した制御ｌ論理１３３１は第５６図によ
り詳細に図示されている。発振器１４ｏ１は本発明の望
ましい実施例では１０Ｈｔｌｚ発振器である。発振器１
４０１からの出力信号１４０２はカウンタ１４０３．カ
ウンタ１４０４．保持レジスタ１４０５．周波数分割器
１４０７へのクロック入力として与えられる。カウンタ
１４０３は発振器１４０１からの１ＱＨ）１２出力信号
１４ｏ２を１８．１２５ＫＨｚ信号１４１１Ａ、分割す
る周波数分割器として作用する。信号１４１１は第５３
図に図示した１２．８μｓの周期を有するクロック信号
に対応する。

複数個のカウンタである周波数分割器１４０７は１ＱＨ
１ｌｚ信号１４０２を２にＨｚ信号１４１２へ分割する
作用をする。２　ＫＨ２信号１４１２は周波数分割器１
４０７からカウンタ１４１４へ送られる。２　ＫＨｚ信
号１４１２に応答して、カウンタ１４１４は異なる周期
を有する複数個の出力信号を与える。カウンタ１４１４
からの信号１４１６は８ｉＳの周期を有し、信号１４１
７は４ｉＳの周期を有し、信号１４１８は２１１Ｓの周
期を有し、信号１４１９は１１Ｓの周期を有する。カウ
ンタ１４１４からの信号１４１６−１４１９はマルチプ
レクサ１４２１への入力として与えられる。信＠１４１
６−１４１９の内の１つがマルチプレクサ１４２１によ
り選択されてサンプル速度クロック１４２３として送ら
れる。サンプル速度クロック１４２３は第５３図に図示
したサンプル速度クロック信号に対応する。

１１Ｓの周期を有する信号１４１９は又周波数分割器１
４２５へも送られる。周波数分割器は１０ＱＱＨｚの周
波数を有する信号１４１９を１０分割し、１００Ｈｚの
周波数を有する出力信号１４２６を与える。信号１４２
６は第５１図に図示したレコーダ１３２１とレコーダ１
３２２の線マークを与えるために用いられる。

カウンタ１４０４からの複数個の出力信号１４３１はＲ
ＯＭ１４３２への入力として送られる。

ＲＯＭ１４３２からの複数個の出力は保持レジスタ１４
０５へ与えられる。保持レジスタ１４０５から、ＲＯＭ
１４３２からの複数個の出力１４３７が第５１図に図示
したデータ表示装置の制御信号として与えられる。

カウンタ１４０４からの複数個の出力信号１４３１は又
ＲＯＭ１４３３への入力としても送られる。ＲＯＭ１４
３３からの複数個の出力信号１４３８はカウンタ１４０
４のデータ入力への入力として与えられる。カウンタ１
４０４には又信号線１４３８により表わされるデータを
カウンタ１４０４ヘロードする指令を表わす信号１４３
９も送られる。カウンタ１４０４には又ＲＯＭ１４３２
からのクリア入力１４４１も送られる。

ＲＯＭ１４３２はカウンタ１４ｏ４からノカウント入力
に応答して必要な出力信号を与えるようにプログラムさ
れる。カウンタ１４０４が特定のカウントに到達する度
、ＲＯＭ１４３２は第５１図に図示したデータ表示装置
を制御するのに必要な高又は低状態に出力信号１４３５
の内の１本を駆動する。ＲＯＭ１４３２からの特定の制
御２Ｉ！信号出力はカウンタが繰返される度に繰返され
る。このようにして、第５１図に図示したデータ表示装
置、特ニｃｃＤメ−ＥＩＪ　１３０７ヲ！ＨＯＴル（７
）Ｉ、：要する多数のクロック及び制御信号が提供され
る。

ＲＯＭ１４３３はカウンタ１４０４がカウントの一部を
とばすことを可能とするために設けられている。この特
徴はＣＣＤメモリ１３ｏ７のある操作を速めたい時に用
いられる。ＲＯＭ１４３３をプログラムしてデータ線１
４３８によりカウンタ１４０４に指令し、カウンタ１４
０４により特定のカウントに到達した時にあるカウント
をとばすことにより、カウントの一部を簡単にとばすこ
とができる。例えば、読取専用メモリ１４３３をプログ
ラムして、カウンタ１４０４から１０のカウントが出力
された時にカウンタ１４０４に８０のカウントをとばさ
せることができる。

は第５７図により詳細に図示されている。第５１図に図
示したＤ／Ａ変換器１３１６からの信号１３２０は増幅
器１４５１への入力として与えられる。増幅器１４５１
はＲＴＬＪからの地震データを表わす出力信号１４５２
を第５１図に図示したＣＲＴモニタ１３２９のＹ入力へ
与える。

第５６図に図示したカウンタ１４ｏ３からの信号１４１
１はカウンタ１４５３への入力として送られる。信号１
４１１は１２．８μｓの周期を有する。入力信号１４１
１に応答して、カウンタ１４５３は信号１４５４として
表わされる複数制の出力信号を与える。カウンタ１４５
３からの出力信号は比較器１４５６、ディジタル利得レ
ンジャ１４５８、比較器１４５９、レジスタ１４６１へ
の入力として与えられる。比較器１４５９からの出力１
４６３はレジスタ１４６１へのクロック信号として与え
られる。信号線１４６４として示されているレジスタ１
４６１からの複数個の出力は比較器１４５９とＲＯＭ１
４６６への入力として与えられる。

前述したように、最終チャネルのサンプル１がＤ／Ａ変
換器１３１６から読取られるまでチャネル１のサンプル
１、チャネル２のサンプル１、チャネル３のサンプル１
等々というようにデータが第５１図に図示したＤ／Ａ変
換器１３１６から出力される。第５７図に図示した信号
１４５４はＤ／Ａ変換器１３１６から読取られている特
定のチャネルを表わす。従って、比較３１４５９への六
入力はチャネル・カウントを表わす。比較器１４５９か
らの出力はレジスタ１４６１のクロック信号１４６３と
して用いられる。レジスタ１４６１にはチャネル出力信
号１４５４も与えられる。

比較器１４５９とレジスタ１４６１の動作例として、３
チヤネルのみを有する地震探査装置を考える。Ｄ／Ａ変
換器１３１６がチャネル１のサンプル１を出力として与
えると、チャネル指示信号１４５４は１を表わす。この
１は比較器１４５９の六入カへ与えられる。しかしなが
ら、レジスタはチャネル・カウント信号１４５４を比較
器１４５９へ与えるようクロックされていないため比較
器１４５９の８入力は依然Ｏである。従って六入力はＢ
入力より大きく、クロック信号１４６３はレジスタ１４
６１を付勢してチャネル・カウント信号１４５４により
表わされる入力カウントを比較器１４５９のＢ入力へ転
送する。この転送後六入力はＢ入力に等しい。

チャネル２のサンプル１がＤ／Ａ変換器１３１６から出
力されると、比較器１４５９への六入力は２となる。六
入力は再びＢ入力より大きく、クロック信号１４６３は
レジスタ１４６１がカウント信号１４５４を比較器１４
５９のＢ入力へロードすることを可能とする。これが行
なわれると、六入力は再びＢ入力と等しくなる。チャネ
ル３のサンプル１がディジタル・アナログ変換器１３１
６から出力されると、比較器１４５９のＡ入力は３とな
る。再び、六入力はＢ入力より大きく、クロック信号１
４６３はレジスタ１４６１がチャネル・カウント信号１
４５４を比較器１４５９のＢ入力ヘロードすることを可
能とする。これにより再び六入力は８入力と等しくなる
。

チャネル３のサンプル１がディジタル・アナログ変換器
１３１６から読取られた後、チャネル１のサンプル２が
ディジタル・アナログ変ＩＨ１１３１６から出力され、
チャネル・カウント信号１４５４は１のカウントに復帰
する。Ａ入力は再び８入力より大きくなく、レジスタ１
４６１からの出力信号１４６４は従ってＲＴＵから送ら
れているチャネルの最大数を表わしていることに注意さ
れたい。信号１４６４に応答して、読取専用メモリ１４
６６は、利用可能なチャネル数を表わしている複数本の
出力信号１４６７をディジタル利１ｑ範囲器１４５８へ
与える。

ディジタル利得レンジャ１４５８はチャネル・カウント
信号１４５４により表わされ、自動利得制！！ｆｌ（Ａ
ＧＣ）回路１４７１用の掃引信号を準備する。ディジタ
ル利得レンジ＼７１４５８からの出力が常にＤ／Ａ変換
器１４７２の最小桁ビット入力へ送られる場合には、Ｄ
／Ａ変換３１４７２からの出力レベルはデータ表示装置
に与えられているデータのチャネル数の関数で必るため
Ｄ／Ａ変換器１４７２からの出力はＡＧＣ回路１４７１
にとって大きすぎる動的レンジを有する。チャネル・カ
ウント信号１４５４をＤ／Ａ変換器１４７２へ与える方
法を制御することによりディジタル利得レンジャ１４５
８はこの動的レンジ問題に対処する。データのいくつか
のチャネルのみが利用可能な場合には、チャネル・カウ
ント信号１４５４は読取専用メモリ１４６６からのυ１
１１１信号１４６７に応答してＤ／Ａ変換器１４７２の
最大桁ビット入力に与えられる。ディジタル利得レンジ
ャ１４５８は基本的には読取専用メモリ１４６６からの
出ツノ信号１４６７により制御される複数個のゲートか
ら構成され、Ｄ／Ａ変換器１４７２の特定入力に与えら
れるチャネル・カラン１〜信号を付勢する。Ｄ／Ａ変換
器１４７２の最大桁ビット入力を用いることにより、Ａ
ＧＣ回路１４７１の入力必要条件に適合する動的レンジ
を有する信号が与えられる。

利用可能なデータのチャネル数にかかわらずＣＲＴスク
リーンを完全に満たすことが望ましい。

これを実行するため、１Ｍ引電電圧電圧揺動は、いくつ
かのデータが利用可能であるか又は７２チＡ７ネルが利
用可能であるかにかかわらず同一でなければならない。

これは、第５１図に図示したＣＲＴモニタ１３２９へ一
定撞引電圧１４７０を与えるためＤ／Ａ変換６１４７２
からの出力信号１４７３に応答して一定電圧揺動を与え
るＡＧＣ回路１４７１を用いることにより成される。

ＣＲＴモニタ１３２９への入力は興味の対象の特定のデ
ータ・チャネルを強調するために用い゛られる。これは
チャネル・カウント信号１４５４を比較器１４５６の８
入カへ与えることにより成される。強調される所要チャ
ネルを表わす第２人力１４７４は比較器１４５６の八人
カへ与えられる。

本発明の望ましい実施例では、信号１４７４はサムホイ
ール・スイッチにより与えられる。チ、ヤネル・カウン
ト信号１４５４が信号１４７４に等しい時、比較器１４
５６からの出力信号１４７５が付勢される。信号１４７
５は、ＣＲＴモニタ１３２９の７入カへ出力信号１４７
８を与える直流−直流変換！１４７６へ与えられる。

第５７図に図示したＡＧＣ回路１４７１は第５８図によ
り詳細に図示されている。

第５７図に図示したＤ／Ａ変換器１４７２からの信号１
４７３は全波整流５１４８１へ与えられ、又マルチプレ
クサ１４８５への一方の入力としても与えられる。全波
整流器１４８１からの出力は積分器１４８２へ与えられ
る。積分器１４８２からの出力信号１４８０は割算器１
４８３への一方の入力として送られる。割算器１４８３
には入力として基準電圧１４８４も与えられる。基準電
圧１４８４は積分器１４８２からの出力により割算され
て、マルチプレクサ１４８５への第２人力として与えら
れる割算３”＋４８３からの出力信号１４８６を与える
。マルチブレクυ１４８５からの出力は第５７図で前に
図示し記述した信号１４７０である。

信号１４７３は基本的には信号１４８６を与えるために
基準電圧１４８４を割算しているため、信号１４７３の
信号強度が僧すにつれて信号１４８６の信号レベルは減
少する。同様に、信号１４７３の信号強度が減少すると
、信号１４８６の信号強度は増加する。このようにして
、第５１図に図示したＣＲＴモニタ１３２９に実質的に
一定の掃引信号１４７０が与えられ得る。

アナログ・デバイス製造のＡＤ５３２を割算器１４８３
とマルチプレクサ１４８５に利用可能である。第５８図
に図示した全波整流器１４８１ど積分器１４８２に利用
可能な回路は第５９図に図示しである。

第５９図を参照すると、信号１４７３が演算増幅器１４
９１の反転入力へ送られる。演鋒増幅器１４９１の出力
はダイオード１４９２ど抵抗１４９３を介して接地され
る。演鋒増幅器１４９１の非反転入力も抵抗１４９３を
介して接地される。

演算増幅器１４９”ｌからの出力は又ダイオード１４９
６と抵抗１４９７を介して演算増幅器１４９５の反転入
力へも結合される。演算増幅器１４９５の非反転入力は
抵抗１４９８を介して接地される。第５８図に図示する
ように、信号１４８０を形成する演算増幅器１４９５か
らの出力は抵抗１４９９とコンデンサ１５ｏ１の並列組
合せを介して演算増幅器１４９５の反転入力へ帰還され
る。

演算増幅器１４９５からの出力信号１４８ｏは又抵抗１
５０２を介して演算増幅器１４９１の反転入力へも帰還
される。

第２ａ図に図示したＣＲＳカウントダウン回路６５は第
６０図により詳細に図示されている。

ＣＲＳカウントダウン回路６５は第２ａ図でコンピュー
タ装置５１として図示されている６８００マイクロプロ
セツサへ状態及び割込信号を与えるために用いられる。

ＣＲＳカウントダウン回路６５から与えられる状態及び
割込信号は６８００マイクロプロセツサからのアドレス
及び指令に応答して与えられる。基本的には、ＣＲＳカ
ウントダウン回路６５は、第２ａ図及び２ｂ図に図示し
た地震探査装置のある部分の故障により６８００マイク
ロプロセツサの動作が完全に停止することを防止するた
めに用いられる。６８００マイクロプロセツサはＣＲＳ
カウントダウン回路６５にある操作に要する時間をロー
ドする。ＣＲＳカウントダウン回路６５はこの時間の終
了時に割込及び状態信号を与える。

第６０図を参照すると、第２ａ図に図示したＣＲＳカウ
ントダウン回路６５を付勢する６８００マイクロプロセ
ツサからのアドレスと指令はデコード回路２２０１に与
えられる。６８００マイクロプロセツサからのアドレス
と指令に応答して、デコード回路２２ｏ１はカウンタ２
２０２への付勢信号２２１３、カウンタ２２ｏ３への付
勢信号２２１４、付勢回路２２０４への付勢信号２２１
１、出力回路２２０５への付勢信号２２１２を与える。

カウンタ２２０２は６８００マイクロプロセツサの１μ
Ｓφ２クロック信号から１ｍｓクロック信号２２１５を
発生するために用いられる。カウンタ２２０２からの１
ｍＳクロック信号２２１５はカウンタ２２ｏ３へのクロ
ック信号として与えられる。

６８００マイクロプロセツサからのデータ線は第６０図
に図示したＣＲＳカウントダウン回路６５にある操作に
要する時間をロードするために用いられる。データ線は
反転回路２２ｏ６へ送られる。基本的にはナショナル・
セミコンダクタ供給の７４ＬＳＯ４の群である反転回路
２２０６は６８００マイクロプロセツサからのデータ線
を信号線２２１７によりカウンタ２２０３へ与える。カ
ウンタ２２０３は６８００マイクロプロセツサからデー
タ線によりロードされた時間をカウントする。カウンタ
２２ｏ３が特定のカウントに到達すると、出力信号２２
１９がカウンタ２２０３から出力回路２２０５と付勢回
路２２０４へ送られる。

デコード回路２２０１からの付勢信号２２１１とカウン
タ２２ｏ３からの出力に応答して、付勢回路２２０４は
信号線２２２１により出力回路２２０５を付勢し、割込
信号２２０７と状態信号２２０８を６８００マイクロプ
ロセツサへ与える。割込信号２２０７は割込要求（ＩＲ
Ｑ）線により６８００マイクロプロセツサへ与えられる
。状態信号２２０８はＤ７データ線により６８００マイ
クロプロセツサへ与えられる。

付勢回路２２０４は又カウンタ２２ｏ２へ付勢信号２２
２２も送る。出力回路２２ｏ５からの出力２２２０は付
勢回路２２０４へ結合される。

第６０図に図示したデコード回路２２０１は第６１図に
より詳細に図示しである。第６１図を参照すると、６８
００マイクロプロセツサからのＡ７アドレス線はインバ
ータ２２２４を介してＮＡＮＤゲー１−２２２５への第
１人力として与えられる。６８０Ｑフイクロプロセツサ
からのへ〇アドレス線はインバータ２２２６を介してＮ
ＡＮＤゲート２２５への第２人力として与えられる。６
８００マイクロプロセツサからのＡ４゜Ａ５アドレス線
は各々ＮＡＮＤゲート２２２５への第３及び第４人力と
して直接与えられる。

ＮＡＮＤゲート２２２５からの出力はインバータ２２２
７を介してＮＡＮＤゲート２２２８への第１人力として
与えられる。６８００マイクロプロセツサからの入／出
力（１／○）線はＡＮＤゲート２２２８への第２人力と
して与えられる。

ＡＮＤゲーｔ−２２２８からの出力はＮＡＮＤゲート２
２２９、ＮＡＮＤゲート２２３０の両方の第１人力とし
て与えられる。

６８００マイクロプロセツサからのＡ３アドレス線はＡ
ＮＤゲート２２３１への第１人力として与えられる。６
８００マイクロプロセツサからのＡ２アドレス線はイン
バータ２２３２を介してＡＮＤゲート２２３１への第２
人力として与えられる。ＡＮＤゲート２２３１からの出
力はＮＡＮＤゲート２２２９．２２３０の両方の第２人
力として与えられる。

６８００マイクロプロセツサからのφ２クロックはイン
バータ２２３４．２２３５を介してＮＡＮＤゲート２２
２９とＮＡＮＤゲート２２３０の両方の第３人力として
送られる。６８００マイクロプロセツサからのφ２クロ
ックは又インバータ２２３４．２２３５を介して第６０
図に図示した信号２２１３の一部を形成する出力信号２
２１３Ａとしても与えられる。

６８００マイクロブロセツザからの読取／書込（Ｒ／Ｗ
）信号はインバータ２２３７を介してＮＡＮＤゲート２
２３０への第４人力として与えられる。（Ｒ／Ｗ）信号
は又インバータ２２３７とインバータ２２３８を介して
ＮＡＮＤゲート２２２９への第４人力としても与えられ
る。

ＮＡＮＤゲート２２２９からの出力はデコーダ２２４１
のへ選択入力に与えられる。ＮＡＮＤゲート２２３０の
出力はデコーダ２２４１のＹＯ大入力送られる。

６８００マイクロプロセツサからのＡＯアドレス線はイ
ンバータ２２４２を介してデコーダ２２４１のＢ選択入
力とデコーダ２２４１のＹ１出力へ送られる。６８００
マイクロプロセツサからのＡＯアドレス線は又インバー
タ２２４２を介して第６０図に図示した信号２２１４の
一部を形成する出力信号２２１４Ａとしても与えられる
。

６８００マイクロプロセツサからのＡ１アドレス線はイ
ンバータ２２４３を介してデコーダ２２４１のＣ選択入
力とＹ２ボートへ送られる。６８００マイクロプロセツ
サからのリセット（Ｒ３Ｔ）信号は２２４４．２２４５
を介してＡＮＤゲート２２４６への第１人力として送ら
れる。インバータ２２４５からのリセット信号出力は第
６０図に図示した信号２２１４の一部を形成する出力信
号２２１４Ｄと第６０図に図示した信号２２１１の一部
を形成する信号２２１１Ｅと第６０図に図示した信号２
２１２の一部を形成する出力信号２２１２Ｃとしても与
えられる。

デコーダ２２４１からのＹ７出力は第６０図に図示した
信号２２１１の一部を形成する出力信号２２１１Ａとし
て与えられ、又第６０図に図示した信号２２１２の一部
を形成する出力信号２２１２Ａとしても与えられる。デ
コーダ２２４１からのＹ３出ノｊは第６０図に図示した
信号２２１１の一部を形成する出力信号２２１１Ｂとし
てこれも与えられる。デコーダ２２４１からのＹ５出力
はＡＮＤゲート２２４８への第１人力として与えられる
。デコーダ２２４１からのＹ６出力はＡＮＤゲート２２
４６への第２人力として又△ＮＤゲート２２４８への第
２人力として与えられる。デコーダ２２４１からのＹ６
出力は第６０図に図示した信号２２１４の一部を形成す
る出力信号２２１４Ｂとして与えられる。ＡＮＤグー１
〜２２４８からの出力信号は３本の出力信号２２１１Ｃ
，２２１２Ｂ、２２１４Ｃと形成し、出力信号２２１１
Ｃは第６０図に図示した信号２２１１の一部を形成し、
出力信号２２１２Ｂは第６０図に図示した信号２２１２
の一部を形成し、出力信号２２１４Ｃは第６０図に図示
した信号２２１４の一部を形成する。ＡＮＤゲート２２
４６からの出力信号は又２本の出力信号２２１１Ｄ、２
２１３Ｂを与える。信号２２１１Ｄは第６０図に図示し
た信号２２１１の一部を形成し、かつ信号２２１３Ｂは
第６０図に図示した信号２２１３の一部を形成する。

第６０図に図示したカウンタ２２ｏ３は第６２図により
詳細に図示しである。

第６１図に図示した信号２２１４Ｇはカウンタ２２５６
のカウント／ロード入力とカウンタ２２５７のカウント
／ロード入力へ入力とじて与えられる。第６１図に図示
した信号２２１４Ａはインバター２２５８を介してデー
タ・セレクタ２２５３とデータ・セレクタ２２５４の選
択入力へ与えられる。第６１図に図示した信号２２１４
Ｂはカウンタ２２５１とカウンタ２２５２のカウント／
ロード入力への入力として与えられる。第６０図及び第
６４図に図示した信号２２１５はカウンタ２２５１の第
１クロツク入力への入力として与えられる。第６２図に
図示したＤ７−Ｄ４データ線はカウンタ２２５１のＡ−
Ｄデータ入力とデータ・セレクタ２２５３のＡｌ−Ａ４
データ入力へ与えられる。第６０図に図示しであるＤ３
−　Ｄｏ−データ線はカウンタ２２５２のＡ−Ｄデータ
入力とデータ・セレクタ２２５４のＡ１−Ａ４データ入
力へ与えられる。第６１図に図示したりセット信号２２
１４Ｄはカウンタ２２５１．２２５２．２２５６．２２
５７のクリア入力へ与えられる。

カウンタ２２５１の第２クロツク入力はカウンタ２２５
１のＱａデータ出力に結合される。カウンタ２２５２の
第１クロツク入力はカウンタ２２５１のＱｄデータ出力
に結合される。カウンタ２２５２の第２クロツク入力は
カウンタ２２５２のＱａデータ出力に結合される。カウ
ンタ２２５２のＱｄ出力はカウンタ２２５６の第１クロ
ツク入力に結合される。

両データ・セレクタ２２５３とデータ・セレクタ２２５
４のストローブ入力は接地される。データ・セレクタ２
２５３とデータ・セレクタ２２５４の両方の８１−８４
人力は抵抗２２６１を介して＋５ｖ電源２２５９に結合
される。データ・セレクタ２２５３からのＹｌ−Ｙ４デ
ータ出力はカウンタ２２５６のＡ−Ｄデータ入力に結合
される。

データ・セレクタ２２５４からのＹｌ−Ｙ４データ出力
はカウンタ２２５７のＡ−Ｄデータ入力に結合される。

カウンタ２２５６の第２クロツク入力はカウンタ２２５
６のＱｄ出力に結合される。カウンタ２２５７の第１ク
ロツク入力はカウンタ２２５６のＱｄ出力に結合される
。カウンタ２２５７の第２クロツク入力はカウンタ２２
５７のＱｄ出力に結合される。カウンタ２２５７のＱｄ
出力は第６０図に図示した信号２２１９としてインバー
タ２２６２へ与えられる。

６８００マイクロプロセツサからのＤｏ−Ｄ７データ線
はカウンタ２２５２，２２５１へ操作に要するｌｆをロ
ードするために用いられる。データ・セレクタ２２５３
．２２５４及びカウンタ２２５６．２２５７と共に、カ
ウンタ２２５１．２２５２は第６１図に図示したデコー
ド回路２２０１からの出力信号により付勢される。カウ
ント回路２２ｏ３のクロック信号はカウンタ２２０２が
ら与えられる。

第６０図に図示したカウンタ２２０２′は第６３図によ
り詳細に図示しである。第６４図に図示する信号２２２
２Ａはカウンタ２２６５のカウント付勢並列（ＣＥＰ）
入力とカランｌ−Ｎ勢細流（ＣＥＴ）の両方に与えられ
る。信号２２２２Ａは又カウンタ２２６６のＣＥＰ入力
とカウンタ２２６７のＣＥＰ入力にも与えられる。第６
４図に図示する信号２２２２Ｂはカウンタ２２６５．２
２６６．２２６７の並列付勢ＰＥ入力に与えられる。第
６１図に図示した信号２２１３Ａはカウンタ２２６５，
２２６６．２２６７のクロック入力に与えられる。第６
１図に図示した信号２２１３Ｂはカウンタ２２６５，２
２６６．２２６７のクリア入力に与えられる。カウンタ
２２６５からの端子カウント（ＴＣ＞出力はカウンタ２
２６６のＣＥＴ入力に与えられる。カウンタ２２６６か
らのＴＣ出力はカウンタ２２６７のＣＥＴ入力に与えら
れる。カウンタ２２６７からのＴＣ出力は第６０図に図
示した出力信＠　２２１５として与えられる。

前述したように、第６３図に図示したカウンタは６８０
０マイクロプロセツサの１μＳφ２クロック信号から１
ｍＳクロック信号２２１５を発生するために用いられる
。カウンタ２２６５，２２６６．２２６７に使用される
集積回路はフェアチャイルド・セミコンダクタ製造の９
３１１０である。

第６０図に図示した付勢回路２２０４は第６４図により
詳細に図示しである。第６１図に図示した信号２２１１
Ｃはフリップフロップ２０７１のセット入力に与えられ
る。フリップフロップ２２７１のＤ入力は接地される。

第６０図と第６２図に図示した信号２２１９はフリップ
フロップ２２７１のクロック入力に与えられる。第６１
図に図示した信号２２１１ＢはＡＮＤゲート２２７２へ
の第１人力として与えられる。これも第６１図に図示し
である信号２２１１ＥはＡＮＤゲート２２７２への第２
人力として与えられる。ＡＮＤゲート２２７２からの出
力はフリップフロップ２２７１のリセット入力に与えら
れる。フリップフロップ２２７１からのＱ出力は１６０
図に図示した出力信号２２２１を一部を形成する出力信
号２２２１Ａとして与えられ、又第６０図に図示した信
号２２２２の一部を形成する出力信号２２２２△として
も与えられる。

フリップフロップ２２７３のセット入力は抵抗２２７５
を介して＋５ｖ電源２２７４へ結合される。＋５Ｖ電源
２２７４は又抵抗２２７５を介して出力信号２２２２Ｂ
を与える。信号２２２２Ｂは第６０図に図示した出力信
号２２２２の一部を形成する。第６０図と第６５図に図
示した信号２２２０はフリップフロップ２２７３のＤ入
力に与えられる。第６１図に図示した信号２２１１Ａは
フリップフロップ２２７３のクロック入力へ与えられる
。第６１図に図示した信号２２１１Ｄはフリップフロッ
プ２２７３のリセット入力へ与えられる。フリップフロ
ップ２２７３からのＱ出力は第６０図に図示した信号２
２２１の一部を形成する出力信号２２２１Ｂとして与え
られる。

第６０図に図示した出力回路２２０５は第６５図により
詳細に図示しである。第６１図に図示した信号２２１２
Ａはインバータ２２８６を介してトリステート・バッフ
ァ２２８７の付勢入力へ与えられる。フリップフロップ
２２８１のセット入力は抵抗２２８２を介して＋５ｖ電
源２２８０へ結合される。第６４図に図示した信号２２
２１Ａはフリップフロップ２２８１のＤ入力へ与えられ
る。第６０図に図示した信号２２１９はフリップフロッ
プ２２８１のクロック入力へ与えられる。

第６４図に図示した信号２２２１ＢはＡＮＤゲート２２
８３への第１人力として与えられる。第６１図に図示し
た信号２２１２ＣはＡＮＤゲート２２８３への第２人力
として与えられる。ＡＮＤゲート２２８３からの出力は
ＡＮＤゲート２２８４への第１人力として結合される。

第６１図に図示した信号２２１２ＢはＡＮＤゲート２２
８４への第２人力として与えられる。ＡＮＤゲー１−２
２８４からの出力はフリップフロップ２２８１のリセッ
ト入力に結合される。

フリップフロップ２２８１からのＱ出力は出力信号２２
２０として用いられ、又トリステート・バッファ２２８
７を介して第６０図に図示した出力信号２２０８として
も与えられる。フリップフロップ２２８１からのＱ出力
はトリステート・バッファ２２８９を介して第６０図に
図示した出力信号２２０７として与えられる。フリップ
フロップ２２８１からのＱ出力は又インバータ２２８８
を介してトリステート・バッファ２２８９の付勢入力へ
も与えられる。

共に第２ａ図に図示しであるスイッチ及び表示インター
フェース４３とスイッチ及び表示インターフェース４３
に関係する操作員表示パネル４１の一部は第６６図によ
り詳細に図示しである。第６６図を参照すると、６８０
０マイクロ゛プロセツサからのアドレス及び指令線はア
ドレス及び指令デコード・バッファ回路２４０１への入
力として与えられる。６８００マイクロプロセツサから
のアドレス及び指令に応答して、アドレス及び指令デコ
ード・バッファ回路２４０１はスイッチ及び表示インタ
ーフェース４３と、スイッチ及び表示インターフェース
４３に関係する操作員制御表示パネル４１の一部の機能
を制御するために用いられる複数個の出ツノ信号を与え
る。６８００マイクロプロセツサからのアドレスと指令
に応答して、アドレス及び指令デコード・バッファ回路
２４０１は１対８デコーダ２４０２−２４０４の選択入
力へのシ（［御信号、バッファ２４０６．２４０７の付
勢入力への付勢信号、周辺インターフェース・アダプタ
２４ｏ９の付勢入力（Ｅ）、チップ選択２人力（Ｃ８２
）、レジスタ選択０　（Ｒ３Ｏ）及び１（Ｒ８Ｉ）、読
取／書込（（Ｒ／Ｗ）入力への複数個の出力信号を与え
る。

アドレス及び指令デコード・バッファ回路２４０１から
の出力信号に応答して、１対８デコーダ２４０２は第２
ａ図に図示した操作員制御表示パネル４１に配置された
複数個のサムホイール・スイッチへ複数個の付勢出力を
与える。サムホイール・スイッチ２４１１は操作具が指
令及びデータを６８００マイクロプロセツサへ与えるこ
とができる１の手段を提供する。サムホイール・スイッ
チ２４１１からのデータはバッファ２４０６の入力へ与
えられる。

アドレス及び指令デコード・バッファ回路２４０１から
の出力信号に応答して、１対８デコーダ２４ｏ３は第２
ａ図に図示した操作負ｖ１　ｔ！’０表示パネル４１に
配置された回転スイッチ２４１２へ複数個の付勢信号を
与える。複数個の回転スイッチ２４１２は操作員がデー
タ及び指令を６８００マイクロプロセツサに指令できる
他の手段を提供する。回転スイッチからのデータは回転
スイッチ２４１２のデータ出力からバッファ２４０６の
入力へ与えられる。

バッファ２４０６からの出力は周辺インターフェース・
アダプタ２４ｏ９のＤｏ−Ｄ７データ線へ結合される。

バッファ２４０６からの出力は又バッファ２４０７の入
力とバッファ２４１４の入力へも送られる。バッファ２
４０６により、サムホイール・スイッチ２４１１と回転
スイッチ２４１２から周辺インターフェース・アダプタ
のデータ入力とバッファ２４０７の入力へデータが転送
できる。バッファ２４ｏ７の出力は６８００マイクロプ
ロセツサに結合される。バッファ２４ｏ７はこれにより
６８００マイクロプロセツサの両方向データ線が周辺イ
ンターフェース・アダプタ２４０９のＤＯ−Ｄ７データ
線と共にサムホイール・スイッチ２４１１と回転スイッ
チ２４１２へ結合できる手段を提供する。

アドレス及び例デコード・バッファ回路２４０１からの
出力信号に応答して、１対８デコーダ２４０４は表示部
２４１６の付勢入力へ複数個の付勢信号を与える。表示
部２４１６は複数個の発光ダイオード数字表示部から構
成される。バッファ２４１４からの出力は表示部２４１
６からのデータ入力に結合される。バッファ２４１４は
、これによりサムホイール・スイッチ２４１１又は回転
スイッチ２４１２からのデータが表示部２４１６に表示
される手段を提供する。６８００マイクロプロセツサか
らのデータも表示部２４１６に表示可能である。表示部
２４１６は第２ａ図に図示した操作員制御表示パネル４
１に配置される。

６８００マイクロプロセツサからのリセット線は周辺イ
ンターフェース・アダプタのりヒツト入力に結合される
。６８００マイクロプロセツサからの割込線は周辺イン
ターフェース・アダプタ２４０９のＡ、Ｂ割込入力に結
合される。

複数個の押ボタンスイッチ２４１８を用いて操作員から
周辺インターフェース・アダプタ２４０９ヘデータを与
える。スイッチ２４１８のデータ出力はエンコーダ回路
２４１９の入力に与えられる。エンコーダ回路の２４１
９出力は周辺インターフェース・アダプタ２４０９の周
辺データ線のセクションＡに与えられる。周辺インター
フェース・アダプタ２４０９の周辺データ線上に現われ
るデータは周辺インターフェース・アダプタ２４０９の
Ｄｏ−Ｄ７データ線により６８００マイクロプロセツサ
へ転送される。周辺インターフェース・アダプタ２４０
９の周辺データ線上に現われるデータは必要に応じて表
示部２４１６にも表示される。

基本的には、第６６図に図示した回路は、操作員が複数
個のスイッチを用いてデータ及び指令を６８００マイク
ロプロセツサへ転送する手段を提供する。これらのデー
タと指令は必要に応じて操作員により表示されるし、又
６８００マイクロプロセツサからのデータも必要に応じ
て表示される。

６８００マイクロプロセツサからのアドレス及び指令は
サムホイール・スイッチ２４１１ど回転スイッチ２４１
２を付勢するために用いられる。スイッチ２４１８は常
に付勢状態にある。従って第６６図に図示した回路は、
第２ａ図に図示した操作員υＪｌｌｌ１表示パネル４１
で利用可能な複数個のスイッチにより第２ａ及び２ｂ図
に図示した地震探査装置の操作を操作員が制御できる手
段を提供する。

第６６図に図示したアドレス及び指令デコード・バッフ
ァ回路２４０１は第６７図により詳細に図示しである。

第６７図を参照して、バッファ２４２１のＥｌ、Ｅ２付
勢入力は共に接地される。

６８００マイクロプロセツサからのφ２クロック信号は
バッファ２４２１のＡ１アドレス入力へ結合される。６
８００マイクロプロセツサからの読取／書込（Ｒ／Ｗ＞
信号はバッファ２４２１のＡ２アドレス入力へ結合され
る。６８００マイクロプロセツサからのＡ２アドレス線
はバッファ２４２１のＡ３アドレス入力へ結合される。

６８００マイクロプロセツサからのＡ３アドレス線はバ
ッファ２４２１のＡ４アドレス入力に結合される。

６８００マイクロプロセツサからのＡ１アドレス線はバ
ッファ２４２１のＡ５アドレス入力へ結合される。６８
００マイクロプロセツサからのＡＯアドレス線はバッフ
ァ２４２１のＡ６アドレス入力に結合される。

バッファ２４２１からのＹ１出力はＮＡＮＤゲート２４
２２への第１人力として、又ＮＡＮＤゲート２４２３へ
の第１人力として与えられる。バッファ２４２１からの
Ｙ１出力は又第６６図に図示した周辺インターフェース
・アダプタ２４０９の付勢入力にも送られる。バッファ
２４２１からのＹ２データ出力は周辺インターフェース
・アダプタ２４０９の読取／書込（Ｒ／Ｗ）入力へ送ら
れる。バッファ２４２１からのＹ２出力は又第６６図に
図示したデコーダ２４０４にも送られ、又ＮＡＮＤゲー
ト２４２４への第１人力にも送られる。バッファ２４２
１からのＹ３出力は第６６図に図示したデコーダ２４０
２．２４０３への両人力として送られ、又ＮＯＲゲート
２４２５への第１人力としても送られる。バッファ２４
２１からのＹ４出力はデコーダ２４０２．２４０３への
両人力として送られ、又ＮＡＮＤゲート２４２２への第
２人力としても送られる。バッファ２４２１からのＹ５
出力は周辺インターフェース・アダプタ２４０９のレジ
スタ選択１（Ｒ８１）入力に送られる。バッファ２４２
１からのＹ６出力は周辺インターフェース・アダプタ２
４０９のレジスタ選択０　（Ｒ８Ｏ）入力に結合される
。

６８００マイクロプロセツサからのＡ４アドレス線はイ
ンバータ２４２７の入力に結合される。

インバータ２４２７の出力はＮＡＮＤゲー１〜２４２２
への第３人力として送られ、又インバータ２４２８を介
してＮＡＮＤゲーｉ−２４２３への第２人力としても送
られる。

ＮＡＮＤゲート２４２９の第１人力は抵抗２４３２を介
して＋５ｖ電源２４３１に結合される。

６８００マイクロプロセツサからのＡ５アドレス線はイ
ンバータ２４３３を介してＮＡＮＤゲート２４２９への
第２人力として与えられる。６８００マイクロプロセツ
サからの入／出力Ｎ１０）線はＮＡＮＤゲート２４２９
への第３人力として送られる。６８００マイクロプロセ
ツサからのＡ６アドレス線はＮＯＲゲート２４３４への
第１人力として送られる。６８００マイクロプロセツサ
からのＡ７アドレス線はＮＯＲゲート２４３４への第２
人力として与えられる。ＮＯＲゲート２４３４からの出
力はＮＡＮＤゲート２４２９への第４人力として与えら
れる。ＮＡＮＤゲー１−２４２９からの出力はインバー
タ２４３５を介してＮＡＮＤゲート２４２２への第４人
力として、又ＮＡＮＤゲート２４２３への第３人力とし
て与えられる。ＮＡＮＤゲー＋−２４２３の第４人力は
抵抗２４３７を介して＋５Ｖ電源２４３６に結合される
。

ＮＡＮＤゲート２４２２の出ツクは第６６図に図示した
デコーダ２４０４へ送られる。ＮＡＮＤゲート２４２２
からの出力は又ＮＡＮＤゲート２４３８への第１人力と
して、又ＮＯＲゲー１−２４２５への第２人力としても
与えられる。ＮＡＮＤゲート２４２３からの出力はＮＡ
ＮＤゲート２４３８への第２人力として与えられ、又第
６６図に図示したデコーダ２４０２．２４０３へも与え
られる。

ＮＡＮＤゲート２４３８の出力はＮＡＮＤゲート２４２
４への第２人力として与えられる。

ＮＡＮＤゲート２４２４の出力は第６６図に図示したバ
ッファ２４０７へ与えられ、又インバータ２４４１を介
してＮＡＮＤゲート２４４２への第１人力としても与え
られる。ＮＯＲゲート２４２５の出力はインバータ２４
４４を介してＮＡＮＤゲート２４４２への第２人力とし
て与えられる。

ＮＯＲグー）−２４２５の出力は又インバータ２４４４
を介して周辺インターフェース・アダプタ２４０９のチ
ップ選択２（Ｃ３２＞入力にも結合される。ＮＡＮＤゲ
ート２４４２の出力は第６６図に図示したバッファ２４
０６へ与えられる。

共に第２ａ図に図示しであるロール・アロング・パネル
・インターフェース３７とロール・アロング・パネル・
インターフェース３７に関係する操作員制御表示パネル
４１の一部は第６８図により詳細に図示しである。操作
員制御表示パネルは本発明の地震探査装置のプログラム
された伝播形態の可視表示を与える。６８００マイクロ
プロセツサからのデータ線は所要情報を与えるためのＬ
ＥＤ表示部と英数字表示部を駆動するために用いられる
。

第６８図を参照すると、６８００マイクロプロセツサか
らのＤｏ−Ｄ７データ線はバッファ２４５１の入力側に
送られる。６８００マイクロプロセツサからのバッファ
・データ線はバッファ２４５１の出力からドライバ２４
５２の入力へ送られる。ドライバ２４５２の出力から、
６８００マイクロプロセツサからのデータ線は英数字表
字部２４５３と発光ダイオード（ＬＥＤ）ドライバ２４
５４へ送られる。ＬＥＤドライバ２４５４から、６８０
０マイクロプロセツサからのデータ線はＬＥＤ表示部２
４５５に配置された複数個の発光ダイオードに送られる
。６８００マイクロプロセツサからのデータ線は英数字
表示部２４５３とＬＥＤ表示部２４５４に配置した発光
ダイオードの両方を駆動するために用いられる。

６８００マイクロプロセツサからのＡ○アドレス線はイ
ンバータ２４５７を介してレジスタ２４５８のＡＯ入入
力送られる。６８００マイクロプロセツサからのＡ１ア
ドレス線はインバータ２４５９を介してレジスタ２４５
８のＡ１人力に送られる。６８００マイクロプロセツサ
からのＡ２アドレス線はインバータ２４６１を介してレ
ジスタ２４５８のＡ２人力へ送られる。６８００マイク
ロプロセツサからのＡ３アドレス線はインバータ２４６
２を介してレジスタ２４５８の第１付勢入力として与え
られる。６８００マイクロプロセツサからのＡ４アドレ
ス線はインバータ２４６３を介してレジスタ２４５８へ
の第２付勢入力として与えられる。

６８００マイクロプロセツサからのφ２クロック信号は
ＮＡＮＤゲート２４６４への第１人力として与えられる
。６８００マイクロプロセツサからの入／出力（Ｉｌｏ
）線はＮＡＮＤゲート２４６４への第２人力として与え
られる。６８００マイクロプロセツサからの読取／書込
（Ｒ／Ｗ）ＩｉはＮＡＮＤゲート２４６４への第３人力
として与えられる。６８００マイクロプロセツサからの
Ａ７アドレス線はインバータ２４６５を介してＮＡＮＤ
ゲート２４６４への第４人力として与えられる。６８０
０マイクロプロセツサからのへ６アドレス線はＮＡＮＤ
ゲート２４６４への第５人力として送られる。６８００
マイクロプロセツサからのＡ５アドレス線はインバータ
２４６６を介してＮＡＮＤゲート２４６４への第６人力
として与えられる。６８００マイクロプロセツサからの
リセット線はＮＡＮＤゲー１−２４６４への第７人力と
して与えられる。ＮＡＮＤゲート２４６４の第８人力は
＋５■電源２４６７に結合される。

ＮＡＮＤゲート２４６４からの出力信号はレジスタ２４
５８への第３付勢信号として与えられ、又ＡＮＤゲート
２４６９の両人力にも与えられる。

ＡＮＤゲート２４６つの出力はＡＮＤゲート２４７１の
一方の入力に直接結合され、又抵抗２４７２とコンデン
サ２４７３から構成されるＲＣ回路を介してＡＮＤゲー
ト２４７１の第２人力にも結合される。ＡＮＤゲート２
４７１からの出力はドライバ２４５２への付勢信号とし
て与えられる。

レジ゛スタ２４５８からの出力はＬＥＤドライバ２４５
４への付勢信号として与えられる。

第２ａ図に図示した操作員υ１１１１表示パネル４１に
配置されたロール・アロング状態表示部上に表示を設定
したい時には、第２ａ図に図示したロール・アロング・
パネル・インターフェース３７を６８００マイクロプロ
セツサからのアドレス及び指令により付勢する。特に、
第６８図に図示した６８００マイクロプロセツサからの
Ａ５−Ａ７アドレス線及び指令線はレジスタ２４５８を
付勢するために用いられ、又ドライバ２４５２を付勢す
るために用いられる。ドライバ２４５２が付勢されると
、６８００マイクロプロセツサからのり。

−Ｄ’　７データ線上のデータは英数字表示部２４５３
へ送られる。データは又ＬＥＤドライバ２４５４にも送
られる。レジスタ２４５８の出力信号に応答してＬＥＤ
ドライバ２４５４が付勢されると、データはＬＥＤ表示
部２４５５へ転送される。このようにして、地震探査装
置の伝播線形前の可視識別を与える状態表示が第２ａ図
に図示した操作員制御表示パネル４１の操作員に提供さ
れる。

第２ａ図に図示した自己走査インターフェース３３は第
６９図により詳細に図示しである。自己走査インターフ
ェース３３と関係する操作員制御表示パネル４１の部分
も第６９図に図示しである。

第６９図を参照すると、６８００マイクロプロセツサか
らのＤｏ−Ｄ７データ線は信号線２６１４によりデータ
・バッファ２６１１を介してリフレッシュ・メモリ２６
１２へ結合される。６８００マイクロプロセツサからの
Ａ３−Ａ１５アドレス線はアドレス・デコード回路２６
１５に与えられる。６８００マイクロプロセツサからの
読取／書込（Ｒ／Ｗ）線、正当メモリ・アドレス（ＶＭ
Ａ）線、φ２クロック線、２φ２クロツク線もアドレス
・デコード回路２６１５に送られる。６８００マイクロ
プロセツサからのアドレス及び指令に応答して、アドレ
ス・デコード回路２６１５は３個の付勢信号２６１６．
２６１７．２６１８を与える。付勢信号２６１６はアド
レス・デコード回路２６１５からリフレッシュ・メモリ
２６１２に与えられる。信号２６１７はデータ・バッフ
ァ２６１７への付勢信号として与えられる。信号２６１
８はアドレス・マルチプレクサ２６１９への付勢信号と
して与えられる。

６８００マイクロプロセツサからのＡＯ−Ａ７アドレス
線はアドレス・マルチプレクサ２６１９への入力として
結合される。△０−Ａ７アドレス線は、６８００マイク
ロプロセツサからデータを書込む、又は６８００マイク
ロプロセツサへデータを読出すリフレッシュ・メモリ中
の位置を制御づ゛るために用いられる。

基準時間発生器２６２１は第６９図に図示した自己走査
インターフェースに用いられる複数面のクロック信号を
与える。基準時間発生器回路２６２１には６８００マイ
クロプロセツサからφ２クロック、φ２クロック、２φ
２クロツクが与えられる。基準時間発生器２６２１には
６８００マイクロプロセツサからのリセット（Ｒ８Ｔ）
Ｉも与えられる。基準時間発生器２６２１からの出力信
号２６２３はドツト・カウンタ回路２６２４への入力と
して与えられる。ドツト・カウンタ回路は表示装置２６
２２の掃引を与えるために用いられ、又表示装置２６２
２に表示される文字のアドレスの一部を与えるためにも
使用される。ドツト・カウンタ回路２６２４からの出力
信号２６２５はアドレス・マルチプレクサ２６１９、文
字発生器２６２６、文字カウンタ２６２７、ドライバ２
６２８への入力として与えられる。ドライバ２６２８か
ら、ドツト・カウンタ２６２４からの出力は信号線２６
３１により表示装置２６２２へ与えられる。

基準時間発生器２６２１は１つのアドレス信号をアドレ
ス・マルチプレクサ２６１９へ与える。

付勢信号２６４４は基準時間発生器２８２１からレジス
タ２６３６へ送られる。リセット信号２６４５は基準時
間発生器２６２１からドツト・カウンタ２６２４と文字
カウンタ２６２７の両マスク・リセット（ＭＲ）へ与え
られる。

文字カウンタ２６２７は表示装置２６２２に表示される
文字のアドレスの一部を与えるために用いられる。文字
カウンタ２６２７からの出力信号２６３２はドライバ２
６２８への入ノ〕として与えられ、又アドレス・マルチ
プレクサ２６１９への入力としても与えられる。文字カ
ウンタ２６２７からの出力信号２６３２はドライバ２６
２８を介して信号線２６３１により表示装置２６２２へ
与えられる。

アドレス・マルチプレクサ２６１９からの出力信号２６
３３はリフレッシュ・メモリ２６１２への入力として与
えられる。アドレス信号２６３３は、６８００マイクロ
プロセツサからのＡＯ−Ａ７アドレス線又は信号２６３
２，２６４１．２６２５のどちらか選択されてアドレス
・マルチプレクサ２６１９からリフレッシュ・メモリ２
６１２に与えられているかに応じてデータを書込む又は
読出す位置を表わすか、又はデータを表示装置２６２２
に表示する位置に対応する。

リフレッシュ・メモリ２６１２からの出ノ〕信号２６３
４は文字発生器２６２６への入力として与えられる。リ
フレッシュ・メモリ２６１２からの出力は又データ・バ
ッファ２６１１を介して６８０ｏマイクロプロセツサへ
結合される。このようにして、必要に応じてデータはリ
フレッシュ・メモリ２６１２から６８００マイクロプロ
セツサへ読出される。

文字発生器２６２６は表示装置２６２２上のどの表示器
を作動させるかを決定する２進アドレスを発生するため
に用いられる。この２進アドレスは、リフレッシュ・メ
モリ２６１２からの出力信号２６３４に応答して、又ド
ツト・カウンタ２６２４からの出力信号２６２５に応答
して発生される。文字カウンタ２６２６からの２進アド
レスは信号線２６３５によりレジスタ２６３６へ与えら
れる。レジスタからの出力は信号１ｉ１２６３７により
表示装置２６２２へ与えられる。

信号２６３１を用いて表示装置２６２２を掃引する。表
示装置を掃引する間、文字発生器２６２６からの２進ア
ドレスに応答して表示装置２６２２上の各表示器が作動
される。このようにして、第２ａ図に図示した操作員制
御表示パネル４１上に配置された表示装置２６２２へ６
８００マイクロプロセツサからデータを送ることが可能
となり、従って本発明の地震探査装置の動作状態を知る
ことが可能となる。

第６９図に図示した基準時間発生器２６２１は第７０図
により詳細に図示しである。第７０図を参照すると、６
８００マイクロプロセツサからのＴ１−クロックはＮＡ
ＮＤゲート２６５１への第１人力として与えられる。６
８００マイクロプロセツサからのφ２クロックはカウン
タ２６５２のクロック入力へ送られる。２φ２クロツク
はＮＯＲゲート２６５３への第１人力として与えられる
。

カウンタ２６５２のカウント付１列（ＣＥＰ）入力、カ
ウント付勢細流（ＣＥＴ）入力、並列付勢（ＰＥ）入力
は全て抵抗２６５５を介して＋５Ｖ電源２６５４の高状
態に結合される。

６８００マイクロプロセツサからのリセット信号（Ｒ８
Ｔ）はインバータ２６５７，２６５８を介してカウンタ
２６５２．カウンタ２６５１のマスタ・リセット（ＭＲ
）に送られる。６８００マイクロプロセツサからのリセ
ット信号（Ｒ８Ｔ）は又インバータ２６５７．２６５８
．２６６２を介して第６９図に図示したドツト・カウン
タ２６２４と文字カウンタ２６２７のマスタ・リセット
（ＭＲ）へも送られる。

カウンタ２６５２からのＱＯ並列出力は１対１６デコー
ダ２６６３のＡＯ大入力送られる。カウンタ２６５２か
らのＱＯ出力は又第６９図に図示したアドレス・マルチ
プレクサ２６１９への信号２６４１Ａとしても与えられ
る。カウンタ２６５２からのＱ１１列出力は１対１６デ
コーダ２６６３のＡ１人力に与えられ、又アドレス・マ
ルチプレクサ２６１９への信号２６４１Ｂとしても与え
られる。カウンタ２６５２からのＱ２出力は１対１６デ
コーダ２６６３のＡ２人力に送られ、又信号２６４１Ｃ
としてアドレス・マルチプレクサ２６１９へも与えられ
る。カウンタ２６５２からのＱ３出力はＮＡＮＤゲート
２６６５の肉入力に結合され、又ＮＯＲゲート２６５３
への第２人力としても与えられる。

ＮＡＮＤゲート２６６５からの出力はカウンタ２６６１
のクロック入力（ＣＰ）へ送られる。カウンタ２６６１
のカウント付勢並列（ＣＥＰ）入力、カウンタ付勢細流
（ＧＥＴ）入力、並列入力（Ｐ　Ｅ　）　ハ全て抵抗２
６６７か＋３＋５Ｖｆｆ２源２６６６へ結合される。カ
ウンタ２６６１からのＱＯ。

Ｑ１出力は各々ＮＯＲゲート２６６９への第１゜第２人
力として与えられる。カウンタ２６６１からｆ７）Ｑ２
．Ｑ３出力は各々ＮＯＲ’７”−ト２６７１への第１．
第２人力として結合される。カウンタ２６６１からのＱ
３出力は又第６９図に図示したドツト・カウンタ２６２
４のクロック入力へも送られる。

ＮＯＲゲート２６６９からの出力はインバータ２６７２
を介してＮＯＲゲート２６７３への第１入力として与え
られる。ＮＯＲゲート２６ア１からの出力はインバータ
２６７４を介してＮＯＲゲート２６７３への第２人力と
して与えられる。

ＮＯＲゲート２６７３からの出力はＮＡＮＤゲート２６
５１への第３人力として結合される。

ＮＡＮＤゲート２６５１からの出力は１対１６２６６３
のへ３人力へ結合される。１対１６デコーダ２６６３か
らのＯ−３出力は第６９図に図示したレジスタ２６３６
への付勢信号２６４４として与えられる。

第６９図に図示したアドレス・デコード回路２６１５は
第７１図により詳細に図示しである。第７１図を参照す
ると、Ａ１１アドレス綜はＮＯＲゲート２６８１への第
１人力として与えられる。

Ａ１０アドレス線はＮＯＲゲート２６８１への第２人力
として与えられる。ＮＯＲゲート２６８１からの出力は
ＮＡＮＤゲート２６８２への第１人力として与えられる
。Ａ９アドレス線はＮＯＲゲート２６８３への第１人力
として与えられる。Ａ１２アドレス線はＮＯＲグー１−
２６８３への第２入力として結合される。ＮＯＲグー１
−２６８３からの出力はＮＡＮＤゲート２６８２への第
２人力として結合される。へ８アドレス線はＮＡＮＤゲ
ート２６８２への第３人力として直接結合される。

Ａ１３アドレス線はＮＯＲゲート２６８４への第１人力
として結合される。Ａ１４アドレス線はＮＯＲゲート２
６８４への第２人力として結合される。、ＮＯＲゲート
２６８４からの出力はＮＡＮＤゲート２６８２への第４
人力として結合される。Ａ１５アドレス線はＮＡＮＤゲ
ート２６８２への第５人力として直接結合される。正当
メモリ・アドレス（ＶＭＡ）線はＮＡＮＤゲート２６８
２への第６．第７．第８人力として結合される。ＮＡＮ
Ｄゲート２６８２からの出力はインバータ２６８５を介
してＮＡＮＤゲーｈ　２６８６への第１人力として、又
ＮＡＮＤゲー１−２６８７への第１人力として与えられ
る。読取／書込（Ｒ／Ｗ　）線はインバータ２６８８を
介してＮＡＮＤゲート２６８７への第２人力として与え
られ、又インバター２６８８とインバータ２６８９を介
してＮＡＮＤゲート２６８６への第２人力として与えら
れる。

φ２クロック信号はインバータ２６８９を介して第６９
図に図示した信号２６１８として与えられる。φ２クロ
ック信号は又インバータ２６８つとインバータ２６９０
を介してＮＯＲグー１−２６９１への第１人力として、
又ＮＡＮＤゲート２６８６への第３人力として与えられ
る。

２φ２クロック信号はインバータ２６９３を介してＮＯ
Ｒゲート２６９１への第２人力として与えられる。ＮＯ
Ｒゲート２６９１からの出力はＮＡＮＤゲート２６８７
への第３人力として結合される。ＮＡＮＤゲート２６８
７からの出力は、第６９図に図示したリフレッシュ・メ
モリ２６１２の読取／書込（Ｒ／　Ｗ　＞入力に送られ
る第６９図に図示されている信号２６１６である。信号
２６１６は、データを６８００マイクロプロセツサから
リフレッシュ・メモリ２６１２へ書込むか、又はデータ
をリフレッシュ・メモリ２６１２がら６８００マイクロ
プロセツサへ読出すかを制御するだめに用いられる。

ＮＡＮＤゲート２６８６からの出力信号は、第６９図に
図示されて、アドレス・デコード回路２６１５からデー
タ・バッファ２６１１へ送られる信号２６１７である。

データ・バッファ２６１１は信号２６１７により付勢さ
れて、６８００マイクロプロセツサからリフレッシュ・
メモリ２６１２ヘデータを転送するか、又はリフレッシ
ュ・メモリ２６１２から６８００マイクロプロセツサへ
データを転送する。

第２ａ図に図示したデータ表示υ」御パネル９５とデー
タ表示インターフェース９７は第７２図により詳細に図
示しである。第７２図を参照すると、図示した全てのア
ドレス線、指令線、データ線は２９００マイクロプロセ
ツサから来る。Ａ７アドレス線はＮＡＮＯゲート２７０
１への第１人力として与えられる。へ６アドレス線はＮ
ＡＮＤゲート２７０１への第２人力として与えられる。

Ａ５アドレス線はＮＡＮＤゲート２７０１への第３人力
として与えられる。Ａ４アドレス線はＮＡＮＤゲート２
７０１への第４人力として与えられる。

Ａ３アドレス線はインバータ２７０２を介してＮＡＮＤ
ゲート２７０１への第５人力として与えられる。正当メ
モリ・アドレス（ＶＭＡ”ｌ線はインバータ２７０３を
介してＮＡＮＯゲー１−２７０１への第６人力として与
えられる。読取／書込（Ｒ／Ｗ）線ハＮ　Ａ　Ｎ　Ｄゲ
ート２７ｏ１への第７人力として与えられる。表示モー
ド（ＤＭ）ＩはＮＡＮＤゲート２７０１への第８人力と
して与えられる。ＮＡＮＤゲーｈ　２７０１の出力はデ
コーダ２７ｏ５の付勢入力へ与えられる。

ＡＯアドレス線はインバター２７０６を介してデコーダ
２７０５のＡＯ入入力送られる。Ａ１アドレス線はイン
バータ２７ｏ７を介してデコーダ２７ｏ５のＡ１人力へ
与えられる。Ａ２アドレス線はインバータ２７０８を介
してデコーダ２７０５のＡ２人力へ与えられる。ＡＯ−
Ａ２アドレス線はサムホイール・スイッチ２７０９の特
定のものを付勢するために用いられる。

デコーダ２７０５からの０−６出力はサムホイール・ス
イッチ２７０９の付勢入力へ送られる。

サムホイール・スイッチ２７０９は第２ａ図に図示した
データ表示制御パネル９５に配置され、データをデータ
表示装置９３へ表示する方法を制御するため操作員によ
り使用される。サムホイール・スイッチ２７０９は２准
化１０進（ＢＣＤ）出力信号２７１１を与えるようにエ
ンコードされる。

実際には複数本の信号線を表わす信号２７１１はバッフ
ァ２７１２に与えられる。

回転スイッチ２７１３はデータ表示！ＩＩ　ｉｌｌパネ
ル９５上に配置され、データをデータ表示装置９３に表
示する方法を操作員がｔ、ＩＩ　ＩＩＩする他の手段を
提供する。回転スイッチ２７１３からの出力もバッファ
２７１２に与えられる。バッファ２７１２は２９００マ
イクロプロセツサのＤｏ−Ｄ７データ線に結合される。

このようにして、サムホイール・スイッチ２７０つと回
転スイッチ２７１３により操作員が設定した指令は２９
００マイクロプロセツサ・データ・バスにより２９００
マイクロプロセツサに転送される。これらの指令に応答
して、２９００マイクロプロセツサは第２ａ図に図示し
たデータ表示装置９３にデータを表示する方法をＩＩＩ
ＩＩ］する。

第２ａ図に図示した磁気テープ・パネル８３と磁気テー
プ・パネル・インターフェース８４は第７３図により詳
細に図示しである。磁気テープ・パネル８３と磁気テー
プ・パネル・インターフェース８４は主に中央記録局で
磁気テープへの地震データの記録を操作員が制御できる
ようにする。

第７３図を参照すると、６８００マイクロプロセツサか
らのＡ７アドレス線はＮＡＮＤゲート２７２１への第１
人力として与えられる。へ６アドレス線はインバータ２
７２２を介してＮＡＮＤゲート２７２１への第２人力と
して与えられる。Ａ５アドレス線はインバータ２７２３
を介してＮＡＮＤゲート２７２１への第３人力として与
えられる。Ａ４アドレス線はＮＡＮＤゲート２７２１へ
の第４人力として直接与えられる。入／出力（Ｉｌｏ）
選択線はＮＡＮＯゲート２７２１への第５人力として与
えられる。ＮＡＮＤゲート２７２１の残りの入力は＋５
■電３Ｍ２７２４の高状態に結合される。ＮＡＮＤゲー
１−２７２１からの出力はスイッチ選択回路２７２５へ
の第１付勢入力として、又出力選択回路２７２６への第
１付勢入力として結合される。６８００マイクロプロセ
ツサからのＡ４−Ａ７アドレス線と入出力（１／○）選
択線は主にスイッチ選択回路２７２５又は出力選択回路
２７２６のどちらかを付勢するために用いられる。

６８００マイクロプロセツサからのＡＯアドレス線はバ
ッファ２７２８を介してスイッチ選択回路２７２５のＡ
Ｏ大入力出力選択回路２７２６のＡ０人力に送られる。

Ａ１アドレス線はバッファ２７２８を介してスイッチ選
択回路２７２５のへ１人力と出力選択回路２７２６のＡ
１人力に送られる。、Ａ２アドレス線はバッファ２７２
８を介してスイッチ選択回路２７２５のＡ２人力と出力
選択回路２７２６のＡ２人力に結合される。Ａ３アドレ
ス線はバッファ２７２８を介してスイッチ選択回路２７
２５と出力選択回路２７２６への第２付勢入力として与
えられる。読取／書込（Ｒ／Ｗ）信号線はバッファ２７
２８を介してスイッチ選択回路２７２５への第３付勢入
力として、又出力選択回路２７２６への第３付勢入力と
して与えられる。Ａ３アドレス線と読取／＠込（Ｒ／Ｗ
）線はざらにスイッチ選択回路２７２５又は出力選択回
路２７２６のどちらかを付勢するために用いられる。ス
イッチ選択回路２７２５を付勢した場合、サムホイール
−スイッチ２７３１の内の１つ又は回転スイッチのどち
らかが付勢される。出力選択回路２７２６を付勢した場
合、バッファ２７３４又はバッファ２７３５のどちらか
が付勢される。

６８００マイクロプロセツサからのＡＯ−Ａ２アドレス
線はどのサムホイール・スイッチを付勢するかを決定す
るために用いられる。回転スイッチ２７３２もＡＯ−Ａ
２アドレス線により付勢される。同様に、ＡＯ−Ａ２ア
ドレス線はバッファ２７３４又はバッファ２７３５のど
ちらを付勢するかを決定するために用いられる。スイッ
チ選択回路２７２５からのＯ−７出力線はサムホイール
・スイッチ２７３１のアース入力と回転スイッチ２７３
２のアース入力に結合される。スイッチ選択回路２７２
５からのＯ−７出力線は、サムホイール・スイッチ２７
３１の内の１つ又は回転スイッチ２７３２のどちかのア
ースにおける電流流入源を与えることによりサムホイー
ル・スイッチ２７３１又は回転スイッチ２７３２を付勢
するために用いられる。

サムホイール・スイッチ２７３１と回転スイッチ２７３
２に設定された情報はバッファ２７３８を介して６８０
０マイクロプロセツサに転送され、バッファ２７３８の
出力側は６８００マイクロプロセツサのＤＯ−Ｄ７デー
タ線に結合されている。

バッファ２７３８はスイッチ選択回路２７２５からの０
−７出力線により付勢される。

６８００マイクロプロセツサからのＤｏ−Ｄ７データ線
バッファ２７４１を介して表示ドライバ２７４２へ送ら
れる。表示ドライバ２７４２からＤｏ−Ｄ７データ線は
表示部２７４３へ送られる。

６８００マイクロプロセツサからのデータは表示部２７
４３により操作員に表示される。

押ボタン２７４４は、操作員がテープ装置を始動させ、
磁気テープにヘッダ情報を書込ませ、第１爆発からのデ
ータを記憶すべきファイル番号をセットさせることを可
能とするため設けられている。押ボタン・スイッチ２７
４４からの出力は又バッファ２７３５を介して６８００
マイクロプロセツサへ割込をかける。

回転スイッチ２７３２は主に磁気テープの検索にどんな
操作が必要であるかに関して６８００マイクロプロセツ
サに操作員が指令することを可能とするために用いられ
る。回転スイッチ２７３２をセットして６８００に指令
を与え、最終データ記録を記録した後に磁気テープを自
助的に位置決めさせ、テープ上の最終記録へ反転して位
置決めし、サムホイール・スイッチ２７３１にセットさ
れたファイル番号へ逆転して探索し、又はサムホイール
・スイッチ２７３１にセットされたファイル番号へ前進
して探索する。

押ボタンスイッチ２７４４を用いて操作員が磁気テープ
装置の操作を付勢させることを可能とする。「ファイル
設定」、「ヘッダ書込」、「始動」と記された３個のス
イッチが設けられている。

［始４ＪｊＪボタンを押すと、バッファ２７３５を介し
て６８００マイクロプロセツサへ割込がかけられる。６
８００マイクロプロセツサはバッファ２７３８を付勢し
、回転スイッチ２７３２の位置を読取ってどんな動作が
必要かを決定する。「ファイル設定」押ボタン・スイッ
チを押すと、バッファ２７３８が再び付勢されるが、今
回は６８００マイクロプロセツサはサムホイール・スイ
ッチ２７３１にセットされたファイル番号を読取って記
憶する。この情報は又表示部２７４３に表示される。

サムホイール・スイッチ２７３１を用いて、磁気テープ
に地震データを記録する最初のファイル番号のみをセッ
トしていることに注意されたい。

最初のファイル番号をセットした後、６８００マイクロ
プロセツサは各爆薬に点火する度にファイル番号を自動
的に増加させる。増加されたファイル番号は表示部２７
４３に現われ、各爆薬に点火した後でその度に変化する
。

「ヘッダ書込」押ボタンスイッチを作動させて６８００
マイクロプロセツサが磁気テープにヘッダ情報を囚込む
ことを可能とする。

サムホイール・スィッチ２７３Ｌ回転スイッチ２７３２
、押ボタンスイッチ２７４４は磁気テープへの地震デー
タの記録の操作員制御を可能とするために設けられてい
る。サムホイール・スイッチ２７３１を用いて始めた最
初の記録のファイル番号を設定し、回転スイッチ２７３
２を用いて異なる操作を設定する。押ボタン・スイッチ
２７４４を用いて磁気テープ装置の操作を開始し、又６
８００マイクロプロセツサがサムホイール・スイッチ２
７３１と回転スィッチ２７３２にセットされたデータを
読取ることが可能となるよう６８００マイクロプロセツ
サに割込をかける。６８００マイクロプロセツサからの
ＡＯ−Ａ２アト１ノス線によりスイッチ選択回路２７２
５を付勢し、かつバッファ２７３８を付勢してサムホイ
ール・スイッチ２７３１又は回転スイッチ２７３２７Ｊ
Ｘらデータを読取る。バッファ２７３４又はバッファ２
７３５を付勢する出力選択回路２７２６を付勢すること
により押ボタン・スイッチの位置を６８００マイクロプ
ロセツサにより読取る。

本発明の地震探査装置の中心部は第２ａ図に図示した中
央記録局と第２ｂ図に図示した遠隔テレメータ装置にＩ
ＩＩ連するコンピュータである。第２ａ図に図示したコ
ンピュータ５１は６８００マイクロプロセツサであり、
地震探査装置のマスタａ、１１部コンピュータである。

コンピュータ７４として第２ａ図に図示した２９００マ
イクロプロセツサは主に地震データ入手手順で用いられ
る周辺マイクロプロセツサである。２９００マイクロプ
ロセツサはコンピュータ５１として図示した６８００マ
イクロプロセツサの制御下にある６第２ｂ図に図示した
コンピュータ１１１も又６８００マイクロプロセツサで
ある。コンピュータ１１１　ｉ、を第２ｂ図に図示した
遠隔テレメータ装置の機能を４１１１０するが、コンピ
ュータ１１１もコンピュータ５１の制御下にある。

多くの異なる型式のソフトウェア・プログラムを異なる
言語と型式で書くことが可能である。ソフトウェア・プ
ログラムは単にこれによってコンピュータが地震探査装
置の様々な機能を開始させ、又地震探査装置の他の機能
を制＠する手段にすぎない。

【図面の簡単な説明】

第１図は本発明の地震探査装置の部品の可能な物理的配
置の図である。第２ａ図は本発明の中央記録局のブロッ
ク線図である。第２ｂ図は本発明の遠隔テレメータ装置
のブロック線図である。第３図は第２ｂ図に図示したＲ
Ｆインターフェースの概略図である。第４図は第２ｂ図
及び第３図に図示したＲＦ受信器とＲＦ送信器の概略図
である。 第５図は第３図に図示したディジタル・フェーズ・ロッ
ク・クロックの概略図である。第６図は第３図に図示し
た送信データ論］１ｉｉ１１１３［１部の概略図である
。第７図は第２ｂ図に図示したメモリυｊ！２１１装置
の概略図である。第８図は第７図に図示したメモリ位置
書込み制御部の概略図である。第９図は第７図に図示し
た書込アドレス・カウンタの概略図である。第１０図は
第７図に図示した読取アドレス・カウンタの概略図であ
る。第１１図は第７図に図示した状態論理部の概略図で
ある。第１２図は第７図に図示した４相メモリ・クロッ
ク論理部の概略図である。第１３図は第７図に図示した
メモリ・サイクルυ１卯論理部の概略図である。第１４
図は第２ｂ図に図示したメモリの概略図である。第１５
図は第２ｂ図に図示した試験インターフェースの概略図
である。第１６図は第２ｂ図に図示した較正カードの概
略図である。第１７図は第１６図に図示した電圧分割回
路の概略図である。 第１８図は第２ｂ図に図示した前置増幅器の概略図であ
る。第１９図は第２ｂ図に図示したノツチ・フィルタと
エリアス・フィルタの概略図である。 第２０図は第２ｂ図に図示した利得レンジ増幅器装置と
Ａ／Ｄ変換装置のＲ略図である。第２１図は第２ｂ図に
図示した電源レギュレータのブロック線図である。第２
２ａ図及１ｉ　２　ｂ図は第２１図に図示した電圧レギ
ュレータの概略図である。 第２３図は第２ｂ図に図示した遠隔テレメータ装置の別
の試験装置のブロック線図である。第２４図は第２３図
に図示した勾配発生器の概略図である。第２５図は第２
３図に図示した基準電圧源の概略図である。第２６図は
第２３図に図示した電圧制御発振器の概略図である。第
２７図は第２３図に図示した正弦波整形器の概略図であ
る。第２８図は第２３図に図示した鋸歯状波発生器の概
略図である。第２９図は第２３図に図示した出力回路の
概略図である。第３０図は第２ａ図に図示したＲＦ送信
器の概略図である。第３１図は第２ａ図に図示したＲＦ
受信器の概略図である。第３２図は第２ａ図に図示した
２９００マイクロプロセツサのブロック線図である。第
３３図は第３２図に示した割込論理部の概略図である。 第３４図は第３２図に図示した条件分岐論理部の概略図
である。第３５図は第２ａ図に図示した２９００マイク
ロプロセツサのプログラムを間発し試験するために用い
るランダム・アクセス・メモリの位置を示す図である。 第３６図は第３５図に図示したＰＲＯＭバグＲＡＭの概
略図である。第３７図は第３６図に図示したデコード論
理部の概略図である。第３８図は第２ａ図に図示したコ
ンピュータ対コンピュータ・インターフェースの概略図
である。第３９図は第２ａ図に図示した指令フォーマツ
タの概略図である。第４０図は第３９図に図示したデコ
ード装置の概略図である。第４１図は第２ａ図に図示し
たデータ・フォーマツタのブロック線図である。第４２
図は第４１図に図示したクロック信号発生回路の概略図
である。第４３図は第４１図に図示したデコード回路の
概略図である。 第４４図は第４１図に図示したパリティ・カウント回路
の概略図である。第４５図は第２ａ図に図示した磁気テ
ープ装置、磁気テープ・コントローラ、及び磁気テープ
・インタフェースのブロック線図である。第４６図は第
４５図に図示しｌζ第１υ１１１１装置の概略図である
。第４７ａ図と第４７ｂ図は第４５図に図示した第２制
御装置の概略図である。第４８図は第４５図に図示した
インターフェースの概略図である。第４９図は第４８図
に図示したゲートの概略図である。第５０図は第４８図
に図示したデコーダの概略図である。第５１図は第２ａ
図に図示したデータ表示装置のブロック線図である。第
５２図は第５１図に図示したデータ表示装置に関連する
タイミング線図である。第５３図は第５１図に図示した
データ表示装置に関係するタイミング線図である。第５
４図は第５１図に図示した先入れ先出しメモリの概略図
である。 第５５図は第５１図に図示したサンプル及び保持回路が
アドレスされる方法を示した図である。第５６図は第５
１図に図示した制御論理部の概略図である。第５７図は
第５１図に図示したデータ表示制御部の概略図である。 第５８図は第５７図に図示したＡＧＣ回路の概略図であ
る。第５９図は第５８図に図示した全波整流器と積分器
の概略図である。第６０図は第２図に図示した中央記録
局カウントダウン回路の概略図である。第６１図は第６
０図に図示したデコード回路の概略図である。 第６２図は第６０図に図示した第１カウンタの概略図で
ある。第６３図は第６０図に図示した第２カウンタの概
略図である。第６４図は第６０図に図示した付勢回路の
概略図である。第６５図は第６０図に図示した出力回路
の′概略図である。Ｍ６６図は、共に第２ａ図に示しで
あるスイッチ及び表示インターフェースとスイッチ及び
表示インターフェースに関係する操作員表示パネルの一
部の概略図である。第６７図は第６１図に図示したアド
レス及び指令デコード・バッファ回路の概略図である。 第６８図は共に第２ａ図に図示しであるロール・７０ン
グ・パネル・インターフェース及びロール・アロング・
パネル・インターフェースと関係する操作員制御表示パ
ネルの一部の概略図である。第６９図は第２ａ図に図示
したデータ表示制御パネルとデータ表示制御パネル・イ
ンターフェースの概略図である。第７０図は第６９図に
図示した基準時間発生器の概略図である。第７１図は第
６９図に図示したアドレス・デコード部の概略図である
。第７２図は第２ａ図に図示した自己走査インターフェ
ースの概略図である。第７３図は第２ａ図に図示した磁
気テープ・パネルと磁気テープ・パネル・インターフェ
ースの概略図である。 １１　ａ　−ｆ−ＲＴＵ、２３−ＣＲ８，５１−：］ン
ピュータ、４１・・・操作員制御表示パネル、５２・・
・指令フォーマツタ、５９・・・ＲＦ送信器、６４・・
・アンテナ、１０６・・・ＲＦ受信器、１０８・・・Ｒ
Ｆゼインーフェース、１１１・・・コンピュータ、２０
１・・・試験インターフェース、２０２・・・較正カー
ド、１４１・・・Ａ／Ｄ変換装置、１４８・・・温度セ
ンサ、１７１・・・利得レンジ増幅器、６５・・・ＣＲ
Ｓカウン１ヘダウン、１２４・・・メモリｉ！ＩＩＩ　
１１１部、１２５・・・メモリ装置、１２７・・・ＲＦ
送信器、６８・・・ＲＦ受信器、７１・・・データ・フ
ォーマツタ、７４・・・コンピュータ、５８・・・コン
ピュータ対コンピュータ・インターフェース、４３・・
・スイッチ及び表示インターフェース、１３５・・・前
置増幅器、１５１・・・ノツチ・フィルタ、１６１・・
・エリアス・フィルタ、７８・・・磁気テープ・インタ
ーフェース、７９・・・磁気テープ装置、８８・・・磁
気テープ・コントローラ、９３・・・データ表示装置。

Claims (11)

【特許請求の範囲】
1. （１）地震探査装置を試験する方法であつて、中央制御
   装置を用いて複数個の遠隔ジオフオン監視装置を制御し
   、又そこからデータを得、前記遠隔ジオフオン監視装置
   の各々は少なくとも１個のジオフオン装置から電気信号
   を受信するようにされており、 前記複数個の遠隔ジオフオン監視装置の第１のものに自
   己試験操作を実行させる指令を表わす第１の試験指令を
   発生する段階と、 前記中央制御装置から２方向無線周波数リンクを介して
   前記複数個の遠隔ジオフオン監視装置の前記第１のもの
   へ前記第１の試験指令を送信する段階であつて、前記第
   １の試験指令に応答して前記複数個の遠隔ジオフオン監
   視装置の前記第１のものは予め定められた自己試験操作
   を実行するよう、又前記の予め定められた自己試験操作
   の結果を記憶するよう作動させられる前記送信段階と、
   前記の予め定められた自己試験操作の結果が前記複数個
   の遠隔ジオフオン監視装置の前記第１のものに記憶され
   た後データ送信の第１の指令を発生する段階と、 前記中央制御装置から前記２方向無線周波数リンクを介
   して前記複数個の遠隔ジオフオン監視装置の前記第１の
   ものへ前記のデータ送信の第１の指令を送信する段階と
   、 前記のデータ送信の第１の指令に応答して記憶部から試
   験データを検索し、前記複数個の遠隔ジオフオン監視装
   置の前記第１のものから前記２方向無線周波数リンクを
   介して前記中央制御装置へ前記試験データを送信する段
   階であつて、前記試験データは前記複数個の遠隔ジオフ
   オン監視装置の前記第１のものの動作可能性に関する情
   報を中央制御装置へ与える前記送信段階と、 を含む地震探査装置を試験する方法。
2. （２）特許請求の範囲第１項に記載の地震探査装置を試
   験する方法において、中央制御装置で地震データを表示
   し、これにより前記複数個の遠隔ジオフオン監視装置の
   前記第１のものの動作性に関して直らに表示する段階を
   さらに含む地震探査装置を試験する方法。
3. （３）特許請求の範囲１項に記載の地震探査装置を試験
   する方法において、 前記複数個の遠隔ジオフオン監視装置の前記第１のもの
   から与えられた前記試験データ中のエラーを検出する段
   階と、 前記複数個の遠隔ジオフオン監視装置の前記第１のもの
   から与えられた試験データ中に検出されたエラーの数が
   予め定められた値より少ない場合に前記中央制御装置で
   前記試験データを表示する段階と、 前記複数個の遠隔ジオフオン監視装置の前記第１のもの
   から与えられた試験データ中に存在するエラーの数が前
   記の予め定められた値より多い場合に第１のデータ再送
   信指令を発生する段階と、前記中央制御装置から前記２
   方向無線周波数リンクを介して前記複数個の遠隔ジオフ
   オン監視装置の前記第１のものへ前記第１のデータ再送
   信指令を送信する段階と、 前記第１の再送信指令に応答して前記複数個の遠隔ジオ
   フオン監視装置の前記第１のものから前記２方向無線周
   波数リンクを介して前記中央制御装置へ試験データを再
   送信する段階と、 前記複数個の遠隔ジオフオン監視装置の前記第１のもの
   からの再送信地震データを用いて、前記試験データ送信
   第１指令に応答して前記複数個の遠隔ジオフオン監視装
   置の前記第１のものから送信された試験データ中のエラ
   ーを修正する段階と、を更に含む地震探査装置を試験す
   る方法。
4. （４）特許請求の範囲第３項に記載の地震探査装置を試
   験する方法において、再送信試験データを用いて、前記
   の試験データ送信の第１の指令に応答して前記複数個の
   遠隔ジオフオン監視装置の前記第１のものから送信され
   た試験データを修正する前記段階は、再送信試験データ
   中のエラーのないデータ・ブロックを用いて、前記の試
   験データ送信の第１の指令に応答して前記複数個の遠隔
   ジオフオン監視装置の前記第１のものから与えられた試
   験データ中のエラーのあるデータ・ブロックと置換えて
   、これにより前記の試験データ送信の第１の指令に応答
   して前記複数個の遠隔ジオフオン監視装置の前記第１の
   ものから与えられる試験データ中のエラーを修正する段
   階を含む地震探査装置を試験する方法。
5. （５）特許請求の範囲第４項に記載の地震探査装置を試
   験する方法において、 （イ）前記遠隔ジオフオン監視装置の前記第１のものか
   らの試験データを前記中央制御装置へ正しく送信した後
   、前記複数個の遠隔ジオフオン監視装置の第２のものへ
   自己試験操作を実行させる指令を表わす第２の試験指令
   を発生する段階と、 （ロ）前記中央制御装置から前記２方向無線周波数リン
   クを介して前記複数個の遠隔ジオフオン監視装置の前記
   第２のものへ前記第２の試験指令を送信する段階であつ
   て、前記第２の試験指令に応答して前記複数個の遠隔ジ
   オフオン監視装置の前記第２のものが予め定められた自
   己試験操作を実行するよう、又前記の予め定められた自
   己試験操作の結果を記憶するよう作動される前記送信段
   階と、 （ハ）前記の予め定められた自己試験操作の結果が前記
   複数個の遠隔ジオフオン監視装置の前記第２のものに記
   憶された後データ送信の第２の指令を発生する段階と、 （ニ）前記中央制御装置から前記２方向無線周波数リン
   クを介して前記複数個の遠隔ジオフオン監視装置の前記
   第２のものへ前記の試験データ送信の第２の指令を送信
   する段階と、 （ホ）前記の試験データ送信の第２の指令信号に応答し
   て記憶部から前記試験データを検索し、前記複数個の遠
   隔ジオフオン監視装置の前記第２のものから前記２方向
   無線周波数リンクを介して前記中央制御装置へ前記試験
   データを送信する段階と、 （ヘ）前記複数個の遠隔ジオフオン監視装置の前記第２
   のものから与えられる前記試験データ中のエラーを検出
   する段階と、 （ト）前記複数個の遠隔ジオフオン監視装置の前記第２
   のものから与えられた試験データ中で検出されたエラー
   の数が前記の予め定められた値より少ない場合に前記中
   央制御装置で前記試験データを表示する段階と、 （チ）前記複数個の遠隔ジオフオン監視装置の前記第２
   のものから与えられた試験データ中に存在するエラーの
   数が前記の予め定められた値より多い場合に第２のデー
   タ再送信指令を発生する段階と、 （リ）前記中央制御装置から前記２方向無線周波数リン
   クを介して前記複数個の遠隔ジオフオン監視装置の前記
   第２のものへ前記第２の再送信指令を送信する段階と、 （ヌ）前記第２の再送信指令に応答して前記複数個の遠
   隔ジオフオン監視装置の前記第２のものから前記２方向
   無線周波数リンクを介して前記中央制御装置へ試験デー
   タを再送信する段階と、（ル）前記複数個の遠隔ジオフ
   オン監視装置の前記第２のものからの再送信試験データ
   を用いて、前記の試験データ送信の第２の指令に応答し
   て前記複数個の遠隔ジオフオン監視装置の前記第２のも
   のから送信されたデータ中のエラーを修正する段階と、 （ヲ）前記複数個の遠隔ジオフオン監視装置の各各を試
   験するまで段階（イ）乃至（ル）で記述した方法で前記
   複数個の遠隔ジオフオン監視装置の各々を試験し続ける
   段階と、 をさらに含む地震探査装置を試験する方法。
6. （６）特許請求の範囲第１項に記載の地震探査装置を試
   験する方法において、前記予め定められた自己試験操作
   は、 前記遠隔ジオフオン監視装置の温度を決定する段階と、 前記遠隔ジオフオン監視装置に電力が利用可能であるか
   どうかを定める段階と、 前記少なくとも１個のジオフオン装置から電気信号を受
   信する前記装置が動作しているかどうか決定する段階と
   、 を含む地震探査装置を試験する方法。
7. （７）地質学的地震探査装置において、 複数個の遠隔ジオフオン監視装置であつて、その各々が
   少なくとも１個のジオフオン装置から電気信号を受信す
   るようにされている前記複数個の遠隔ジオフオン監視装
   置と、 前記複数個の遠隔ジオフオン監視装置の操作を開始させ
   る電気信号を発生する中央制御装置と、を含み、 前記複数個の遠隔ジオフオン監視装置の各々は、前記中
   央制御装置からの試験指令に応答して自己試験を実行し
   、前記自己試験の結果を表わす試験データを発生する装
   置と、 第１のデータ記憶装置と、 前記試験データを前記第１のデータ記憶装置へ与えて前
   記試験データを記憶する装置と、 前記中央制御装置からの送信指令に応答して記憶した試
   験データを前記中央制御装置へ送信する第１の無線周波
   数送信器装置と、 前記第１のデータ記憶装置からの前記試験データを前記
   第１の無線周波数送信器装置へ与える装置と、 前記中央制御装置から前記試験指令と前記送信指令を受
   信する第１の無線周波数受信器装置と、を含み、 前記中央制御装置は、 前記試験指令を発生する装置と、 前記送信指令を発生する装置と、 前記複数個の遠隔ジオフオン監視装置へ指令を送信する
   第２の無線周波数送信器装置と、 前記試験指令と前記送信指令とを前記第２の無線周波数
   送信器装置へ与え、これにより前記試験指令と前記送信
   指令を前記複数個の遠隔ジオフオン監視装置の内の少な
   くとも１つに与える装置と、前記複数個の遠隔ジオフオ
   ン監視装置の内の少なくとも１つから前記試験データを
   受信する第２の無線周波数受信器装置と、 データを表示する装置と、 前記第２の無線周波数受信器装置から前記データを表示
   する装置へ前記試験データを与え、これにより前記複数
   個の遠隔ジオフオン監視装置の内の少なくとも１個の動
   作可能性を直ちに表示する装置と、 を含む地質学的地震探査装置。
8. （８）特許請求の範囲第７項に記載の地質学的地震探査
   装置において、前記遠隔ジオフオン監視装置は前記少な
   くとも１個のジオフオン装置から与えられる電気信号を
   サンプルし、サンプル電気信号をディジタル地震データ
   に変換する装置をさらに含む地質学的地震探査装置。
9. （９）特許請求の範囲第８項記載の地質学的地震探査装
   置において、自己試験を実行する前記装置は、 各遠隔ジオフオン監視装置の温度を決定する装置と、 各遠隔ジオフオン監視装置に電力が利用可能であるかど
   うか決定する装置と、 少なくとも１個のジオフオン装置から与えられた電気信
   号をサンプルし、又サンプル電気信号をディジタル地震
   データに変換する前記装置が動作しているかどうか決定
   する装置と、 を含む地質学的地震探査装置。
10. （１０）特許請求の範囲第７項に記載の地質学的地震探
    査装置において、前記第２の無線周波数受信器装置から
    前記データを表示する装置へ前記試験データを与える前
    記装置は、 エラー検出装置と、 前記第２の無線周波数受信器装置から前記エラー検出装
    置へ前記試験データを供給する装置と、前記エラー検出
    装置から前記データを表示する装置へ前記試験データを
    供給する装置と、 を含む地質学的地震探査装置。
11. （１１）特許請求の範囲第１０項に記載の地質学的地震
    探査装置において、前記エラー検出装置は、情報のブロ
    ック中のエラーの位置を検出する装置と、 特定の遠隔ジオフオン監視装置からのデータのブロック
    中の検出したエラーを、少なくとも部分的に誤つて受信
    されたと認められた情報を再送信させるための前記中央
    制御装置から前記特定の遠隔ジオフオン監視装置への指
    令に応答して前記特定の遠隔ジオフオン監視装置から与
    えられた対応するエラーのないデータと置換える装置と
    、を含む地質学的地震探査装置。