JPS6324343B2 - - Google Patents
Info
- Publication number
- JPS6324343B2 JPS6324343B2 JP55023139A JP2313980A JPS6324343B2 JP S6324343 B2 JPS6324343 B2 JP S6324343B2 JP 55023139 A JP55023139 A JP 55023139A JP 2313980 A JP2313980 A JP 2313980A JP S6324343 B2 JPS6324343 B2 JP S6324343B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- polarity
- segment
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、電話回線を利用した高速データ伝送
に用いられるトレーニング信号の同期検出方式に
関する。 電話回線を利用した例えば9600bit／secという
ような高速データ伝送では、AGC回路、キヤリ
ア再生回路、タイミング再生回路、自動等化器な
どの受信側の諸回路への信号の引込みのために、
データ信号の送信開始に先立つて特定のトレーニ
ング信号を送信する。このトレーニング信号の形
式には下記の表に示すものがある（CCITT資料
COM.SP.A−No.148による）。ここで「Ｓ」はセ
グメント、「全」は全トレーニング信号を意味す
る。
に用いられるトレーニング信号の同期検出方式に
関する。 電話回線を利用した例えば9600bit／secという
ような高速データ伝送では、AGC回路、キヤリ
ア再生回路、タイミング再生回路、自動等化器な
どの受信側の諸回路への信号の引込みのために、
データ信号の送信開始に先立つて特定のトレーニ
ング信号を送信する。このトレーニング信号の形
式には下記の表に示すものがある（CCITT資料
COM.SP.A−No.148による）。ここで「Ｓ」はセ
グメント、「全」は全トレーニング信号を意味す
る。
【表】
グパターン
SAD1……スクランブルドオールデータ1
トレーニング信号のセグメント１には信号は含
まれていないが、セグメント２との変換点がデー
タ受信開始の検出に用いられる。トレーニング信
号のセグメント２は二つの信号要素の繰返しから
なる。第１図に示すように、その第１の信号要素
Ａは相対振幅３を持ちそして180゜の絶対位相基準
を定める。第２の信号要素Ｂはデータ速度で変
り、7200bit／secの時は（１−ｊ）、9600bit／sec
の時は３（１−ｊ）の各ベクトルである。セグメ
ント２は128シンボルインタバルの間ABAB…を
繰返す。トレーニング信号のセグメント３は、
PN符号とも呼ばれるイコーライザコンデイシヨ
ニングパターンに従つて変る二つの信号要素から
なる。その第１の信号要素Ｃは相対振幅３および
絶対位相0゜を持ち、第２の信号要素Ｄはデータ速
度で変り、7200bit／secの時は（−１＋ｊ）、
9600bit／secの時は３（−１＋ｊ）の各ベクトル
である。イコーライザコンデイシヨニングパター
ンは擬似ランダムシーケンスであり、このシーケ
ンスが０のときＣが、１のときＤが発生する。ま
たセグメント４の信号はデスクランブラ回路の引
込みに用いられる。 このセグメント２の信号には復調キヤリヤが含
まれている。即ちベクトルＡおよびＢはベクトル
A′とCARの和およびベクトルB′とCARの和と考
えることができ、セグメント２がＡ、Ｂ、Ａ、Ｂ
を繰り返すとき不変成分はCAR、交番成分は
A′とB′であり、交番成分A′、B′の和は零、不変
成分のCARがキヤリヤ信号である。 セグメント３について同様に不変成分従つてキ
ヤリヤ成分を求めてみると、ベクトルＣおよびＤ
はベクトルA′とCAR′およびベクトルB′と
CAR′の和であるから、キヤリヤ成分はCAR′と
なり、これはセグメント２のキヤリア成分CAR
と位相が180゜ずれている。 イコライザ（自動等化器）の引込みに当つて
は、送信側で上記セグメント３の信号を送出する
と共に受信側でも同じ信号を発生し、例えば両者
を比較して波形補正に必要な信号を求める。この
ような操作を行うにはセグメント３の開始時点を
検知し、受信側で上記信号の発生を開始せねばな
らない。 従来こうしたセグメント２と３との変換点を検
出するためにキヤリア信号CAR、CAR′を平滑化
し、これが極性反転した時点で同期信号を得るよ
うにされている。 しかしながらこうした従来の手法であると、回
線の位相特性により、位相回転等が生じ、更には
平滑化する際の遅延量により、正確に、セグメン
ト２、３間の変換点を検出できないという欠点を
有している。 本発明の目的は上述の欠点を取除き、精度よく
信号群間の変換点を検出し得る同期検出方式を提
供することにある。 上記目的を達成するために、本発明においては
トレーニング信号のセグメントS2は交互に極性が
変化する信号を持ち、かつセグメント３の最初の
シンボルと、セグメント２の最後のシンボルとは
同極性のシンボルである点に着目し、セグメント
２の各シンボル間の極性を乗算すれば負極性であ
り、これが変化点位置に移行すると正極性となる
事を検出して、変化点を同期信号として取出すよ
うにしたものである。 以下実施例につき詳述する。 第２図、第３図は本発明の実施例のブロツク図
及びタイムチヤートである。 図中PC1，PC2は位相比較器、LF1，LF2はロー
ルオフフイルタ、VCOは電圧制御発振器であり、
端子ｔの出力の位相を0゜とすれば端子t2には90゜位
相の異る出力を生ずるもの、OPは極性検出器、
RGはレジスタであり、１シンボルの極性を格納
するもの、Ｍは乗算器、Ａはアンドゲート、FF
はフリツプフロツプである。VCOは電圧制御発
振器である。発振器VCOは端子t1の出力を0゜とす
れば端子t2の出力は90゜というように両端子から
90゜位相を異にする出力を生じる。発振器VCOの
端子t1は位相比較器PC1の一方の入力端子に接続
され、この位相比較器の他方の入力端子には入力
信号、本例ではトレーニング信号S0が加えられ、
位相比較器PC1は両信号の位相差の余弦に比例す
る出力を生じる。この出力は図示しないがロール
オフフイルタLF1を通された後公知の手法により
発振器VCOの入力端に加えられ、その発振周波
数（位相）を制御する。つまりPC1，LF1，VCO
は既知のPLL（フエースロツクドループ）回路を
構成し、発振器VCOの端子t1の出力は入力信号
S0と同期化される。入力信号S0が前述の如きトレ
ーニング信号であると、ロールオフフイルタLF1
を通過した位相比較器PC1の出力は同期化後は不
変成分つまりキヤリヤ信号CARまたはCAR′に対
応し、この出力で制御される発振器VCOの端子
t1からの出力はキヤリヤ信号CARを90゜移相した
ものに相当する。 電圧制御発振器VCOの第２の出力端子t2は第
２の位相比較器PC2の一方の入力端に加えられ、
この位相比較器の他方の入力端子には入力信号S0
が加えられ、これらの入力信号の位相角の余弦に
比例するその出力は、ロールオフフイルタLF2を
通して出力される。この出力は図示されないが平
滑回路を通して比較器CPに加わる。 この回路ではPC1，LF1，VCOからなるPLL回
路で復調が行われ、ロールオフフイルタLF1から
第３図Ｘに示す如き信号Ｘが出力される。入力の
トレーニング信号S0は時点taでセグメント２（S2）
からセグメント３（S3）に変り、キヤリヤ成分の
位相が180゜変るので信号Ｘもこの時点で位相が反
転する。位相比較器PC2は入力トレーニング信号
S0と、該信号に同期し（つまり90゜位相差になり）
かつ位相90゜ずれた（結局180゜ずれた）信号S2と
の位相差の余弦に比例する出力を生じ、従つてロ
ールオフフイルタLF2からの出力Ｙは第３図Ｙに
示す如くなる。即ち入力信号S0がセグメント２
（S2）の間は負波であり、時点taでセグメント３
に入つてキヤリヤ成分が反転すると正波に変る。 極性検出器OPは、信号Ｘの極性を検出し、例
えば負の場合レベル“０”を、正の場合レベル
“１”の信号x1を出力する。この出力はレジスタ
RGに格納される。 次のシンボルの極性の信号x1を極性検出器OP
が出力すると、この極性を示す値とレジスタRG
に格納されている前のシンボルの極性の値とが乗
算器Ｍ、即ちイクスクルーシブオアゲートの出力
にインバータを付加した構成の乗算器Ｍに入力さ
れ乗算される。同図の構成の乗算器であると、イ
ンバータの出力から、乗算値が正極性の場合レベ
ル“１”の信号が出力される。 初期リセツトされており、その出力は常時レ
ベル“１”を出力する。 このため、変換点時刻taで、同極性のシンボル
が到来すると、乗算器Ｍからレベル“１”が出力
され、これがアンドゲートを介し出力x3、即ち同
期検出信号となる。 この同期検出信号x3によつてフリツプフロツプ
FFはセツトされ、そのＱ出力をレベル“１”に、
Ｑ出力をレベル“０”にする。このため、フリツ
プフロツプFFの出力が、入力されるアンドゲ
ートＡは閉成され、以後の乗算値が正極性となる
信号を出力しない事となる。 以上説明した様に本発明によれば、従来の如く
第３図において、信号Ｙによつて変換点を検出す
れば零レベルのシンボルがセグメントS2とS3との
間に存在するから、少なくとも１シンボル分同期
検出ができないが、本発明では、信号Ｘの極性を
利用して行つているから正しく、同期検出ができ
る効果を奏する。
SAD1……スクランブルドオールデータ1
トレーニング信号のセグメント１には信号は含
まれていないが、セグメント２との変換点がデー
タ受信開始の検出に用いられる。トレーニング信
号のセグメント２は二つの信号要素の繰返しから
なる。第１図に示すように、その第１の信号要素
Ａは相対振幅３を持ちそして180゜の絶対位相基準
を定める。第２の信号要素Ｂはデータ速度で変
り、7200bit／secの時は（１−ｊ）、9600bit／sec
の時は３（１−ｊ）の各ベクトルである。セグメ
ント２は128シンボルインタバルの間ABAB…を
繰返す。トレーニング信号のセグメント３は、
PN符号とも呼ばれるイコーライザコンデイシヨ
ニングパターンに従つて変る二つの信号要素から
なる。その第１の信号要素Ｃは相対振幅３および
絶対位相0゜を持ち、第２の信号要素Ｄはデータ速
度で変り、7200bit／secの時は（−１＋ｊ）、
9600bit／secの時は３（−１＋ｊ）の各ベクトル
である。イコーライザコンデイシヨニングパター
ンは擬似ランダムシーケンスであり、このシーケ
ンスが０のときＣが、１のときＤが発生する。ま
たセグメント４の信号はデスクランブラ回路の引
込みに用いられる。 このセグメント２の信号には復調キヤリヤが含
まれている。即ちベクトルＡおよびＢはベクトル
A′とCARの和およびベクトルB′とCARの和と考
えることができ、セグメント２がＡ、Ｂ、Ａ、Ｂ
を繰り返すとき不変成分はCAR、交番成分は
A′とB′であり、交番成分A′、B′の和は零、不変
成分のCARがキヤリヤ信号である。 セグメント３について同様に不変成分従つてキ
ヤリヤ成分を求めてみると、ベクトルＣおよびＤ
はベクトルA′とCAR′およびベクトルB′と
CAR′の和であるから、キヤリヤ成分はCAR′と
なり、これはセグメント２のキヤリア成分CAR
と位相が180゜ずれている。 イコライザ（自動等化器）の引込みに当つて
は、送信側で上記セグメント３の信号を送出する
と共に受信側でも同じ信号を発生し、例えば両者
を比較して波形補正に必要な信号を求める。この
ような操作を行うにはセグメント３の開始時点を
検知し、受信側で上記信号の発生を開始せねばな
らない。 従来こうしたセグメント２と３との変換点を検
出するためにキヤリア信号CAR、CAR′を平滑化
し、これが極性反転した時点で同期信号を得るよ
うにされている。 しかしながらこうした従来の手法であると、回
線の位相特性により、位相回転等が生じ、更には
平滑化する際の遅延量により、正確に、セグメン
ト２、３間の変換点を検出できないという欠点を
有している。 本発明の目的は上述の欠点を取除き、精度よく
信号群間の変換点を検出し得る同期検出方式を提
供することにある。 上記目的を達成するために、本発明においては
トレーニング信号のセグメントS2は交互に極性が
変化する信号を持ち、かつセグメント３の最初の
シンボルと、セグメント２の最後のシンボルとは
同極性のシンボルである点に着目し、セグメント
２の各シンボル間の極性を乗算すれば負極性であ
り、これが変化点位置に移行すると正極性となる
事を検出して、変化点を同期信号として取出すよ
うにしたものである。 以下実施例につき詳述する。 第２図、第３図は本発明の実施例のブロツク図
及びタイムチヤートである。 図中PC1，PC2は位相比較器、LF1，LF2はロー
ルオフフイルタ、VCOは電圧制御発振器であり、
端子ｔの出力の位相を0゜とすれば端子t2には90゜位
相の異る出力を生ずるもの、OPは極性検出器、
RGはレジスタであり、１シンボルの極性を格納
するもの、Ｍは乗算器、Ａはアンドゲート、FF
はフリツプフロツプである。VCOは電圧制御発
振器である。発振器VCOは端子t1の出力を0゜とす
れば端子t2の出力は90゜というように両端子から
90゜位相を異にする出力を生じる。発振器VCOの
端子t1は位相比較器PC1の一方の入力端子に接続
され、この位相比較器の他方の入力端子には入力
信号、本例ではトレーニング信号S0が加えられ、
位相比較器PC1は両信号の位相差の余弦に比例す
る出力を生じる。この出力は図示しないがロール
オフフイルタLF1を通された後公知の手法により
発振器VCOの入力端に加えられ、その発振周波
数（位相）を制御する。つまりPC1，LF1，VCO
は既知のPLL（フエースロツクドループ）回路を
構成し、発振器VCOの端子t1の出力は入力信号
S0と同期化される。入力信号S0が前述の如きトレ
ーニング信号であると、ロールオフフイルタLF1
を通過した位相比較器PC1の出力は同期化後は不
変成分つまりキヤリヤ信号CARまたはCAR′に対
応し、この出力で制御される発振器VCOの端子
t1からの出力はキヤリヤ信号CARを90゜移相した
ものに相当する。 電圧制御発振器VCOの第２の出力端子t2は第
２の位相比較器PC2の一方の入力端に加えられ、
この位相比較器の他方の入力端子には入力信号S0
が加えられ、これらの入力信号の位相角の余弦に
比例するその出力は、ロールオフフイルタLF2を
通して出力される。この出力は図示されないが平
滑回路を通して比較器CPに加わる。 この回路ではPC1，LF1，VCOからなるPLL回
路で復調が行われ、ロールオフフイルタLF1から
第３図Ｘに示す如き信号Ｘが出力される。入力の
トレーニング信号S0は時点taでセグメント２（S2）
からセグメント３（S3）に変り、キヤリヤ成分の
位相が180゜変るので信号Ｘもこの時点で位相が反
転する。位相比較器PC2は入力トレーニング信号
S0と、該信号に同期し（つまり90゜位相差になり）
かつ位相90゜ずれた（結局180゜ずれた）信号S2と
の位相差の余弦に比例する出力を生じ、従つてロ
ールオフフイルタLF2からの出力Ｙは第３図Ｙに
示す如くなる。即ち入力信号S0がセグメント２
（S2）の間は負波であり、時点taでセグメント３
に入つてキヤリヤ成分が反転すると正波に変る。 極性検出器OPは、信号Ｘの極性を検出し、例
えば負の場合レベル“０”を、正の場合レベル
“１”の信号x1を出力する。この出力はレジスタ
RGに格納される。 次のシンボルの極性の信号x1を極性検出器OP
が出力すると、この極性を示す値とレジスタRG
に格納されている前のシンボルの極性の値とが乗
算器Ｍ、即ちイクスクルーシブオアゲートの出力
にインバータを付加した構成の乗算器Ｍに入力さ
れ乗算される。同図の構成の乗算器であると、イ
ンバータの出力から、乗算値が正極性の場合レベ
ル“１”の信号が出力される。 初期リセツトされており、その出力は常時レ
ベル“１”を出力する。 このため、変換点時刻taで、同極性のシンボル
が到来すると、乗算器Ｍからレベル“１”が出力
され、これがアンドゲートを介し出力x3、即ち同
期検出信号となる。 この同期検出信号x3によつてフリツプフロツプ
FFはセツトされ、そのＱ出力をレベル“１”に、
Ｑ出力をレベル“０”にする。このため、フリツ
プフロツプFFの出力が、入力されるアンドゲ
ートＡは閉成され、以後の乗算値が正極性となる
信号を出力しない事となる。 以上説明した様に本発明によれば、従来の如く
第３図において、信号Ｙによつて変換点を検出す
れば零レベルのシンボルがセグメントS2とS3との
間に存在するから、少なくとも１シンボル分同期
検出ができないが、本発明では、信号Ｘの極性を
利用して行つているから正しく、同期検出ができ
る効果を奏する。
第１図はトレーニング信号を説明するための
図、第２図、第３図は本発明の一実施例のブロツ
ク図及び要部タイムチヤートである。 図面でVCOは電圧制御発振器、PC1は位相比較
器、LF1はロールオフフイルタ、PC2およびLF1
は第２の位相比較器およびロールオフフイルタ、
OPは極性検出器、RGはレジスタ、Ｍは乗算器、
Ａはアンドゲート、FFはフリツプフロツプであ
る。
図、第２図、第３図は本発明の一実施例のブロツ
ク図及び要部タイムチヤートである。 図面でVCOは電圧制御発振器、PC1は位相比較
器、LF1はロールオフフイルタ、PC2およびLF1
は第２の位相比較器およびロールオフフイルタ、
OPは極性検出器、RGはレジスタ、Ｍは乗算器、
Ａはアンドゲート、FFはフリツプフロツプであ
る。
Claims (1)
- １ 受信信号の位相の直交するキヤリア信号成分
の内、一方のキヤリア信号成分の極性が、受信信
号の有する信号群内に互いに異る規則に従つて交
互に反転し、かつ、少なくとも各信号群間の変化
点位置のキヤリア信号成分が同一極性となるトレ
ーニング信号を受信し、各信号群の変化点を検知
して同期信号を得る同期検出方式において、隣り
合う受信信号の該一方のキヤリア信号成分を乗算
する手段を設け、該乗算値の極性が反転するのを
検知して同期信号を得ることを特徴とする同期検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313980A JPS56119562A (en) | 1980-02-26 | 1980-02-26 | Synchronizing detection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313980A JPS56119562A (en) | 1980-02-26 | 1980-02-26 | Synchronizing detection system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56119562A JPS56119562A (en) | 1981-09-19 |
| JPS6324343B2 true JPS6324343B2 (ja) | 1988-05-20 |
Family
ID=12102214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313980A Granted JPS56119562A (en) | 1980-02-26 | 1980-02-26 | Synchronizing detection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56119562A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014557A (ja) * | 1983-07-06 | 1985-01-25 | Nec Corp | 直交振幅変調式の送信装置 |
| JPH07105820B2 (ja) * | 1985-10-09 | 1995-11-13 | 富士通株式会社 | 変調単位数測定方式 |
-
1980
- 1980-02-26 JP JP2313980A patent/JPS56119562A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56119562A (en) | 1981-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
| US5574754A (en) | Sliding correlator | |
| US4371974A (en) | NRZ Data phase detector | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US4262360A (en) | Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US4918709A (en) | Data demodulator baud clock phase locking | |
| JPS6024614B2 (ja) | タイミング回復回路 | |
| US4606045A (en) | Method and apparatus for detecting an equalizer training period in a receiving-end modem | |
| EP0578489B1 (en) | Clock recovery phase detector | |
| US5247543A (en) | Carrier aquisition apparatus for digital satellite communication system | |
| EP0053939B1 (en) | Digital phase locked loop pull-in circuitry | |
| US5999577A (en) | Clock reproducing circuit for packet FSK signal receiver | |
| JPH04172840A (ja) | 復調装置 | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JP3132043B2 (ja) | クロック抽出回路 | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| JP2885052B2 (ja) | 自動周波数制御装置 | |
| CA1167118A (en) | Means for subdividing a baud period into multiple integration intervals to enhance digital message detection | |
| JPS61137446A (ja) | 復調装置 | |
| EP0649233B1 (en) | Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom | |
| JPS6362931B2 (ja) | ||
| JP2841935B2 (ja) | 位相復調器 | |
| GB2213663A (en) | Data demodulator carrier phase locking |