JPS63244276A - 画像切出方法とラベリング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 え匪ｑ貝煎 ［産業上の利用分野コ 本発明は画像切出方法とラベリング装置に関し、詳しく
は二値化された二次元画像からプロップを切り出す画像
切出方法を使、用するラベリング装置に関する。

［従来の技術］ 画像処理のひとつに、二次元画像において対象物を背景
から分離する処理がある。即ち、二次元画像を構成する
各画素を二値化して二値画像を得ると共に、二値画像に
存在するひとかたまりの領域を認識する処理である。こ
うした処理としては、−走査線毎に対象物の存在を調べ
てプロップを認識し、このプロップの重なりを調べてラ
ベル付けを行なって切り出す方法等がある。

後者の手法としては、連結性解析やＳＲＩアルゴリズム
等が知られており、これらの手法を用いたラベリング装
置も提案されている。

［発明が解決しようとする問題点コ しかしながら、従来のこうした画像切出方法やそれを用
いたラベリング装置では、二値画像に対して複雑な処理
を繰り返さなければならず、処理の完了までに要する時
間が極めて長くなるという問題があった。しかも、処理
が複雑であるためハードウェアによって実現することは
難しく、算術論理演算回路を用いてソフトウェアにより
実現する他なく、処理速度を上げることが極めて困難で
あるという問題があった。

本発明は上記問題点を解決し、簡易な処理により二次元
画像の切り出しを行なうこと、及びその方法を使用する
ラベリング装置によりラベリング処理を高速に行なうこ
とを目的としてなされた。

魚豆□□□僕厘 かかる目的を達成する二つの発明についてそれらの構成
を以下説明する。

［問題点を解決するための手段］ 第一発明としての画像切出方法は、第１図に例示するよ
うに、 二値化された二次元画像を一定方向に走査しながら（ス
テップＰｉ）画像の存在する画素に（ステップＰ２）所
定のラベルを付与するラベリング処理（ステップＰ３）
を、該二次元画像の走査が完了する度に（ステップＰ４
）走査方向を順次変更しながら３回以上行なって（ステ
ップＰ５）、付与されたラベルを順次更新する画像切出
方法であって、 前記ラベリング処理（ステップＰ３）は、着目した画素
に直接連続する画素のうちに、前記各走査に伴って既に
ラベルの付与された画素が存在する場合には（ステップ
Ｐ６）、該画素のラベルに従ってラベルを付与しくステ
ップＰ７）、前記ラベルが付与された画素が存在しない
場合には（ステップＰ６）、着目した画素に未だラベル
の付与がされていなければ（ステップＰ８）新たなラベ
ルを付与する（ステップＰ９）処理である ことを要旨とする。

これに対し、第二発明としてのラベリング装置は、第２
図に例示するように、 二次元画像を構成する各画素に関する情報を保持する画
素情報保持手段Ｍ１と、 該保持された各画素の情報を、二次元画像の走査方向に
応じた順序で読み出すと共に、該読み出される画素のう
ち、画像が存在する画素に所定のラベルを付与し、これ
に基づいて前記画素情報保持手段ＩＶＩ　ｌに保持され
る情報を更新する処理を行なうラベル付与手段Ｍ２と、 該二次元画像を構成する全画素についての前記読み出し
が完了する度に二次元画像の走査方向を順次変更して、
前記ラベル付与の処理を少なくとも３回実行させる処理
反復手段Ｍ３と を備え、画像が存在する部位の画素の集合を切り出すラ
ベリング装置であって、 前記ラベル付与手段Ｍ２は、 前記画素情報保持手段Ｍ１に保持された各画素の情報を
、二次元画像の走査方向に応じた順序で読み出す画素情
報読出手段Ｍ４と、 該読み出される着目画素の存在する走査線の直前の走査
線において該着目画素に隣り合う隣接画素の情報および
／または前記着目画素の存在する走査線において該着目
画素の直前に位置する直前画素の情報を、前記画素情報
保持手段Ｍ１から読み出す周辺画素情報読出手段Ｍ５と
、前記読み出された着目画素に画像が存在しないことを
検出する画像検出手段Ｍ６と、該画像検出手段Ｍ６より
低い優先順位を有し、前記隣接画素および／または前記
直前画素に有意のラベルが付与されていることを前記周
辺画素情報読出手段Ｍ５により読み出された情報に基づ
いて検出する周辺画素ラベル検出手段Ｍ７と、該周辺画
素ラベル検出手段Ｍ７より低い優先順位を有し、着目画
素に有意のラベルが既に付与されていることを前記読み
出された情報に基づいて検出する着目画素ラベル検出手
段Ｍ８と、前記画像検出手段Ｍ６と前記周辺画素ラベル
検出手段Ｍ７と前記着目画素ラベル検出手段Ｍ８との前
記優先順位に従う各検出結果に基づいて、着目画素のラ
ベルを更新し、該ラベルを前記画素情報保持手段Ｍ１に
保持させるラベル更新手段Ｍ９と　　　。

を備えて構成されたことを要旨とする。

ここで、画素情報保持手段Ｍ１とは、二次元画像を構成
する各画素に関する情報、例えば二値化された画素に画
像が存在するか否かの情報や後述するラベル付与手段Ｍ
２によって付与されたラベルの情報等を保持する手段で
ある。こうした保持手段Ｍ１は、半導体による大容量の
画像メモリや磁気メモリあるいは光メモリ等によって構
成することができる。尚、テレビカメラなどの撮像手段
によって撮像された二次元画像に対して、ラベリングの
処理を行なう場合には、１回目の処理については、撮像
された二次元画像を画素情報保持手段Ｍ１に記憶させる
ことなく、直接ラベル付与手段Ｍ２に人力してラベル付
与の処理を行ない、その結果を画素情報保持手段Ｍ１に
保持させ、２回目以降の処理から画素情報保持手段Ｍ１
に保持された情報を使用するよう構成することも差し支
えない。

ラベル付与手段Ｍ２は、二次元画像を構成する各画素を
読み出しながらこれにラベルを付与する手段であり、画
素情報読出手段Ｍ４ないしラベル更新手段Ｍ９を備える
。これらの手段は、論理演算回路とこれを働かせるソフ
トウェアとにより実現してもよいが、後述するように、
各々ディスクリートな回路としてハードウェアにより実
現することが、処理の高速化の上で好適である。

処理反復手段Ｍ３とは、ラベル付与手段Ｍ２による各画
素の情報の読み出しが全画素について完了する度に、画
素情報の読み出し順序の基礎となる二次元画像の走査方
向を順次変更して、ラベル付与手段Ｍ２によるラベル付
与の処理を少なくとも３回実行させる手段である。こう
した手段Ｍ３は、画素情報保持手段を半導体メモリとし
て構成した場合には、アドレスラインを入れ換える構成
や、メモリの読み出しに関して異なる順序でアドレスを
生成する複数のＲＯＭ等と、画像の走査方向の変更に伴
ってＲＯＭを切り換える回路とからなる簡易な構成など
を採ることができる。

画素情報読出手段Ｍ４としては、例えばアドレスを生成
する上述したＲＯＭの出力に基づいて、画素情報保持手
段Ｍ１として構成されたメモリからデータを読み出すも
のとして構成することができる。

周辺画素情報読出手段Ｍ５も画素情報読出手段Ｍ４と同
様に構成することができ、特にこの手段Ｍ５は、着目し
ている画素に隣接もしくは直前に位置する画素の情報を
読み出すものであって、着目している画素のアドレスに
特定の関係を有するアドレスの画素の情報を読み出すも
のとして構成することができる。従って、隣接する画素
の情報は、例えば現在走査している走査線の一つ前の走
査線に対応した画素の情報を記憶するラインメモリを設
けてこれを読み出すことによって実現でき、直前の画素
の情報は、例えば現在読み出している画素の情報をラッ
チするものやシフトレジスタ等により簡易に読み出すこ
とができる。

画像検出手段１’ＶＩ　６　、周辺画素ラベル検出手段
Ｍ７、着目画素ラベル検出手段Ｍ８は、この順に優先順
位が低くなる検出手段であって、上位の手段が検出しな
かったときのみ動作するよう構成することもできるし、
各手段Ｍ６ないしＭ８は常時動作しており、ラベル更新
手段Ｍ９が各手段Ｍ６゜Ｍ７．Ｍ８の検出結果を優先順
位を付けて判別し、ラベルの更新を行なうよう構成して
もよい。なお、隣接画素と直前画素との優先順位は、一
定であればどちらが高くとも差し支えない。

ラベル更新手段Ｍ９とは、画像情報保持手段Ｍ１に保持
される各画素の情報を更新する手段であって、上記各手
段Ｍ６．Ｍ７．Ｍ８の検出結果に基づいて着目している
画素のラベルを更新するものである。このラベル更新手
段Ｍ９は、優先順位の付いたプライオリティセレクタ等
により構成することができる。

［作用コ 上記構成を有する第一発明の画像切出方法は、二値化さ
れた二次元画像を一定の方向に走査しながら、次のラベ
リング処理を行なう。

１、走査位置にある着目した画素に画像が存在するか否
かを判断し、 １．１存在しなければ、何も実行せず、１．２存在すれ
ば、着目した画素に直接連続する画素のうち、既にラベ
ルが付与された画素が存在するか否かを判断し、 １．２．１存在すれば、その画素のラベルに従って、着
目した画素にラベルを付与 し、 １．２．２存在しなければ、着目した画素にラベルが付
与されているか否かを判断 し、 １．２．２．１既に付与されていれば、何も実行せず、 １．２．２．２未だ付与されていなければ、新たなラベ
ルを付与する。

上述したラベリング処理を二次元画像の走査が完了する
まで各画素について繰り返し、走査が完了する度に走査
方向を順次変更し、これを３回以上行なう。走査方向は
、時計回りに順次変更してもよいし、反対でもよい。ま
た、二次元画像に対するラベリング処理は、３回以上で
あれば４回でもそれ以上でもよい。

上述したラベリング処理を繰り返すと、存在する物体等
の画像に対応したびとかたまりの画素の集合内の各画素
には、順次隣接する画素のラベルに従ったラベルが設定
され、ひとかたまりの画素の集合内の画素には同一のラ
ベルが付与される。

尚、着目した画素に直接隣接する画素は、二次元画像で
は４つあるが、このうち、走査に伴って既にラベルが付
与されている画素は最大でも２つしかない。即ち、直前
の画素とひとつ手前の走査線上で隣接する画素とである
。このうち何れの画素のラベルを優先するかは、予め決
めておけば何れでもよい。

一方、第二発明としてなされたラベリング装置は、画素
情報保持手段Ｍ１から、ラベル付与手段Ｍ２内の画素情
報読出手段Ｍ４および周辺画素情報読出手段Ｍ５が、着
目している画素の情報とその着目画素に隣接する画素の
情報とを読み出し、着目画素に画像が存在しないことを
画像検出手段Ｍ６によって検出し、周辺画素にラベルが
付与されていることを周辺画素ラベル検出手段Ｍ７によ
って検出し、更に着目画素にラベルが付与されているこ
とを着目画素ラベル検出手段Ｍ８によって検出する。こ
れら画像検出手段Ｍ６．周辺画素ラベル検出手段Ｍ７．
着目画素ラベル検出手段Ｍ８には、この順には低くなる
優先順位が付与されているので、ラベル更新手段Ｍ９に
より、これらの検出手段Ｍ６．Ｍ７．Ｍ８の検出結果に
基づいて着目画素のラベルを更新し、このラベルを画素
情報保持手段Ｍ１に保持させる。

二次元画像を構成する全画素について、上記各手段Ｍ１
ないしＭ９は、二次元画像の一定方向への走査に対応し
て、以上説明したように働くが、全画素に対する処理が
完了した後、処理反復手段Ｍ３により、二次元画像にお
ける走査方向を順次変更して、同一の処理が少なくとも
３回繰り返される。この結果、ひとかたまりの画素の集
合に付与されたラベルは同一となり、ラベリングが完了
する。

［実施例］ 以上説明した本発明の構成・作用を一層明らかにするた
めに、以下本発明の画像切出方法とこの方法を使用した
ラベリング装置の好適な実施例について説明する。第３
図は、ラベリング装置の概略構成図、第４図はその詳細
な内部構成を示すブロック図である。

第３図に示すように、このラベリング装置は、撮像手段
としてのテレビカメラ１からの信号を人力し、撮像され
た二次元画像内の各画素にラベルを付与し、これを端末
機２に表示・出力するよう構成されている。その内部に
は、同期分離回路３、画像データ抽出回路５、二値化回
路６、垂直座標カウンタ７、水平座標カウンタ８、ラベ
ル付与回路１０および論理演算回路２０が備えられてい
る。

テレビカメラ１は、ＣＣＤ等の固体撮像素子を用いたも
のであり、−フレーム当り水平方向に５１２ドツトの、
垂直方向に５１２ラインの分解能を有する。このテレビ
カメラ１からの画像信号はまず同期分離回路３と画像デ
ータ抽出回路５に人力される。

画像データ抽出回路５は、入力された画像信号から画像
データを取り出す回路であり、テレビ受像器に必須の回
路として周知のものなので内部の構成についての説明は
省略する。画像データ抽出回路５は、−水平走査線を５
１２ドツトのデータに分離して抽出し、各ドツト毎にそ
の濃度に応じたアナログ信号を二値化回路６に出力する
。二値化回路６は、濃度情報を含むこのアナログ信号を
所定の闇値と比較し二値化されたディジタル信号に変換
するものである。二値化後の信号は、画像が存在すると
判断された画素ではｒＦＦＦＦ　（２進化１６進表示）
」となり、画像が存在しないと判断された画素では「０
」となる。本実施例では、二値化のための闇値は予め設
定された値としたが、画像内にいくつかのサンプリング
エリアを設はサンプリングエリア毎に最適の闇値を用い
て二値化するよう構成してもよい。この二値化回路６の
出力は、画像の有無を表すドツトデータとしてラベル付
与回路１０に出力されている。また、画像データ抽出回
路５は、５１２ドツトの各データについて一つのパルス
信号を、水平座標カウンタ８のカウント入力端子Ｃｉｎ
に出力する。

同期分離回路３は画像信号に含まれる垂直同期信号（画
像スタート信号）と水平同期信号とを画像データから分
離するものであり、この回路の構成も周知のものなので
説明は省略する。この同期分離回路３からは、画像スタ
ート信号が垂直座標カランタフのリセット端子ＲＥＳＥ
Ｔに出力され、一方、水平同期信号が垂直座標カランタ
フのカウント入力端子Ｃ印と水平座標カウンタ８のリセ
ット端子ＲＥＳＥＴとに出力される。

従って、垂直座標カウンタ７は同期分離回路３の出力す
る画像スタート信号によりリセットされてカウントを開
始し、同期分離回路３の出力する水平同期信号によって
一フレームに５１２だけカウントアツプされる。これに
対して、水平座標カウンタ８は同期分離回路３の出力す
る水平同期信号によりリセットされてカウントを開始し
、画像データ抽出回路４の出力するパルス信号により一
水平走査において５１２だけカウントアツプされる。

これら両方ウンタ７，８の各カウント出力は、ラベル付
与回路１０に出力されている。ラベル付与回路１０は、
二次元画像を構成する各画素（５１２Ｘ５１２＝２１８
）にラベルを付与してひとかたまりの画素の集合を背景
から切り出すものである。このラベル付与回路１０は、
上述した両カウンタ７．８および二値化回路６からの信
号の外、バスを介して論理演算回路２０からのアクセス
を受ける。論理演算回路２０は、周知のＣＰＵ３１゜Ｒ
ＯＭ３２．ＲＡＭ３３および人出力ボート３５を、コモ
ンバス３６により相互に接続した構成とされている。Ｃ
ＰＵ３１は、人出力ボート３５を介して接続された端末
機２のキーボードから、所定のデータ等を読み込むと共
に、ラベリング終了後の画像の様子を端末機２のディス
プレイに表示する。

次に、ラベル付与回路１０の構成と働きとについて説明
する。第４図に示すように、ラベル付与回路１０の内部
には、画素に関する情報を記憶する画像メモリ４１、こ
の情報のうち１ライン分を記憶するラインメモリ４３、
画像メモリ４１．ラインメモリ４３をアクセスするアド
レスを生成するアドレス生成回路４５および４方向ラベ
リング回路５０が設けられている。

画像メモリ４１は、５１２Ｘ５１２の画素に対応した記
憶アドレスを有するものであり、−画素あたり１６ビツ
トの情報を保持することができる。

この画像メモリ４１は、データ人力用のボートＤｉｎと
データ出力用のボー）Ｄｏｕｔとを別個に備え、アドレ
ス生成回路４５の生成する１８ビツトのアドレス信号Ｅ
ＡＯないしＥＡ１７に従って、データの読み出しと書き
込みとを行なう。アドレス生成回路４５の出力するアド
レス信号ＥＡＯないしＥＡ１７については後述する。尚
、この画像メモリ４１は、デュアルボー）ＲＡＭとして
構成されており、第４図には示さないが、垂直座標カウ
ンタ７、水平座標カウンタ８との出力によってもアドレ
スを指定することができ、そのアドレスに二値化回路６
の出力データ（ｒＦＦＦＦＪもしくは「０」）を書き込
むことができる。

ラインメモリ４３は、５１２ビット分のＲＡＭとして構
成されており、画像メモリ４１から読み出されるライン
のひとつ手前のラインの画素の情報を記憶するためのも
のである。従って、アドレス生成回路４５の生成するラ
インメモリ４３用のアドレス信号ＬＡＯないしＬＡ８は
、画像メモリ４１へのアドレス信号に同期して出力され
、順次インクリメントされる９ビツトの信号となってい
る。

画像メモリ４１の出力データＤｏｕｔは、１６ビツトの
データを一括して保持する４方向ラベリング回路５０の
Ｄ型フリップフロップ５１に人力されており、アドレス
生成回路４５がアドレスをひとつ進める度に出力するク
ロック信号ＣＬＫによって、出力データＤｏｕｔはこの
フリップフロップ５１に保持される。即ち、フリップフ
ロップ５１には、二次元画像の一定方向への走査におい
て着目している画素の情報が保持されることになる。

一方、ラインメモリ４３からは、着目している画素のひ
とつ手前の走査線上に位置しかつ着目している画素に隣
接する画素のデータＤＬｏｕｔが読み出され、同様に、
１６ビツトのＤ型フリップフロップ５３に保持される。

着目している画素の１６ビツトの情報を保持するフリッ
プフロップ５１の出力は、ノアゲート５５とアンドゲー
ト５６とにそれぞれ総て人力されており、ノアゲート５
５では全データが零であることの検出が、一方アンドゲ
ート５６では全データが１（２進化１６進表記でｒＦＦ
ＦＦ」）あることの検出が、それぞれなされる。即ち、
ノアゲ−）−５５は、着目している画素に関して画像メ
モリに記憶されているデータが零であるとき、その出力
をハイレベルとする。また、アンドゲート５６は、着目
している画素に関して画像メモリ４１に記憶されている
データがｒＦＦＦＦ」であるとき、その出力をハイレベ
ルとする。このノアゲート５５の出力、アンドゲート５
６の出力およびアンドゲート５６の出力をインバータ５
８で反転した出力の各々は、プライオリティセレクタ６
０に入力されている。

一方、フリップフロップ５３の１６ビツトの出力は、総
てオアゲート６２に人力されている。従って、着目して
いる画素のひとつ手前の走査線上で着目画素に直接隣接
する画素に関するデータが零以外であることが、オアゲ
ート６２によって検出される。オアゲート６２の出力は
、他のゲート５５．５６．５８の出力と同様、プライオ
リティセレクタ６０に人力されている。

プライオリティセレクタ６０には、これらのゲートの外
に、いまひとつのオアゲート６４の出力が人力されてい
る。このオアゲート６４は、Ｄ型フリップフロップ６５
の１６ビツトの出力を人力とするものである。フリップ
フロップ６５は、直前に画像メモリ４１に書き込まれた
データＤｉｎを慄持するよう構成されている。従って、
オアゲート６４は、着目している画素の直前の画素に関
するデータが零以外であるとき、その出力をハイレベル
にする。

プライオリティセレクタ６０の内部には、優先順位の付
与された５個のスイッチＳＷＩないしＳＷ５が備えられ
ており、ノアゲート５５、オアゲート６２．　６４、イ
ンバータ５８、アンドゲート５６の５つの出力が、それ
ぞれ接続されている。

５つのスイッチＳＷＩないしＳＷ５は、この順に優先順
位が低くなり、優先順位の高いスイッチへの人力がハイ
レベルとなっているときには、それより低い優先順位の
スイッチの動作を禁止する。

従って、画素に関する情報の優先順位は、（１）着目し
た画素のデータが零（ノアゲート５５の出力がハイレベ
ルの場合）、 （２）着目した画素の隣接画素のデータが零以外（オア
ゲート６２の出力がハイレベルの場合）、（３）着目し
た画素の直前画素のデータが零以外（オアゲート６４の
出力がハイレベルの場合）、（４）着目した画素のデー
タがｒＦ　Ｆ　Ｆ　ＦＪ以外（インバータ５８の出力が
ハイレベルの場合）、（５）着目した画素のデータがｒ
Ｆ　Ｆ　Ｆ　ＦＪ（アンドゲート５６の出力がハイレベ
ルの場合）、の順となる。従って、アドレス生成回路４
５の生成するアドレス信号ＥＡＯないしＥＡ１７によっ
である画素のデータが読み出されたとき、その画素およ
び周辺画素のデータに基づき、最も優先順位の高い条件
に対応したスイッチの出力だけがアクティブとなるので
ある。

プライオリティセレクタ６０のスイッチＳＷ１およびＳ
Ｗ４の出力はオアゲート６８に入力されており、そのオ
アゲート６日の出力は、フリップフロップ５１の出力バ
スに並列に設けられた２個のトライステートバッファ７
０．７１のイネイブル端子ＥＮに接続されている。また
、スイッチＳＷ２の出力は、フリップフロップ５３の出
力バスに並列に設けられた２個のトライステートバッフ
ァ７３．７４のイネイブル端子ＥＮに、スイッチＳＷ３
の出力は、フリップフロップ６５の出力バスに並列に設
けられた２個のトライステートバッファ７６．７７のイ
ネイブル端子ＥＮに、各々接続されている。更に、スイ
ッチＳＷ５の出力はカウンタ８０のクロック端子ＣＬＫ
と、このカウンタ８０の出力バスに並列に設けられた２
個のトライステートバッフ７８３．８４のイネイブル端
子ＥＮに接続されている。

上記各フリップフロップの出力バスに並列に設けられた
各トライステードパ・ンファの一方７０゜７３．７８．
８３の１６ビツトの出力は、並列に結線されており、画
像メモリ４１のデータ入力端子Ｄｉｎに人力されている
。また、他方のトライステートバッファ？１，７４．７
７．８４の１６ビツトの出力は、並列に結線されており
、ラインメモリ４３のデータ入力端子ＤＬｉｎに人力さ
れている。トライステートバッファは、イネイブル端子
ＥＮがアクティブとならない限りその出力をハイインピ
ーダンス状態に保つ。従って、優先順位が付けられ排他
的にしかアクティブとならないプライオリティセレクタ
６０の各スイッチの出力によってこれらのトライステー
トバッファがドライブされている限り、いずれかひとつ
のトライステートバッファの出力だけがアクティブとな
り、フリツブフロップ５１，５３．６５もしくはカウン
タ８０のいずれかの出力データが画像メモリ４１に書き
込まれることになる。

第５図は、この４方向ラベリング回路６０の働きを図解
する説明図であり、着目している画素ＩＰ＋ｎ−ｎ　　
（ｍ＝１．２．・・・５１２、ｎ＝１．２．・・◆５ｆ
２）に関するデータが零であることの検出結果■、着目
している画素のひとつ前の走査線上の隣接する画素ｌＰ
ｍ−１・１１に関するデータが零でないことの検出結果
■、着目している画素の直前の画素Ｉ　Ｐｍ−ｎ−１に
関するデータが零でないことの検出結果■、着目してい
る画素ＩＰｍ−ｎに関するデータがｒＦＦＦＦ」でない
ことの検出結果■、着目している画素ＩＰｍ・ｎに関す
るデータがｒＦＦＦＦＪである場合にインクリメントさ
れるカウンタ８０の出力■を、この順に低くなる優先順
位において判断し、その結果を着目している画素■Ｐｍ
−ｎに関するデータとして画像メモリ４１に改めて書き
込む動作を示している。尚、第４図に示したように、画
像メモリ４１へのデータの書き込みと同時にラインメモ
リ４３にもデータを書き込んでいるのは、次の走査線で
の画素ＩＰｍ＋１◆ｎへのラベリングにおいて、ひとつ
前の走査線上の画素ＩＰｍ・ｎのデータとしてこれを用
いるためである。

４方向ラベリング回路５０は、二次元画像を構成する全
画業Ｉ　Ｐｍ−ｎ　　（ｍ＝１．２．・・＋５１２、ｎ
＝１．２．・・・５１２）について、上述したラベル付
与の処理を行ない、更にこれを二次元画像の走査方向を
順次変更して全部で４回行なう。このために、アドレス
生成回路４５は、第６図に示すように、発振器９０から
のパルスをカウントするカウンタ９２と、バス３６を介
してＣＰＵ３１によって設定されるデコーダ９４と、デ
コーダ９４のセレクト信号Ｃ８１ないしＣ５４によって
選択されるアドレスドライバ９５．９６．９７．９８と
を備えて構成されている。カウンタ９２の１８ビツトの
カウント出力ｖＯないしＶ１７は、上位９ビツトと下位
９ビツトとにわけて、共に４個のアドレスドライバ９５
ないし９８にに人力されている。即ち、（１）アドレス
ドライバ９５には、上位９ビツトにカウント出力の上位
９ピツ）Ｖ９ないしｖ１７が、下位９ビツトにカウント
出力の下位９ピツ）ＶＯないしＶ８が、各々人力され、 （２）アドレスドライバ９６には、上位９ビツトにカウ
ント出力の下位９ビツトｖＯないしＶ８が、下位９ビツ
トにカウント出力の上位９ビツトｖ９ないしＶ１７のイ
ンバータＮＯＴによる反転出力が、各々人力され、 （３）アドレスドライバ９７には、上位９ビツトにカウ
ント出力の上位９ビツトｖ９ないし■１７のインバータ
ＮＯＴによる反転出力が、下位９ビツトにカウント出力
の下位９ピツ）ＶＯないし■８のインバータＮＯＴによ
る反転出力が、各々人力され、 （４）アドレスドライバ９日には、上位９ビツトにカウ
ント出力の下位９ピツ）ＶＯないしｖ８のインバータＮ
ＯＴによる反転出力が、下位９ビツトにカウント出力の
上位９ピッｆ−Ｖ　９ないしＶ１７が、各々人力されて
・いる。

従って、論理演算回路２０のＣＰＵ３１によってデコー
ダ９４にデータが書き込まれ、第７図に示すように、（
Ａ）アドレスドライバ９５が選択されたときには、二次
元画像に対して左上から右下へと走査が行なわれ、（Ｂ
）アドレスドライバ９６が選択されたときには、右上か
ら左下へと走査が行なわれ、（Ｃ）アドレスドライバ９
７が選択されたときには、右下から左上へと走査が行な
われ、（Ｄ）アドレスドライバ９８が選択されたときに
は、左下から右上へと走査が行なわれる。

以上説明した構成を有する本実施例のラベリング装置の
働きについて説明する。例として第８図（Ａ）に示す二
次元画像がテレビカメラ１により撮像されたものとする
。このとき、二値化回路６によって二値化された後のデ
ータは、第８図（Ｂ）に示すように、画像の存在する画
素はｒＦ　Ｆ　Ｆ　ＦＪに、画像が存在しない画素は「
０」になる。

この画素の集合に対して、ラベル付与回路１０は上述し
た処理を行なう。例えば、１回目の画像の走査において
、画素■β２・２に着目した際、この画素のデータは「
０」でなく、ｒＦＦＦＦＪであるから、第５図に示す優
先順位に従ってカウンタ８０の出力がアクティブとなり
、カウント出力「１」が画素ＩＰ２・２の新たなデータ
として画像メモリ４１の対応するアドレスに書き込まれ
る（第８図（Ｃ））。

また、画素ＩＰ３・２に着目した場合には、この画素Ｉ
Ｐ３・２の真上の隣接画素ＩＰ２・２が「１」にラベル
付けされていることから、二番目の優先順位に従って、
ラベル「１」が画素ＩＰ３・２の新たなデータとして画
像メモリ４１の対応するアドレスに書き込まれる。更に
、画素ＩＰ３・３に着目した場合には、この画素ＩＰ３
・３の真上の画素ＩＰ２・３には画像が存在せず（デー
タは「０」）、その直前の画素ＩＰ３・２が「１」にラ
ベル付けされていることから、三番目の優先順位に従っ
て、ラベル「１」が画素ＩＰ３・３の新たなデータとし
て画像メモリ４１に書き込まれる。尚、画素ＩＰ３・５
のようにひとつ手前の走査線上の隣接画素ＩＰ２・５に
も直前の画素ＩＰ３・４にも既にラベルが付与されてい
る場合には、優先順位に従って、隣接画ＺＩＰ２・５の
ラベル「２」が新たなデータとして記憶される。

こうして二次元画像を構成する全画素に対する１回目の
走査が終了すると、画像が存在する各画・素には、第８
図（Ｄ）に示すように、所定のラベル（本実施例ではラ
ベル「１」もしくは「２」）が付与される。

その後、論理演算回路２０のｃｐｕａｉは、バス３６を
介してラベル付与回路１０内のアドレス生成回路４５を
アクセスし、第６図に示すアドレスドライバ９６を選択
し、カウンタ９２を零クリアして再び二次元画像の走査
を開始する。すでに説明したように、アドレスドライバ
９６によって出力されるアドレスは、二次元画像を右上
から左下へと走査するものであるから（第７図（Ｂ）参
！！り、工回目のラベリング処理では着目した画素の直
後に位置した画素がひとつ手前の走査線上の隣接画素と
なり、隣接画素であったものが着目する画素の直前に位
置するものとなる。従って、前回の処理において着目し
た画素の直前に位置した画素が参照されることはない。

この状態で二次元画像を構成する全画素について上述し
たラベリング処理が行なわれると、第８図（Ｅ）に示す
ように、前回の処理において着目した画素の直後に位置
した画素のラベルが、前回の処理において着目した画素
の直前に位置した画素に複写されていく。同様の処理を
二次元画像の走査方向を変えて更に行なうと、第８図（
Ｆ）に示すように、ラベルの複写が進み、画像が存在し
たびとかたまりの画素の集合には総て同一のラベル「２
」が付与される。この結果は、論理演算回路２０によっ
て読み出され、端末機２に表示される。

この例に示すように、画像のラベリングは、はとんどの
場合、走査方向を変えて計３回処理を行うことで完了す
る。例えは、第９図（Ａ）、ＣＢ）。

（Ｃ）に示すように、各方向へ腕を仲はしたような形状
でも、あるいは第１０図（Ａ）、（Ｂ）。

（Ｃ）に示すように、歪んだリングの形状でも、３回の
処理でラベリングは終了する。もっとも、複雑な形状で
は、４回の処理を必要とするものもあり、その−例を第
１１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示した。通常
の処理において、こうＬノた複雑な形状が存在しないこ
とが分かつていれば、３ないし４回に設定してラベリン
グを行なえばよく、切り出す対象の形状がどのようにな
るか全く分からない場合には、全画素のデータがラベリ
ング処理によって変化しなくなるまで繰り返すよう構成
すればよい。

以上詳細に説明したように、本実施例のラベリング装置
によれは、極めて簡易な構成により、二次元画像を構成
する各画素にラベルを付与し、画像の存在するひとかた
まりの画素の集合を極めて高速に切り出すことができる
。従って、画像処理全体に要する時間も短縮される。し
かも、ラベリングに要する時間が画像の形状によって変
化せず、密に高速に行うことができる。また、本実施例
では、各画素に関するデータとして１６ビツトを用意し
ているので、付与されるラベルの数を最大で２＋ｓ−１
まで取ることができ、極めて複雑な形状のラベリングや
、一画面中に数多くの物体が存在する様な場合のラベリ
ングも十分に行うことができる。

以上本発明の実施例について説明したが、本発明はこう
した実施例に同等限定されるものではなく、例えばソフ
トウェアによりラベルの付与を行なう構成や撮像された
最初の二次元画像を記憶するメモリとラベルの情報を記
憶するメモリとを別体に設けた構成等、本発明の要旨を
逸脱しない範囲において、種々なる態様で実施し得るこ
とは勿論である。

発明の効果 以上詳述したように、第一発明としての画像切出方法に
よれは、二次元画像の切り出しを極めて簡易なアルゴリ
ズムより行なうことができるという優れた効果を奏する
。

また、この方法を使用した第二発明としてのラベリング
装置によれば、アルゴリズムが簡易であることから、こ
れを実現する構成も極めて簡略化することができ、しか
もハードウェアによって実現することができるので、ラ
ベリングを格段に高速化することができるという極めて
優れた効果を奏する。特に、ハードウェアによって実現
した場合には、ラベリングに要する時間が、画像の形状
に依存しないという効果も奏する。この結果、撮像した
二次元画像から画像の存在する画素のひとかたまりを高
速に切り出すことができ、画像処理全体に要する時間を
極めて短縮することができる。

【図面の簡単な説明】

第１図は第一発明の基本的構成を例示するフローチャー
ト、第２図は第二発明の基本的構成を例示するブロック
図、第３図は実施例としてのラベリング装置の概略構成
図、第４図は同じくそのラベル付与回路１０の詳細な構
成を示す構成図、第５図はラベル付与の手法を示す説明
図、第６図はアドレス生成回路４５の内部構成を示すブ
ロック図、第７図は二次元画像の走査方向の変更の様子
を示す説明図、第８図（Ａ）ないしくＦ）は各々実施例
のラベリング装置によって行なわれる処理の様子を示す
説明図、第９図（Ａ）ないしくＣ）および第１０図（Ａ
）ないしくＣ）は各々他の形状の画像に対するラベリン
グの様子を示す説明図、第１１図（Ａ）ないしくＤ）は
各々ラベル付与の手順を図解する説明図、である。 ■　・・・　テレビカメラ ２　・・・　端末機 ３　雪　同期分離回路 ５　・・・　画像データ抽出回路 ６　・・・　二値化回路 ７　・・・　垂直座標カウンタ ８　・・・　水平座標カウンタ １０　・・・　ラベル付与回路 ２０　・・・　論理演算回路 ４１　・・・　画像メモリ ４３　・・・　ラインメモリ ４５　・・・　アドレス生成回路 ５０　・・・　４方向ラベリング回路 ６０　・・・　ブライオリティセレクタ（Ａ）　　　　
　　　　　　　　　　　　（Ｂ）第７図 第７ （Ａ）　　　　　　　　　　　　　　　　（Ｂ）ＩＰｍ
、ｎ （Ｄ）　　　　　　　　　　　　　　　　　（Ｅ）１　
　２３　４　　５　６　、、、、、−　　　　　　　７
　　２　３　４　　４（Ｃ） ＩＰｍ、ｎ （Ｆ） ＩＰｍ、ｎ １６　・・・・・−７２３４５６・・・−・−（Ａ）　
　　　　　　　　　　　　　（Ｂ）第１１図

Claims (1)

1. 【特許請求の範囲】 １　二値化された二次元画像を一定方向に走査しながら
   画像の存在する画素に所定のラベルを付与するラベリン
   グ処理を、該二次元画像の走査が完了する度に走査方向
   を順次変更しながら３回以上行なって、付与されたラベ
   ルを順次更新する画像切出方法であって、 前記ラベリング処理は、 着目した画素に直接連続する画素のうちに、前記各走査
   に伴って既にラベルの付与された画素が存在する場合に
   は、該画素のラベルに従ってラベルを付与し、 前記ラベルが付与された画素が存在しない場合には、着
   目した画素に未だラベルが付与されていなければ新たな
   ラベルを付与する処理である画像切出方法。 ２　二次元画像を構成する各画素に関する情報を保持す
   る画素情報保持手段と、 該保持された各画素の情報を、二次元画像の走査方向に
   応じた順序で読み出すと共に、該読み出される画素のう
   ち、画像が存在する画素に所定のラベルを付与し、これ
   に基づいて前記画素情報保持手段に保持される情報を更
   新する処理を行なうラベル付与手段と、 該二次元画像を構成する全画素についての前記読み出し
   が完了する度に二次元画像の走査方向を順次変更して、
   前記ラベル付与の処理を少なくとも３回実行させる処理
   反復手段と を備え、画像が存在する部位の画素の集合を切り出すラ
   ベリング装置であって、 前記ラベル付与手段は、 前記画素情報保持手段に保持された各画素の情報を、二
   次元画像の走査方向に応じた順序で読み出す画素情報読
   出手段と、 該読み出される着目画素の存在する走査線の直前の走査
   線において該着目画素に隣り合う隣接画素の情報および
   ／または前記着目画素の存在する走査線において該着目
   画素の直前に位置する直前画素の情報を、前記画素情報
   保持手段から読み出す周辺画素情報読出手段と、 前記読み出された着目画素に画像が存在しないことを検
   出する画像検出手段と、 該画像検出手段より低い優先順位を有し、前記隣接画素
   および／または前記直前画素に有意のラベルが付与され
   ていることを前記周辺画素情報読出手段により読み出さ
   れた情報に基づいて検出する周辺画素ラベル検出手段と
   、 該周辺画素ラベル検出手段より低い優先順位を有し、着
   目画素に有意のラベルが既に付与されていることを前記
   読み出された情報に基づいて検出する着目画素ラベル検
   出手段と、 前記画像検出手段と前記周辺画素ラベル検出手段と前記
   着目画素ラベル検出手段との前記優先順位に従う各検出
   結果に基づいて、着目画素のラベルを更新し、該ラベル
   を前記画素情報保持手段に保持させるラベル更新手段と を備えて構成されたラベリング装置。