JPH1138045A - デジタルオシロスコープ - Google Patents

Abstract

(57)【要約】 【課題】 複数チャンネルやズーム機能を用いる場合で
も処理速度が一定のデジタルオシロスコープを提供する
こと。 【解決手段】 サンプリングデータが格納されているメ
モリ１０と、このメモリに格納されたサンプリングデー
タについて、Ｐ−Ｐ圧縮機能等のデータ圧縮処理をする
データ処理装置２０と、このデータ処理装置で圧縮され
たデータを格納する表示メモリ４０と、この表示メモリ
に格納されたデータを読みだしてＣＲＴに表示する表示
コントロール装置３０とを有するデジタルオシロスコー
プにおいて、前記データ処理装置で検出された最大値と
最小値から直線補間されたデータをラスタ毎に順次書き
込むビットマップメモリ５０を設け、このビットマップ
メモリに生成された画像データを前記データ処理装置に
よって表示メモリに書き込むことを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、時系列データを表
示するデジタルオシロスコープに関し、特に表示データ
生成回路におけるデータ転送やデータの最大値と最小値
を検出してその間を直線補間する機能の改良に関する。

【０００２】

【従来の技術】デジタルオシロスコープでは、例えば特
開平７−１２８３７１号公報に開示されているように、
データの最大値と最小値を検出してその間を直線補間す
るＰ−Ｐ圧縮機能を有している。図６は、従来装置の構
成ブロック図である。図において、メモリ１０には、サ
ンプリングデータが格納されている。データ処理装置２
０は、メモリ１０に格納されたサンプリングデータにつ
いて、Ｐ−Ｐ圧縮機能等のデータ圧縮処理をして、表示
メモリ４０に圧縮されたデータを格納する。表示コント
ロール装置３０は、表示メモリ４０に格納されたデータ
を読みだしてＣＲＴに表示している。

【０００３】データ処理装置２０でデータ圧縮している
のは、表示メモリ４０は表示コントロール装置３０から
常に読みだされているので、データ処理装置２０がビッ
トマップデータで表示メモリ４０に書き込む機会が少な
くなっている為である。表示メモリ４０に書き込まれた
圧縮データは、表示コントロール装置３０でビットマッ
プデータを生成して、ＣＲＴに表示をしている。このよ
うにして、表示メモリ４０に書き込むデータを圧縮しな
がら、ＣＲＴに必要な表示を行っている。

【０００４】図７は、Ｐ−Ｐ圧縮機能の説明図で、
（Ａ）は単調増加波形、（Ｂ）は凸凹の波形に対する補
間を説明している。表示器がＣＲＴ等のラスタスキャン
型のディスプレイの場合には、１ラスタに相当するデー
タ毎にＰ−Ｐ圧縮している。図において、データＸ1〜
Ｘ8の波形部分がメモリ１０から送られるサンプリング
データで、ラスタとの対応も合わせて表示している。波
形部分の右側の矩形領域は、表示メモリ４０に書き込ま
れる内容を画面表示と対応させて表したものである。

【０００５】単調増加波形では、ラスタ１における最小
値Ｘ1と最大値Ｘ4が存在し、ラスタ２における最小値Ｘ
5と最大値Ｘ8が存在している。ここでは、１ラスタ当た
り４個のデータＸが存在するので、中間値Ｘ2,Ｘ3,Ｘ6,
Ｘ7が波形の再現に用いられると共に、ラスタ１，２間
のデータ間の補正として補正値Ｘ5−Ｘ4が存在してい
る。凸凹の波形では、ラスタ１における最小値Ｘ3と最
大値Ｘ2が存在し、ラスタ２における最小値Ｘ5と最大値
Ｘ6が存在している。これは、忠実に波形を再現するた
めに、最大値と最小値の順序も考慮してラスタ間の補正
量が定められているためである。

【０００６】図８は、Ｐ−Ｐ圧縮機能をソフトウェアで
実現する場合の流れ図である。まず、初期化を行う為、
１ラスタでのデータ順序ｉをゼロとし、ＡＤＲにメモリ
１０の先頭アドレスを設定する（Ｓ２）。ラスタ番号ｊ
をゼロに設定し、このラスタｊにおけるデータの最大値
として−無限大、最小値として＋無限大を設定する（Ｓ
４）。メモリ１０のアドレスを＋１加算して（Ｓ６）、
このアドレスにおけるデータＸ[ADR]を読み取る（Ｓ
８）。次に、読み取ったデータＸ[ADR]が当初の最大値
を超えているか判断する（Ｓ１０）。超えていれば、最
大値をデータＸ[ADR]に更新し（Ｓ１２）、各ラスタに
おける最大最小値を格納するアドレスＹ(2j+1)に最大値
を格納し、最小値を表示メモリ４０のアドレスＹ(2j)に
格納する（Ｓ１４）。

【０００７】次に、読み取ったデータＸ[ADR]が当初の
最小値を下回っているか判断する（Ｓ１６）。下回って
いれば、最小値をデータＸ[ADR]に更新し（Ｓ１８）、
最大値を表示メモリ４０のアドレスＹ(2j)に格納し、最
小値を表示メモリ４０のアドレスＹ(2j+1)に格納する
（Ｓ２０）。そして、次のラスタに移動し（Ｓ２２）、
ラスタの上限値Ｍに到達していなければＳ６に戻る（Ｓ
２４）。ラスタの上限値Ｍに到達したら、各ラスタ内の
次のデータ順序ｉ＋１を設定し（Ｓ２６）、各ラスタ内
のデータ数の上限値Ｎに到達したか判断する（Ｓ２
８）。途中であれば、Ｓ４に戻り、到達すれば終了とな
る。

【０００８】図９は、Ｐ−Ｐ圧縮機能を論理素子で構成
する場合の回路図で、１ラスタ単位で示している。メモ
リは、バッファ回路を介してマルチプレクサ回路ＭＰＸ
１，２とコンパレータＣＯＭＰ１，２と接続されてい
る。コンパレータＣＯＭＰ１は最大値レジスタとバッフ
ァ回路の内容を比較して、マルチプレクサ回路ＭＰＸ１
に切換信号を送る。マルチプレクサ回路ＭＰＸ１は、最
大値レジスタの内容を維持したり、或いはバッファ回路
の内容に更新する。コンパレータＣＯＭＰ２は最小値レ
ジスタとバッファ回路の内容を比較して、マルチプレク
サ回路ＭＰＸ２に切換信号を送る。マルチプレクサ回路
ＭＰＸ２は、最小値レジスタの内容を維持したり、或い
はバッファ回路の内容に更新する。オーダレジスタは、
コンパレータＣＯＭＰ１，２の切換信号を入力して、最
大値レジスタの内容と最小値レジスタの内容の先後を記
録する。

【０００９】

【発明が解決しようとする課題】しかしながら、図７の
Ｐ−Ｐ圧縮機能では、データ圧縮率が高いものの、表示
に使用されるデータとしてはラスタ毎の最大値・最小値
及びその順序のみなので、失われている情報量も大き
い。また、複数チャンネルやズーム機能を用いる場合に
は、データ処理装置２０から表示コントロール装置３０
に渡すデータ数が増加して処理速度が低下するという課
題があった。

【００１０】また、図８のようなアルゴリズムでＰ−Ｐ
圧縮機能を実現すると、１データにつき比較を最小値と
最大値の２回行っているので、処理速度が遅くなるとい
う課題があった。そこで、図９の回路でＰ−Ｐ圧縮機能
を実現すると、１データにつき最小値と最大値の比較を
同時に行っているので、処理速度が２倍になる。しか
し、コンパレータの処理速度に限界が存在するので、一
定処理速度より早くするのが困難であるという課題があ
った。

【００１１】本発明は上述の課題を解決したもので、第
１の目的は複数チャンネルやズーム機能を用いる場合で
も処理速度が一定のデジタルオシロスコープを提供する
ことにある。第２の目的は、Ｐ−Ｐ圧縮の処理速度を高
速化できるデジタルオシロスコープを提供することにあ
る。

【００１２】

【課題を解決するための手段】上記の第１の目的を達成
するために、本発明の請求項１記載のデジタルオシロス
コープは、サンプリングデータが格納されているメモリ
１０と、このメモリに格納されたサンプリングデータに
ついて、Ｐ−Ｐ圧縮機能等のデータ圧縮処理をするデー
タ処理装置２０と、このデータ処理装置で圧縮されたデ
ータを格納する表示メモリ４０と、この表示メモリに格
納されたデータを読みだしてＣＲＴに表示する表示コン
トロール装置３０とを有するデジタルオシロスコープに
おいて、前記データ処理装置で検出された最大値と最小
値から直線補間されたデータをラスタ毎に順次書き込む
ビットマップメモリ５０を設け、このビットマップメモ
リに生成された画像データを前記データ処理装置によっ
て表示メモリに書き込むことを特徴としている。

【００１３】本発明の請求項１によれば、ビットマップ
メモリ５０には、データ処理装置で検出された最大値と
最小値から直線補間されたデータをラスタ毎に順次書き
込んでいる。そして、このビットマップメモリに生成さ
れた画像データをデータ処理装置によって表示メモリに
書き込んでいる。画像データのデータ量は、サンプリン
グデータのデータ量によらず一定なので、データ処理装
置によって表示メモリに書き込むデータ量は一定で済
む。

【００１４】ここで、請求項２のように、画像データの
データ量はサンプリングデータのデータ量に比較して、
少なくてすむので、複数チャンネルやズーム等で表示メ
モリに転送すべきデータ量が増大しても、処理速度の低
下が少なくて済む。

【００１５】上記の第２の目的を達成するために、本発
明の請求項３記載のデジタルオシロスコープは、サンプ
リングデータが格納されているメモリ１０と、このメモ
リに格納されたサンプリングデータについて、Ｐ−Ｐ圧
縮機能等のデータ圧縮処理をするデータ処理装置２０
と、このデータ処理装置で圧縮されたデータを格納する
表示メモリ４０と、この表示メモリに格納されたデータ
を読みだしてＣＲＴに表示する表示コントロール装置３
０とを有するデジタルオシロスコープにおいて、データ
処理装置に、１ラスタ分の画像データを格納するライン
バッファ回路２４を有し、このラインバッファ回路に格
納された１ラスタ分の画像データに関する最大値、最小
値を検出する回路２６を設けるとよい。すると、ライン
バッファ回路２４に含まれる全データについて最大値、
最小値を検出しているので、処理速度が格段に高速化さ
れる。

【００１６】また、請求項４のように、データ処理装置
に、画像データの解像度分に応じて前記サンプリングデ
ータの値を分別するデコーダ２２と、このデコーダで分
別された値により、各サンプリングデータに対応する１
ラスタ分の画像データとして格納するラインバッファ回
路２４で構成してもよい。すると、デコーダで予めデー
タ値に応じて昇順に並べているので、１ラスタ分の画像
データに関する最大値、最小値を検出する回路２６の構
成が簡単になる。

【００１７】さらに、請求項５のように、データ処理装
置に、前記ラインバッファ回路に格納された１ラスタ分
の画像データに関する最大値、最小値を検出する回路２
６と、これら最大値、最小値並びに直前のラスタにおけ
る最後のデータを格納するラスタデータ格納部２８を設
けるとよい。すると、直前のラスタにおける最後のデー
タを格納しているので、当該ラスタにおける最大値、最
小値の順序を検出しなくてもすみ、最大値、最小値検出
回路の構成が単純になる。

【００１８】

【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図６と同一作用をするもの
には同一符号を付して説明を省略する。図において、デ
ータ処理装置２０は、デコーダ２２、ラインバッファ回
路２４、最大値・最小値検出回路２６並びにラスタデー
タ格納部２８を有している。デコーダ２２は、１ラスタ
分のサンプリングデータについて、レベル別に振り分け
てラインバッファ回路２４の該当位置に格納していく。
ラインバッファ回路２４は、ＣＲＴの縦の解像度分の個
数を有する。最大値・最小値検出回路２６は、ラインバ
ッファ回路２４に格納された１ラスタ分のデータについ
て、最大値と最小値を検出する。ラスタデータ格納部２
８は、当該ラスタにおける最大値と最小値を格納すると
共に、直前のラスタにおける最後のデータを格納してい
る。

【００１９】ビットマップメモリ５０は、最大値・最小
値検出回路２６で検出された最大値と最小値から直線補
間して、ラスタ毎に順次書き込まれるものである。この
直線補間にあたっては、直前のラスタにおける最後のデ
ータを用いるとよい。このビットマップメモリ５０に格
納された画像データは、データ処理装置２０と表示コン
トロール装置３０を介して表示メモリ４０に転送され
る。画面が複数存在するときは、この画面の枚数に応じ
てビットマップメモリ５０の容量を定めるとよい。

【００２０】図２は、データ処理装置２０の具体的な構
成を示す回路図で、ここでは２ビットの場合を示してい
る。デコーダ２２では、入力されるサンプリングデータ
が２ビットなので、これを０〜３に振り分けている。ラ
インバッファ回路２４は、４個のフリップフロップ回路
を有しており、各フリップフロップ回路には０〜３が割
り当てられている。そして、デコーダ２２の出力信号を
アンド回路とオア回路の論理回路に入力して、各フリッ
プフロップ回路０〜３の何れかに格納している。最大値
・最小値検出回路２６は、ラインバッファ回路２４のフ
リップフロップ回路の各出力を入力し、最大値レジスタ
と最小値レジスタに振り分けている。ラインバッファ回
路２４に含まれる全データについて一度の処理で最大値
と最小値を検出しているので、最大値・最小値検出回路
２６の処理速度は非常に早い。

【００２１】次に、最大値・最小値検出回路２６の詳細
を説明する。オア回路２６１は、フリップフロップ回路
２，３の出力信号を入力し、最大値レジスタの上位ビッ
トに送る。アンド回路２６２は、オア回路２６１出力の
否定論理とフリップフロップ回路１の出力信号を入力す
る。オア回路２６３は、アンド回路２６２とフリップフ
ロップ回路３の出力信号を入力し、最大値レジスタの下
位ビットに送る。オア回路２６４は、フリップフロップ
回路０，１の出力信号を入力し、インバータ２６５を介
して最小値レジスタの上位ビットに送る。アンド回路２
６６は、オア回路２６４出力の否定論理とフリップフロ
ップ回路２の出力信号を入力する。オア回路２６７は、
アンド回路２６６とフリップフロップ回路０の出力信号
を入力し、最大値レジスタの下位ビットに送る。

【００２２】図３は、デコーダで並列処理をする場合の
ラインバッファ回路２４の構成図である。デコーダでの
並列処理による振り分けができるので、複数のデータに
ついて同時に処理することができる。これにより、図２
のようにデコーダ２２を単一として、逐次データをライ
ンバッファ回路２４に振り分ける場合に比較して高速に
処理できる。

【００２３】図４は、コンパレータを用いた最大値・最
小値検出回路２６の回路図で、図３との比較のために挙
げてある。最大値・最小値検出回路２６をコンパレータ
を用いて構成すると、データ数が増大するにつれてコン
パレータの段数も増大し、処理速度が低下する。

【００２４】図５は、ラスタデータ格納部２８における
Ｐ−Ｐ圧縮機能の説明図で、図７（Ｂ）で用いた凸凹の
波形に対する補間で説明している。ラスタデータ格納部
２８には、直前のラスタにおける最後のデータを格納
し、当該ラスタにおける最大値、最小値も格納してい
る。そこで、ラスタ２で例示すると、ラスタ１における
最後のデータＸ4が存在し、ラスタ２における最小値Ｘ5
と最大値Ｘ6が格納されている。そこで、ラスタ２にお
ける画像データとしてはＸ4〜Ｘ6が表示され、図７
（Ｂ）の補間に比較して、波形がより忠実に再現されて
いる。

【００２５】なお、上記実施例においては、複数チャン
ネルやズーム機能を用いる場合でも処理速度が一定とい
う第１の目的と、Ｐ−Ｐ圧縮の処理速度を高速化できる
第２の目的を同時に達成する実施例を示したが、本発明
はこれに限定されるものではなく、第１の目的を達成す
るにはビットマップメモリ５０をデータ処理装置２０に
設ければ足りるし、また第２の目的を達成するにはデー
タ処理装置２０にラインバッファ回路を設ければ足りる
など、要旨を逸脱しない範囲内で種種変更して実施でき
ることは言うまでもない。

【００２６】

【発明の効果】以上説明したように、請求項１記載の本
発明によれば、ビットマップメモリ５０には、データ処
理装置で検出された最大値と最小値から直線補間された
データをラスタ毎に順次書き込み、このビットマップメ
モリに生成された画像データをデータ処理装置によって
表示メモリに書き込んでいる。画像データのデータ量
は、サンプリングデータのデータ量によらず一定なの
で、データ処理装置によって表示メモリに書き込むデー
タ量は一定で済む。ここで、請求項２のように、画像デ
ータのデータ量はサンプリングデータのデータ量に比較
して、少なくてすむので、複数チャンネルやズーム等で
表示メモリに転送すべきデータ量が増大しても、処理速
度の低下が少なくて済む。

【００２７】請求項３記載の本発明によれば、データ処
理装置に、１ラスタ分の画像データを格納するラインバ
ッファ回路２４を有し、このラインバッファ回路に格納
された１ラスタ分の画像データに関する最大値、最小値
を検出する回路２６を設ける構成としている。すると、
ラインバッファ回路２４に含まれる全データについて最
大値、最小値を検出しているので、処理速度が格段に高
速化される。

【００２８】また、請求項４のように、データ処理装置
に、画像データの解像度分に応じて前記サンプリングデ
ータの値を分別するデコーダ２２と、このデコーダで分
別された値により、各サンプリングデータに対応する１
ラスタ分の画像データとして格納するラインバッファ回
路２４で構成してもよい。すると、デコーダで予めデー
タ値に応じて昇順に並べているので、１ラスタ分の画像
データに関する最大値、最小値を検出する回路２６の構
成が簡単になる。

【００２９】さらに、請求項５のように、データ処理装
置に、前記ラインバッファ回路に格納された１ラスタ分
の画像データに関する最大値、最小値を検出する回路２
６と、これら最大値、最小値並びに直前のラスタにおけ
る最後のデータを格納するラスタデータ格納部２８を設
けるとよい。すると、直前のラスタにおける最後のデー
タを格納しているので、当該ラスタにおける最大値、最
小値の順序を検出しなくてもすみ、最大値、最小値検出
回路の構成が単純になる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】データ処理装置２０の具体的な構成を示す回路
図である。

【図３】デコーダで並列処理をする場合のラインバッフ
ァ回路２４の構成図である。

【図４】コンパレータを用いた最大値・最小値検出回路
２６の回路図である。

【図５】ラスタデータ格納部２８におけるＰ−Ｐ圧縮機
能の説明図である。

【図６】従来装置の構成ブロック図である。

【図７】Ｐ−Ｐ圧縮機能の説明図である。

【図８】Ｐ−Ｐ圧縮機能をソフトウェアで実現する場合
の流れ図である。

【図９】Ｐ−Ｐ圧縮機能を論理素子で構成する場合の回
路図である。

【符号の説明】

１０ メモリ ２０ データ処理装置 ３０ 表示コントロール回路 ４０ 表示メモリ ５０ ビットマップメモリ

Claims (5)

【特許請求の範囲】
1. 【請求項１】サンプリングデータが格納されているメモ
   リ（１０）と、 このメモリに格納されたサンプリングデータについて、
   Ｐ−Ｐ圧縮機能等のデータ圧縮処理をするデータ処理装
   置（２０）と、 データ処理装置で圧縮されたデータを格納する表示メモ
   リ（４０）と、 表示メモリに格納されたデータを読みだしてＣＲＴに表
   示する表示コントロール装置（３０）とを有するデジタ
   ルオシロスコープにおいて、 前記データ処理装置で検出された最大値と最小値から直
   線補間されたデータをラスタ毎に順次書き込むビットマ
   ップメモリ（５０）を設け、 このビットマップメモリに格納された画像データを、前
   記データ処理装置によって前記表示メモリに書き込むこ
   とを特徴とするデジタルオシロスコープ。
2. 【請求項２】前記画像データのデータ量は、前記サンプ
   リングデータのデータ量に比較して、少ないことを特徴
   とする請求項１記載のデジタルオシロスコープ。
3. 【請求項３】サンプリングデータが格納されているメモ
   リ（１０）と、 このメモリに格納されたサンプリングデータについて、
   Ｐ−Ｐ圧縮機能等のデータ圧縮処理をするデータ処理装
   置（２０）と、 データ処理装置で圧縮されたデータを格納する表示メモ
   リ（４０）と、 表示メモリに格納されたデータを読みだしてＣＲＴに表
   示する表示コントロール装置（３０）とを有するデジタ
   ルオシロスコープにおいて、 前記データ処理装置は、１ラスタ分の画像データを格納
   するラインバッファ回路（２４）を有し、このラインバ
   ッファ回路に格納された１ラスタ分の画像データに関す
   る最大値、最小値を検出する回路（２６）を有すること
   を特徴とするデジタルオシロスコープ。
4. 【請求項４】前記データ処理装置は、画像データの解像
   度分に応じて前記サンプリングデータの値を分別するデ
   コーダ（２２）と、このデコーダで分別された値によ
   り、各サンプリングデータに対応する１ラスタ分の画像
   データとして格納するラインバッファ回路（２４）を有
   することを特徴とする請求項３記載のデジタルオシロス
   コープ。
5. 【請求項５】前記データ処理装置は、前記ラインバッフ
   ァ回路に格納された１ラスタ分の画像データに関する最
   大値、最小値を検出する回路（２６）と、これら最大
   値、最小値並びに直前のラスタにおける最後のデータを
   格納するラスタデータ格納部（２８）を有することを特
   徴とする請求項３記載のデジタルオシロスコープ。