JPS6324577B2 - - Google Patents
Info
- Publication number
- JPS6324577B2 JPS6324577B2 JP14334280A JP14334280A JPS6324577B2 JP S6324577 B2 JPS6324577 B2 JP S6324577B2 JP 14334280 A JP14334280 A JP 14334280A JP 14334280 A JP14334280 A JP 14334280A JP S6324577 B2 JPS6324577 B2 JP S6324577B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- supplied
- voltage
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割多重化してアナログ信号をデ
イジタル信号に変換する逐次比較型符号器に関す
る。
イジタル信号に変換する逐次比較型符号器に関す
る。
従来のこの種符号器は第５図Ａに示すように所
定周期のパルスを積分して得られる三角波Ｅと、
多重化のための切換器により切換えられた時系列
アナログデータＧ，Ｈ，Ｉとを比較し、三角波Ｅ
レベルがデータレベルよりも大きいときにパルス
を出力し、この出力パルス幅を基にデイジタルデ
ータを発生するものである。
定周期のパルスを積分して得られる三角波Ｅと、
多重化のための切換器により切換えられた時系列
アナログデータＧ，Ｈ，Ｉとを比較し、三角波Ｅ
レベルがデータレベルよりも大きいときにパルス
を出力し、この出力パルス幅を基にデイジタルデ
ータを発生するものである。
〔発明が解決しようとする問題点〕
しかし、切換器の切換速度が早くなると、増幅
器のスルーレートに起因する波形のなまり（立ち
上がりが緩慢になる）が生じる。したがつて、直
前データレベルＧが現データレベルＨよりも低い
ときには第５図Ｂの如く、データＨ，Ｉに対応す
るパルス出力P1，P2の他に波形なまりに起因し
て余計なパルスP3が生じてしまい、パルス幅Ｔ
に誤差Teを与えてしまう。
器のスルーレートに起因する波形のなまり（立ち
上がりが緩慢になる）が生じる。したがつて、直
前データレベルＧが現データレベルＨよりも低い
ときには第５図Ｂの如く、データＨ，Ｉに対応す
るパルス出力P1，P2の他に波形なまりに起因し
て余計なパルスP3が生じてしまい、パルス幅Ｔ
に誤差Teを与えてしまう。
特に符号器の温度安定度を保つため低オフセツ
トドリフトの集積回路を増幅器に使用した場合、
一般に高安定度の集積回路は低スリユーレートで
あるため特に欠点が顕著となる。
トドリフトの集積回路を増幅器に使用した場合、
一般に高安定度の集積回路は低スリユーレートで
あるため特に欠点が顕著となる。
本発明は、時分割多重化機能をもつた逐次比較
型符号器に属するもので複数のアナログ入力部
（切換器による時分割入力部）に対し、変換すべ
きアナログデータ供給端子の直前の端子に入力信
号の最大値よりも更に大きな正の電圧を供給する
ことにより上記欠点を除去し、精度を落とすこと
なく安定度の高い時分割多重化符号器を提供する
ものである。
型符号器に属するもので複数のアナログ入力部
（切換器による時分割入力部）に対し、変換すべ
きアナログデータ供給端子の直前の端子に入力信
号の最大値よりも更に大きな正の電圧を供給する
ことにより上記欠点を除去し、精度を落とすこと
なく安定度の高い時分割多重化符号器を提供する
ものである。
以下、図面を参照して本発明の一実施例を説明
する。
する。
本発明の実施例を示す第１図およびその動作タ
イムチヤートを示す第２図を参照すると、１は回
路全体を駆動する基準発振器で発振出力信号は分
周器２によつて分周され、最適タイミングの分周
出力が振幅制限器３に供給される。
イムチヤートを示す第２図を参照すると、１は回
路全体を駆動する基準発振器で発振出力信号は分
周器２によつて分周され、最適タイミングの分周
出力が振幅制限器３に供給される。
振幅の安定化された前記分周器出力信号ａは、
積分器４によつて積分されｂ電圧比較器５に供給
される。電圧比較器５は増幅器１０の出力信号ｃ
と前記積分器出力信号とを比較し、積分器出力信
号が前記増幅器出力信号より電位が高い場合
HIGH，同様に電位が低い場合LOWのパルスを
出力するｄ。
積分器４によつて積分されｂ電圧比較器５に供給
される。電圧比較器５は増幅器１０の出力信号ｃ
と前記積分器出力信号とを比較し、積分器出力信
号が前記増幅器出力信号より電位が高い場合
HIGH，同様に電位が低い場合LOWのパルスを
出力するｄ。
ゲート回路６は前記電圧比較器出力パルスの
HIGHの時のみ前記基準発振器１の出力信号ｅを
直列一並列変換用カウンタ７に送出する。この直
列―並列変換カウンタ７に並列出力は前記ゲート
回路６から入力された信号パルスｆの数に比例し
た２進符号となる。前記増幅器出力信号の変化に
充分応答した２進符号を得るため前記直列―並列
変換用カウンタ７は前記分周器２の複数の分周出
力信号の論理積をとるリセツト回路８によつて前
記積分器４の出力信号周期に比例したタイミング
信号ｇで且つ積分開始直前にリセツトされるもの
とする。
HIGHの時のみ前記基準発振器１の出力信号ｅを
直列一並列変換用カウンタ７に送出する。この直
列―並列変換カウンタ７に並列出力は前記ゲート
回路６から入力された信号パルスｆの数に比例し
た２進符号となる。前記増幅器出力信号の変化に
充分応答した２進符号を得るため前記直列―並列
変換用カウンタ７は前記分周器２の複数の分周出
力信号の論理積をとるリセツト回路８によつて前
記積分器４の出力信号周期に比例したタイミング
信号ｇで且つ積分開始直前にリセツトされるもの
とする。
時分割多重化用切換器９の入力端子〜には
以下に述べるような信号が供給される。つまり、
端子とには入力アナログデータの負の最大値
よりも更に大きな予め定めた負電圧が電源１２か
ら供給される。第３図は、この入力端子〜に
供給される信号を示しており、端子，には負
電圧が供給されている。端子，，，，
，，には入力アナログデータの正の最大値
よりも更に大きな正の電圧が電源１１から供給さ
れている。この正の電圧供給端子の次の端子，
，，，，，に７個のアナログデータ
が供給される。つまり、アナログデータ供給端子
の直前の端子には正の電圧が供給されていること
になる。第３図には、この様子が示されている。
切換器９は積分器４の出力信号周期に比例したタ
イミングで切換えられる。
以下に述べるような信号が供給される。つまり、
端子とには入力アナログデータの負の最大値
よりも更に大きな予め定めた負電圧が電源１２か
ら供給される。第３図は、この入力端子〜に
供給される信号を示しており、端子，には負
電圧が供給されている。端子，，，，
，，には入力アナログデータの正の最大値
よりも更に大きな正の電圧が電源１１から供給さ
れている。この正の電圧供給端子の次の端子，
，，，，，に７個のアナログデータ
が供給される。つまり、アナログデータ供給端子
の直前の端子には正の電圧が供給されていること
になる。第３図には、この様子が示されている。
切換器９は積分器４の出力信号周期に比例したタ
イミングで切換えられる。
以上のように本発明ではアナログデータ供給端
子の直前端子に上記正の電圧を供給しているた
め、アナログデータ波形の始期は必らず立ち下が
ることになり、増幅器のスルーホールによる波形
なまりの影響を受けなくなる。このことは第４図
からも明らかである。第４図Ａにおいて、Ｅは三
角波、Ａは正の電圧、ＢとＣが入力アナログデー
タレベルを示し、データＢとＣは直前に必らず、
より高い正レベルの電圧Ａが存在するためＡ→
Ｂ、Ａ→Ｃの変化は必らず立ち下がり波形とな
り、この立ち下がり部分に例えなまりがあつたと
しても、そのなまり部分が同図中のΔT1，ΔT2で
示す許容時間内であれば出力パルスには全く影響
を与えず第４図Ｂの如く出力パルスが得られる。
子の直前端子に上記正の電圧を供給しているた
め、アナログデータ波形の始期は必らず立ち下が
ることになり、増幅器のスルーホールによる波形
なまりの影響を受けなくなる。このことは第４図
からも明らかである。第４図Ａにおいて、Ｅは三
角波、Ａは正の電圧、ＢとＣが入力アナログデー
タレベルを示し、データＢとＣは直前に必らず、
より高い正レベルの電圧Ａが存在するためＡ→
Ｂ、Ａ→Ｃの変化は必らず立ち下がり波形とな
り、この立ち下がり部分に例えなまりがあつたと
しても、そのなまり部分が同図中のΔT1，ΔT2で
示す許容時間内であれば出力パルスには全く影響
を与えず第４図Ｂの如く出力パルスが得られる。
また本発明の実施態様では第３図に示すよう
に、切換器入力端子の予め定めた相隣り合う端子
（１フレーム内）に負電圧を供給しており、復号
器側においてデータが負→負→正または負→負→
負→正（図中データ７は負データとなる可能性が
ある）となるタイミングを容易に見つけることが
でき、結局フレーム同期が容易となる。
に、切換器入力端子の予め定めた相隣り合う端子
（１フレーム内）に負電圧を供給しており、復号
器側においてデータが負→負→正または負→負→
負→正（図中データ７は負データとなる可能性が
ある）となるタイミングを容易に見つけることが
でき、結局フレーム同期が容易となる。
本発明は以上説明した様に、時分割多重機能を
もつた逐次比較型符号器において、切換器の複数
のアナログ入力部に対し、アナログデータ供給端
子の直前の端子に入力信号の正の最大値よりもさ
らに大きな正の電圧を供給しているので増幅器の
動作速度の影響を大幅に軽減することができる。
その結果、低雑音、高安定度の集積回路が採用で
き、符号器の高性能力をもたらす。更に本発明実
施態様における如く、上記アナログ入力部の予め
定めた相隣り合う部位には入力信号の負の最大値
よりも更に大きな負電圧を供給しているので少な
い情報で確実にフレーム同期の検出を可能とする
効果がある。
もつた逐次比較型符号器において、切換器の複数
のアナログ入力部に対し、アナログデータ供給端
子の直前の端子に入力信号の正の最大値よりもさ
らに大きな正の電圧を供給しているので増幅器の
動作速度の影響を大幅に軽減することができる。
その結果、低雑音、高安定度の集積回路が採用で
き、符号器の高性能力をもたらす。更に本発明実
施態様における如く、上記アナログ入力部の予め
定めた相隣り合う部位には入力信号の負の最大値
よりも更に大きな負電圧を供給しているので少な
い情報で確実にフレーム同期の検出を可能とする
効果がある。
第１図と第２図は本発明の一実施例を示すブロ
ツク図とそのタイムチヤート、第３図と第４図は
本発明を説明するための波形図、第５図は従来技
術の問題点を説明するための図である。 １……基準信号発振器、２……分周器、３……
振幅制限器、４……積分器、５……電圧比較器、
６……ゲート回路、７……直列―並列変換用カウ
ンタ、８……リセツト回路、９……切換器、１０
……増幅器、１１……正の電圧源、１２……負の
電圧源、１３……アナログ信号入力端子〜、
１４……並列デイジタル信号出力端子。
ツク図とそのタイムチヤート、第３図と第４図は
本発明を説明するための波形図、第５図は従来技
術の問題点を説明するための図である。 １……基準信号発振器、２……分周器、３……
振幅制限器、４……積分器、５……電圧比較器、
６……ゲート回路、７……直列―並列変換用カウ
ンタ、８……リセツト回路、９……切換器、１０
……増幅器、１１……正の電圧源、１２……負の
電圧源、１３……アナログ信号入力端子〜、
１４……並列デイジタル信号出力端子。
Claims (1)
- 【特許請求の範囲】 １ 所定の三角波信号と、切換器により時分割入
力されるアナログ電圧レベルとを比較してアナロ
グ入力電圧の変化をパルス幅の変化に変換した
後、得られたパルスの幅に比例したデイジタル２
進並列信号を作る符号器において、前記切換器の
入力端子数をアナログ入力数よりも多く設け、前
記アナログ電圧レベルが供給されている端子の切
換直前の端子に前記アナログ電圧レベルの正の最
大値よりもさらに大きな予め定めた正の電圧を供
給することを特徴とする符号器。 ２ 前記切換器の入力端子のうち予め定めた相隣
り合う端子に、前記アナログ電圧の負の最大値よ
りも更に大きな負電圧を供給することを特徴とす
る特許請求の範囲第１項記載の符号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334280A JPS5767346A (en) | 1980-10-14 | 1980-10-14 | Encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334280A JPS5767346A (en) | 1980-10-14 | 1980-10-14 | Encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5767346A JPS5767346A (en) | 1982-04-23 |
| JPS6324577B2 true JPS6324577B2 (ja) | 1988-05-21 |
Family
ID=15336551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14334280A Granted JPS5767346A (en) | 1980-10-14 | 1980-10-14 | Encoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5767346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349577U (ja) * | 1989-09-22 | 1991-05-15 | ||
| JPH0615074U (ja) * | 1992-07-30 | 1994-02-25 | 株式会社ホウエイ | 貼り付け用星空シート |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567466A (en) * | 1982-12-08 | 1986-01-28 | Honeywell Inc. | Sensor communication system |
-
1980
- 1980-10-14 JP JP14334280A patent/JPS5767346A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349577U (ja) * | 1989-09-22 | 1991-05-15 | ||
| JPH0615074U (ja) * | 1992-07-30 | 1994-02-25 | 株式会社ホウエイ | 貼り付け用星空シート |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5767346A (en) | 1982-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6044113A (en) | Digital pulse width modulator | |
| US4233591A (en) | Digital-to-analog converter of the pulse width modulation type | |
| US4017806A (en) | Phase locked oscillator | |
| US5613008A (en) | Hearing aid | |
| JPS6324577B2 (ja) | ||
| EP0586228B1 (en) | Circuit for calculating DC value in digital recording and reproducing system | |
| US5323156A (en) | Delta-sigma analog-to-digital converter | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JPH0528923B2 (ja) | ||
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
| JPS6112123A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| US4507624A (en) | Voltage-to-frequency converters | |
| JPH0744460B2 (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| US4473819A (en) | Digital-to-analog conversion apparatus with a variable active-level | |
| JPH0316190A (ja) | 半導体レーザ駆動装置 | |
| KR0155280B1 (ko) | 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 | |
| SU1275726A1 (ru) | Электропривод | |
| JPS6311914Y2 (ja) | ||
| SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
| JPS6315511A (ja) | アイソレ−タ | |
| SU1125725A1 (ru) | Цифровое устройство дл управлени импульсным преобразователем посто нного тока | |
| SU1019615A1 (ru) | Удвоитель частоты следовани импульсов | |
| SU699550A1 (ru) | Устройство дл записи информации | |
| SU1569813A1 (ru) | Устройство дл синхронизации канала ввода цифровой информации с магнитного носител | |
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 |