JPS63245957A - ラテラルｐｎｐトランジスタとその製造方法 - Google Patents
ラテラルｐｎｐトランジスタとその製造方法Info
- Publication number
- JPS63245957A JPS63245957A JP62080184A JP8018487A JPS63245957A JP S63245957 A JPS63245957 A JP S63245957A JP 62080184 A JP62080184 A JP 62080184A JP 8018487 A JP8018487 A JP 8018487A JP S63245957 A JPS63245957 A JP S63245957A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diffusion layer
- collector
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の産業上の利用分野〕
本発明は、トランジション周波数ｆ、の高いラテラルＰ
ＮＰ ｌ−ランジスタに関するもので、而も面側なラテ
ラル型ＰＮＰトランジスタの製造方法に係るものである
。
ＮＰ ｌ−ランジスタに関するもので、而も面側なラテ
ラル型ＰＮＰトランジスタの製造方法に係るものである
。
第７図は、従来のラテラルＰＮＰ トランジスタを示す
半導体装置の断面図であり、１が半導体基板、２が埋込
層、３がエピタキシャル成長層、４が分離層であり、２
０．２１．２２が夫々コレクタ、エミッタ、ベース拡散
領域である。従来のラテラルＰＮＰ トランジスタのベ
ース部は、エピタキシャル成長によって形成されたＮ導
電型のエピタキシャル成長層３である。従って、エミッ
タからコレクタにかけてドナー元素の濃度分布が均一で
アリ、ベース幅がコレクターエミッタ間耐圧の確保、及
び電流増幅率の安定性等からあまり狭く出来ない。従っ
て、ベース幅が厚い為に、キャリアのベース走行時間が
大きい欠点がある。即ち、第８図の（ロ）に示されるよ
うに、従来のラテラルＰＮＰ トランジスタのトランジ
ション周波数ｆ□は、５Ｍ１ｌｚ程度である為に、半導
体集積回路に使用し易いことやＮＰＮトランジスタと同
時に形成が可能な点と製造工数がかからない等の種々の
利点がありながら高周波回路には使用できない欠点があ
った。
半導体装置の断面図であり、１が半導体基板、２が埋込
層、３がエピタキシャル成長層、４が分離層であり、２
０．２１．２２が夫々コレクタ、エミッタ、ベース拡散
領域である。従来のラテラルＰＮＰ トランジスタのベ
ース部は、エピタキシャル成長によって形成されたＮ導
電型のエピタキシャル成長層３である。従って、エミッ
タからコレクタにかけてドナー元素の濃度分布が均一で
アリ、ベース幅がコレクターエミッタ間耐圧の確保、及
び電流増幅率の安定性等からあまり狭く出来ない。従っ
て、ベース幅が厚い為に、キャリアのベース走行時間が
大きい欠点がある。即ち、第８図の（ロ）に示されるよ
うに、従来のラテラルＰＮＰ トランジスタのトランジ
ション周波数ｆ□は、５Ｍ１ｌｚ程度である為に、半導
体集積回路に使用し易いことやＮＰＮトランジスタと同
時に形成が可能な点と製造工数がかからない等の種々の
利点がありながら高周波回路には使用できない欠点があ
った。
高周波回路に適用されるトランジション周波数ｆ、の高
いラテラルＰＮＰ トランジスタは、通常複雑な製造工
程を用いていたので、他のＮＰＮ トランジスタ等の素
子と同一製造工程で形成する場合に改善の余地があった
。又、製造コストが高価となる欠点があり、トランジシ
ョン周波数ｆ１を向上させた半導体装置を製造工数をあ
まり増やすことなく達成するのは困難な面があった。
いラテラルＰＮＰ トランジスタは、通常複雑な製造工
程を用いていたので、他のＮＰＮ トランジスタ等の素
子と同一製造工程で形成する場合に改善の余地があった
。又、製造コストが高価となる欠点があり、トランジシ
ョン周波数ｆ１を向上させた半導体装置を製造工数をあ
まり増やすことなく達成するのは困難な面があった。
本発明は、上述の如き欠点を解消する為になされたもの
であり、その主な目的は、トランジション周波数ｆ７の
高い高周波用に適したラテラルＰＮＰトランジスタを提
供するにある。
であり、その主な目的は、トランジション周波数ｆ７の
高い高周波用に適したラテラルＰＮＰトランジスタを提
供するにある。
本発明の他の目的は、簡便な製造方法によってトランジ
ション周波数ｆ７が改善できると共に、他の半導体装置
を同時に形成できるラテラルＰＮＰトランジスタの製造
方法を提供するにある。
ション周波数ｆ７が改善できると共に、他の半導体装置
を同時に形成できるラテラルＰＮＰトランジスタの製造
方法を提供するにある。
本発明のラテラルＰＮＰトランジスタは、コレクタ領域
の拡散層を形成する前にエピタキシャル層の導電型を打
ち消す低濃度のＰ型拡散層を形成し、且つエミッタ領域
部にＮ型拡散層を形成した後にエミッタ拡散層を形成す
る。これによって、ベース領域にドリフトベース（傾斜
ベース）を形成してトランジション周波数ｆ丁を高める
ものである。
の拡散層を形成する前にエピタキシャル層の導電型を打
ち消す低濃度のＰ型拡散層を形成し、且つエミッタ領域
部にＮ型拡散層を形成した後にエミッタ拡散層を形成す
る。これによって、ベース領域にドリフトベース（傾斜
ベース）を形成してトランジション周波数ｆ丁を高める
ものである。
本発明に係るラテラルＰＮＰ トランジスタとその製造
方法について第１図乃至第６図に基づき説明する。
方法について第１図乃至第６図に基づき説明する。
先ず、第１図は、本発明に係るラテラルＰＮＰトランジ
スタの実施例を示す完成された半導体装置の断面図であ
る。従来のラテラルＰＮＰ トランジスタのベース走行
時間が大きい為にトランジション周波数ｆ、が小さくな
る欠点を、斯かる本発明のラテラルＰＮＰ トランジス
タは、エミッタ側からコレクタ側に向かうベース領域に
負の濃度勾配を持たせて、この勾配を持ったベース領域
を除く他のベース領域にアクセプタ不純物を注入し、空
乏化するか、或いはＰ導電型化することによって、キャ
リアのベース走行時間を短縮してトランジション周波数
ｆ、を大きくするものである。
スタの実施例を示す完成された半導体装置の断面図であ
る。従来のラテラルＰＮＰ トランジスタのベース走行
時間が大きい為にトランジション周波数ｆ、が小さくな
る欠点を、斯かる本発明のラテラルＰＮＰ トランジス
タは、エミッタ側からコレクタ側に向かうベース領域に
負の濃度勾配を持たせて、この勾配を持ったベース領域
を除く他のベース領域にアクセプタ不純物を注入し、空
乏化するか、或いはＰ導電型化することによって、キャ
リアのベース走行時間を短縮してトランジション周波数
ｆ、を大きくするものである。
以下、第２図乃至第６図に基づいて本発明のラテラルＰ
ＮＰ トランジスタの製造方法の一実施例について説明
する。
ＮＰ トランジスタの製造方法の一実施例について説明
する。
第２図の工程は、Ｐ導電型の半導体基板１にＮ導電型の
埋込層２が形成され、且つ、Ｎｉ電型のエピタキシャル
成長層３が形成されている。その主表面より半導体基板
１に到達するＰ導電型の拡散層による分離層４が形成さ
れてエピタキシャル成長層３内にＮ導電型の島状領域が
形成される。
埋込層２が形成され、且つ、Ｎｉ電型のエピタキシャル
成長層３が形成されている。その主表面より半導体基板
１に到達するＰ導電型の拡散層による分離層４が形成さ
れてエピタキシャル成長層３内にＮ導電型の島状領域が
形成される。
且つ、その半導体基体の主表面に熱酸化膜等による絶縁
Ｎ５が形成されている。
Ｎ５が形成されている。
第３図の工程は、第２図で形成された島状領域の主表面
に被着された！！Ｓ縁膜５にエミッタ領域とコレクタ領
域が形成される為の開口部７．８がエツチングによって
形成される。その後、全面にレジスト膜６が被われた後
にコレクタ領域が形成される部分のレジスト膜６が除去
される。尚、開口部７の外周円にレジスト膜６が残され
ており、コレクタ領域の横方向への広がりを抑え、素子
面積を小さくする。続いてレジスト膜６及び絶縁膜５を
マスクとしてＰ導電型となるべきアクセブク不鈍物元素
を矢印Ａに示すように半導体基体の主表面にイオン注入
して半導体基体の主表面に不純物元素をドープする。
に被着された！！Ｓ縁膜５にエミッタ領域とコレクタ領
域が形成される為の開口部７．８がエツチングによって
形成される。その後、全面にレジスト膜６が被われた後
にコレクタ領域が形成される部分のレジスト膜６が除去
される。尚、開口部７の外周円にレジスト膜６が残され
ており、コレクタ領域の横方向への広がりを抑え、素子
面積を小さくする。続いてレジスト膜６及び絶縁膜５を
マスクとしてＰ導電型となるべきアクセブク不鈍物元素
を矢印Ａに示すように半導体基体の主表面にイオン注入
して半導体基体の主表面に不純物元素をドープする。
第４図の工程は、開口部７にレジスト膜９を被着させて
マスクを形成し開口部８を介してＮ導電型を形成するド
ナー不純物元素を矢印Ｂに示すようにイオン注入を行っ
てエピタキシャル成長層３内ドープする工程である。
マスクを形成し開口部８を介してＮ導電型を形成するド
ナー不純物元素を矢印Ｂに示すようにイオン注入を行っ
てエピタキシャル成長層３内ドープする工程である。
第５図の工程は、第３図及び第４図の工程によってイオ
ン注入によって半導体基体にドープされたアクセプタ及
びドナーの不純物元素を同時に熱処理工程で拡散するア
ニール工程である。このアニール工程によって形成され
るコレクタ領域及びエミッタ領域の拡散層１０．１１は
、拡散層１０が空乏化された、或いはエピタキシャル成
長層３が低濃度にＰ導電型化された拡散領域であり、拡
散層１１がエピタキシャル成長層３のＮ導電型の不純物
濃度より高濃度にＮ導電型不純物が拡散させた拡散領域
である。この製造工程によって傾斜ベースが形成される
。
ン注入によって半導体基体にドープされたアクセプタ及
びドナーの不純物元素を同時に熱処理工程で拡散するア
ニール工程である。このアニール工程によって形成され
るコレクタ領域及びエミッタ領域の拡散層１０．１１は
、拡散層１０が空乏化された、或いはエピタキシャル成
長層３が低濃度にＰ導電型化された拡散領域であり、拡
散層１１がエピタキシャル成長層３のＮ導電型の不純物
濃度より高濃度にＮ導電型不純物が拡散させた拡散領域
である。この製造工程によって傾斜ベースが形成される
。
第６図の工程は、前記工程で形成されている絶縁膜５を
マスクとしてコレクタ、エミッタ領域を形成するべき開
口部７及び８から熱拡散によってＰ導電型の不純物元素
を拡散させてコレクタ、エミッタ拡散層を形成する。こ
の拡散工程と同時、絶縁膜５の上に熱酸化膜等の絶縁膜
１２が被着される。その後、ベースコンタクト部を形成
する絶縁膜１２に開口部を形成して、ベース電極部の拡
散層１５を形成する。コレクタ、ベース、エミッタ領域
の拡散がなされた後に、そのコンタクト部に形成された
熱酸化膜１２を除去して配線導体１６．１７．１８が形
成され、ラテラルＰＮＰ トランジスタが形成される。
マスクとしてコレクタ、エミッタ領域を形成するべき開
口部７及び８から熱拡散によってＰ導電型の不純物元素
を拡散させてコレクタ、エミッタ拡散層を形成する。こ
の拡散工程と同時、絶縁膜５の上に熱酸化膜等の絶縁膜
１２が被着される。その後、ベースコンタクト部を形成
する絶縁膜１２に開口部を形成して、ベース電極部の拡
散層１５を形成する。コレクタ、ベース、エミッタ領域
の拡散がなされた後に、そのコンタクト部に形成された
熱酸化膜１２を除去して配線導体１６．１７．１８が形
成され、ラテラルＰＮＰ トランジスタが形成される。
尚、半導体装置の表面から見たコレクタ拡散領域１３は
、エミッタ拡散領域の外周に円形に配置されている。
、エミッタ拡散領域の外周に円形に配置されている。
無給、第３図及び第４図のイオン注入工程は、必ずしも
この製造方法に限定するものでなく、デポジットドライ
ブイン工程による拡散層を形成してもよいことは明らか
である。
この製造方法に限定するものでなく、デポジットドライ
ブイン工程による拡散層を形成してもよいことは明らか
である。
上述の如く、本発明のラテラルＰＮＰ トランジスタは
、第２図乃至第６図に示した如き製造工程によって製造
されており、コレクタ領域の拡散に先立ってイオン注入
されるアクセプタは、低濃度であって、そのアクセプタ
の濃度はエピタキシャルＮ３のＮ導電層の導電体を略打
ち消すような濃度に設定される。又、エミッタ領域に先
立ってイオン注入されるドナー不純物元素は、ベース領
域に傾斜ベースを形成する為の拡散層であり、拡散層１
０．１１は互いに近接して形成される。又、拡散１？！
１０．１１は、接触しないようにすることが良好な傾斜
ベースを形成するのに望ましい。この製造工程によって
ベース領域の傾斜ベースがより効果的に形成され、キャ
リアのベース走行時間を短縮するのに効果的で、ある。
、第２図乃至第６図に示した如き製造工程によって製造
されており、コレクタ領域の拡散に先立ってイオン注入
されるアクセプタは、低濃度であって、そのアクセプタ
の濃度はエピタキシャルＮ３のＮ導電層の導電体を略打
ち消すような濃度に設定される。又、エミッタ領域に先
立ってイオン注入されるドナー不純物元素は、ベース領
域に傾斜ベースを形成する為の拡散層であり、拡散層１
０．１１は互いに近接して形成される。又、拡散１？！
１０．１１は、接触しないようにすることが良好な傾斜
ベースを形成するのに望ましい。この製造工程によって
ベース領域の傾斜ベースがより効果的に形成され、キャ
リアのベース走行時間を短縮するのに効果的で、ある。
更に、コレクタ、エミッタ領域の拡散は、絶縁膜５をマ
スクとしてなされるので、写真化学工程で開口部７と８
の開扉のばらつきが少なくなる。
スクとしてなされるので、写真化学工程で開口部７と８
の開扉のばらつきが少なくなる。
板金ばらつきが発生したとしても、ベース濃度が制御さ
れており、電気的特性のばらつきが抑えられている。従
って、キャリアのベース走行時間が小さくなり、トラン
ジション周波数ｆＴを小さくすることができる。
れており、電気的特性のばらつきが抑えられている。従
って、キャリアのベース走行時間が小さくなり、トラン
ジション周波数ｆＴを小さくすることができる。
本発明のラテラルＰＮＰ トランジスタは、第７図に示
した従来のラテラルＰＮＰ ｌ−ランジスタと異なり、
コレクタ領域１３とエミッタ領域１４との間のベース領
域に傾斜ベースが形成される。それによって、第８図に
示す如く、トランジション周波数ｒ、が、従来のものが
１０ＭＨｚ以下であったのに対して、第８図（イ）に示
す如く、１００ＭＨ２程度に向上させることができる。
した従来のラテラルＰＮＰ ｌ−ランジスタと異なり、
コレクタ領域１３とエミッタ領域１４との間のベース領
域に傾斜ベースが形成される。それによって、第８図に
示す如く、トランジション周波数ｒ、が、従来のものが
１０ＭＨｚ以下であったのに対して、第８図（イ）に示
す如く、１００ＭＨ２程度に向上させることができる。
因みに、第８図は、トランジション周波数ｆ丁とコレク
タ電流１ｃ （ｆｔ Ｉｃ）の関係を示す図であっ
て、第８図の縦軸がトランジション周波数ｆＴであり、
横軸がコレクタ電流ＩＣである。尚、コレクタ電流！。
タ電流１ｃ （ｆｔ Ｉｃ）の関係を示す図であっ
て、第８図の縦軸がトランジション周波数ｆＴであり、
横軸がコレクタ電流ＩＣである。尚、コレクタ電流！。
が１１００ＩＩ付近で降下しているが、コレクタ電流Ｉ
、が制限されることによって、低下したものであり、素
子数を増すことによって、コレクタ電流■、を大きくす
ることができる。
、が制限されることによって、低下したものであり、素
子数を増すことによって、コレクタ電流■、を大きくす
ることができる。
更に又、拡散層１０のアクセプタ濃度、拡散層１１のド
ナー濃度、及び拡散層１０と拡散層１１の横方向の広が
り量は、素子に要求される特性に応じて、トランジショ
ン周波数ｆＴ、耐圧、コレクタ抵抗、ベース抵抗などの
特性を最適なものに制御して設定すればよい。
ナー濃度、及び拡散層１０と拡散層１１の横方向の広が
り量は、素子に要求される特性に応じて、トランジショ
ン周波数ｆＴ、耐圧、コレクタ抵抗、ベース抵抗などの
特性を最適なものに制御して設定すればよい。
又、ベースコンタクト部の拡散層１５は、エミッタ領域
部分のＮ５電型拡散層と同時に拡散することにより、ベ
ース抵抗が下げられ特性向上に寄与することができる。
部分のＮ５電型拡散層と同時に拡散することにより、ベ
ース抵抗が下げられ特性向上に寄与することができる。
本発明のラテラルＰＮＰ トランジスタは、トランジシ
ョン周波数ｆ、を８０Ｍ１ｌｚ以上に向上させることが
できるので、高周波用のラテラルＰＮＰトランジスタと
して極めて有効であると共に、極めて簡単な製造工程に
よって、形成できる利点を有するものである。
ョン周波数ｆ、を８０Ｍ１ｌｚ以上に向上させることが
できるので、高周波用のラテラルＰＮＰトランジスタと
して極めて有効であると共に、極めて簡単な製造工程に
よって、形成できる利点を有するものである。
第１図は、本発明に係るラテラル型ＰＮＰ トランジス
タの実施例を示す断面図、第２図乃至第６図は、本発明
に係るラテラル型ＰＮＰ トランジスタの製造方法の一
実施例を説明する為の断面図、第７図は、従来のラテラ
ル型ＰＮＰ トランジスタの例を示す断面図、第８図は
、従来の及び本発明に係るラテラル型ＰＮＰ トランジ
スタのトランジション周波数とコレクタ電流（ｆｔ−１
ｃ）の関係を説明する為の説明図である。 １：半導体基板、２：埋込層、３：エピタキシャル成長
層、４：分離層、５：絶縁膜、６，９ニレジスト膜、７
．８：開口部、ＩＯ：Ｐ導電型の不純物元素がドープさ
れた拡散層、１１：Ｎ導電型の拡散層、１２：絶縁膜、
１３：コレクク拡散領域、１４：エミッタ拡散領域、１
５：ベースコンタクト部の拡散層、１６：コレクタ電極
の配線導電体、１７：エミッタ電極の配線導電体、１８
：電極の配線導電体
タの実施例を示す断面図、第２図乃至第６図は、本発明
に係るラテラル型ＰＮＰ トランジスタの製造方法の一
実施例を説明する為の断面図、第７図は、従来のラテラ
ル型ＰＮＰ トランジスタの例を示す断面図、第８図は
、従来の及び本発明に係るラテラル型ＰＮＰ トランジ
スタのトランジション周波数とコレクタ電流（ｆｔ−１
ｃ）の関係を説明する為の説明図である。 １：半導体基板、２：埋込層、３：エピタキシャル成長
層、４：分離層、５：絶縁膜、６，９ニレジスト膜、７
．８：開口部、ＩＯ：Ｐ導電型の不純物元素がドープさ
れた拡散層、１１：Ｎ導電型の拡散層、１２：絶縁膜、
１３：コレクク拡散領域、１４：エミッタ拡散領域、１
５：ベースコンタクト部の拡散層、１６：コレクタ電極
の配線導電体、１７：エミッタ電極の配線導電体、１８
：電極の配線導電体
Claims (2)
- （１）ラテラルＰＮＰトランジスタに於いて、他のエピ
タキシャル成長層から分離されている島状領域と、該島
状領域に形成された同一導電型の第１と第２の拡散層か
らなるコレクタ拡散層、及び該コレクタ拡散層に囲まれ
た第二導電型のエピタキシャル成長層に形成される第二
導電型の拡散層と該第二導電型の拡散層内に形成される
第一導電型のエミッタ拡散層とを含み、前記コレクタ拡
散層の第１の拡散層に近接して前記エミッタ拡散層の周
縁の該第二導電型の拡散層が、配置されたことを特徴と
するラテラルＰＮＰトランジスタ。 - （２）第一導電型の半導体基板に第二の導電型の埋込層
が形成され、且つ第二導電型のエピタキシャル成長層を
形成して半導体基体を得る工程と、該エピタキシャル成
長層に該半導体基板に到達する分離層を設けて島状領域
を形成する工程と、該半導体基体の主表面に絶縁膜を形
成してコレクタ領域が形成される部分に開口部を設けて
第一導電型の第一の不純物元素をドープし、且つ該コレ
クタ領域に囲まれた部分に第二の導電型の第二の不純物
元素をドープし、続いて該第一と第二の不純物元素を同
時に拡散する工程と、前記第一と第二の不純物元素が拡
散された領域に夫々第一の導電型の拡散層を形成してエ
ミッタ拡散層とコレクタ拡散層を形成する工程とを含む
ことを特徴とするラテラルＰＮＰトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080184A JPS63245957A (ja) | 1987-04-01 | 1987-04-01 | ラテラルｐｎｐトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080184A JPS63245957A (ja) | 1987-04-01 | 1987-04-01 | ラテラルｐｎｐトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245957A true JPS63245957A (ja) | 1988-10-13 |
Family
ID=13711279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62080184A Pending JPS63245957A (ja) | 1987-04-01 | 1987-04-01 | ラテラルｐｎｐトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| CN112993015A (zh) * | 2021-02-26 | 2021-06-18 | 西安微电子技术研究所 | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 |
-
1987
- 1987-04-01 JP JP62080184A patent/JPS63245957A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| CN112993015A (zh) * | 2021-02-26 | 2021-06-18 | 西安微电子技术研究所 | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 |
| CN112993015B (zh) * | 2021-02-26 | 2023-02-07 | 西安微电子技术研究所 | 一种基于集电区双扩散的高厄利电压横向pnp晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| US3971059A (en) | Complementary bipolar transistors having collector diffused isolation | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| EP0685891B1 (en) | Integrated semiconductor diode | |
| US5837553A (en) | Method of making high voltage, junction isolation semiconductor device having dual conductivity type buried regions | |
| JPS63245957A (ja) | ラテラルｐｎｐトランジスタとその製造方法 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| KR0152680B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPS62200766A (ja) | 高耐圧ｄｓａｍｏｓｆｅｔ素子の製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH10242311A (ja) | 半導体装置及びその製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPH0499387A (ja) | 半導体集積回路 | |
| JPH04112539A (ja) | 半導体装置の製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH0553300B2 (ja) | ||
| JPH04297070A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JPH0235470B2 (ja) | ||
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 |