JPS6324664Y2 - - Google Patents
Info
- Publication number
- JPS6324664Y2 JPS6324664Y2 JP1980086792U JP8679280U JPS6324664Y2 JP S6324664 Y2 JPS6324664 Y2 JP S6324664Y2 JP 1980086792 U JP1980086792 U JP 1980086792U JP 8679280 U JP8679280 U JP 8679280U JP S6324664 Y2 JPS6324664 Y2 JP S6324664Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- shift register
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はリトリガ・モノステーブルマルチバイ
ブレータさらに詳しくは正確に設定されたパルス
幅を有するパルスを出力し得るリトリガ・モノス
テーブルマルチバイブレータに関するものであ
る。
ブレータさらに詳しくは正確に設定されたパルス
幅を有するパルスを出力し得るリトリガ・モノス
テーブルマルチバイブレータに関するものであ
る。
従来のリトリガ・モノステーブルマルチバイブ
レータはキヤパシタＣと抵抗Ｒ等を用いた時定数
を利用して最終のトリガ点からある定められた時
定数時間パルスを発生させ続けるものであつた。
しかしながらこのようにRC等の時定数を利用し
たリトリガ・モノステーブルマルチバイブレータ
においてはRC等の時定数あるいはその他の付属
回路のバラツキにより設定パルス幅に大きなバラ
ツキがあり時間検出等の精密な精度を必要とする
目的には利用することが出来ないのが現状であ
る。
レータはキヤパシタＣと抵抗Ｒ等を用いた時定数
を利用して最終のトリガ点からある定められた時
定数時間パルスを発生させ続けるものであつた。
しかしながらこのようにRC等の時定数を利用し
たリトリガ・モノステーブルマルチバイブレータ
においてはRC等の時定数あるいはその他の付属
回路のバラツキにより設定パルス幅に大きなバラ
ツキがあり時間検出等の精密な精度を必要とする
目的には利用することが出来ないのが現状であ
る。
本考案の目的は正確に設定されたパルス幅を有
するパルスを出力するリトリガ・モノステーブル
マルチバイブレータを提供することにある。
するパルスを出力するリトリガ・モノステーブル
マルチバイブレータを提供することにある。
本考案によれば複数段のステージを有し、クロ
ツクパルスと単発入力パルスを入力し該単発入力
パルスをクロツクパルスにより該各ステージを順
次シフトし、かつ該各ステージの状態を出力し得
るシフトレジスタと、該シフトレジスタの各ステ
ージの出力に接続されるオア回路またはナンド回
路とにより構成され、前記クロツクパルスの周期
および前記シフトレジスタのシフトレジスタのス
テージ段数とにより決定されるパルス幅を有する
出力パルスを前記オア回路またはナンド回路の出
力として得ることを特徴とするリトリガ・モノス
テーブルマルチバイブレータが提案される。
ツクパルスと単発入力パルスを入力し該単発入力
パルスをクロツクパルスにより該各ステージを順
次シフトし、かつ該各ステージの状態を出力し得
るシフトレジスタと、該シフトレジスタの各ステ
ージの出力に接続されるオア回路またはナンド回
路とにより構成され、前記クロツクパルスの周期
および前記シフトレジスタのシフトレジスタのス
テージ段数とにより決定されるパルス幅を有する
出力パルスを前記オア回路またはナンド回路の出
力として得ることを特徴とするリトリガ・モノス
テーブルマルチバイブレータが提案される。
以下本考案にかかるリトリガ・モノステーブル
マルチバイブレータの実施例について図面により
詳細に説明する。
マルチバイブレータの実施例について図面により
詳細に説明する。
第１図は本考案にかかる回路の１実施例であつ
て、シフトレジスタ１とオア回路２によつて構成
され、入力端子よりパルス幅TINを有する単発パ
ルスがシフトレジスタ１に入力される。シフトレ
ジスタ１には水晶等により較正された正確なクロ
ツクパルスが入力されそのクロツクパルスによつ
てシフトレジスタ１に入力されたパルスはシフト
レジスタを構成する各ステージに順次シフトされ
る。このステージの出力はオア回路２に入力され
る。するとオア回路２の出力はその回路の入力に
接続されたシフトレジスタの出力がすべて“０”
になるまで“１”を出力する。第１図の回路にお
ける各部の動作波形を第２図Ａ，Ｂについて説明
する。
て、シフトレジスタ１とオア回路２によつて構成
され、入力端子よりパルス幅TINを有する単発パ
ルスがシフトレジスタ１に入力される。シフトレ
ジスタ１には水晶等により較正された正確なクロ
ツクパルスが入力されそのクロツクパルスによつ
てシフトレジスタ１に入力されたパルスはシフト
レジスタを構成する各ステージに順次シフトされ
る。このステージの出力はオア回路２に入力され
る。するとオア回路２の出力はその回路の入力に
接続されたシフトレジスタの出力がすべて“０”
になるまで“１”を出力する。第１図の回路にお
ける各部の動作波形を第２図Ａ，Ｂについて説明
する。
第２図Ａは入力パルスがクロツクパルスの周期
と同じパルス幅を有する場合であつて、第２図Ａ
においてａはクロツクパルス波形、ｂは入力パル
ス波形、ｃ，ｄ，ｅ，ｆ，ｇはシフトレジスタ１
においておける各ステージの出力で、回路２の入
力端子に入力される波形を、ｈはパルス幅TWを
有する出力波形であつてオア回路２の出力を示
す。第２図Ａに示す場合はシフトレジスタ１のス
テージの段数が５である場合であるが一般にｎ段
の場合について出力パルス幅TWとクロツクパル
ス周期TCとシフトレジスタの段数Ｎとの間には
次式のごとき関係が成立する。
と同じパルス幅を有する場合であつて、第２図Ａ
においてａはクロツクパルス波形、ｂは入力パル
ス波形、ｃ，ｄ，ｅ，ｆ，ｇはシフトレジスタ１
においておける各ステージの出力で、回路２の入
力端子に入力される波形を、ｈはパルス幅TWを
有する出力波形であつてオア回路２の出力を示
す。第２図Ａに示す場合はシフトレジスタ１のス
テージの段数が５である場合であるが一般にｎ段
の場合について出力パルス幅TWとクロツクパル
ス周期TCとシフトレジスタの段数Ｎとの間には
次式のごとき関係が成立する。
TW＝NTC (1)
第２図Ｂは入力パルスがクロツクパルスの周期
の２倍のパルス幅を有する場合であつて、第２図
Ｂにおいて第２図Ａとも同じくａはクロツクパル
ス波形、ｂは入力パルス波形、ｃ，ｄ，ｅ，ｆ，
ｇはシフトレジスタ１において順次シフトされて
オア回路２のおのおのの入力端子に入力する波形
を、ｈはパルス幅TWを有する出力波形であつて
オア回路２の出力を示す。第２図Ｂに示す場合に
おいてもシフトレジスタ１の段数が５である場合
であるが一般にｎ段の場合について出力パルス幅
TWと入力パルス幅TINとクロツクパルス周期TC
とシフトレジスタの段数Ｎとの間には次式のごと
き関係が成立する。
の２倍のパルス幅を有する場合であつて、第２図
Ｂにおいて第２図Ａとも同じくａはクロツクパル
ス波形、ｂは入力パルス波形、ｃ，ｄ，ｅ，ｆ，
ｇはシフトレジスタ１において順次シフトされて
オア回路２のおのおのの入力端子に入力する波形
を、ｈはパルス幅TWを有する出力波形であつて
オア回路２の出力を示す。第２図Ｂに示す場合に
おいてもシフトレジスタ１の段数が５である場合
であるが一般にｎ段の場合について出力パルス幅
TWと入力パルス幅TINとクロツクパルス周期TC
とシフトレジスタの段数Ｎとの間には次式のごと
き関係が成立する。
TW＝NTC＋TIN−TC (2)
第２図ＡおよびＢを比較すると第２図Ａは第２
図Ｂにおいて TIN−TC＝０ なる特種の場合と考えることができる。
図Ｂにおいて TIN−TC＝０ なる特種の場合と考えることができる。
第１図の実施例においては入力パルスの極性が
正極性の場合について示したが入力パルスが負極
性の場合においても第１図の場合と同様な出力パ
ルスを得ることができるものであつてこれを本考
案の他の実施例として第３図に示す。第３図にお
いてはシフトレジスタ３とナンド回路４とを用い
ることにより負極性の入力パルスに対してもシフ
トレジスタ３の出力のナンドをとることによつて
正極性の出力パルスを得ることができる。第３図
の回路の各部波形は第１図の回路に対して第２図
Ａ，Ｂに示した各部波形より容易に理解できるの
でここにおいてはその説明を省略する。
正極性の場合について示したが入力パルスが負極
性の場合においても第１図の場合と同様な出力パ
ルスを得ることができるものであつてこれを本考
案の他の実施例として第３図に示す。第３図にお
いてはシフトレジスタ３とナンド回路４とを用い
ることにより負極性の入力パルスに対してもシフ
トレジスタ３の出力のナンドをとることによつて
正極性の出力パルスを得ることができる。第３図
の回路の各部波形は第１図の回路に対して第２図
Ａ，Ｂに示した各部波形より容易に理解できるの
でここにおいてはその説明を省略する。
第１図および第３図のモノステーブルマルチバ
イブレータにおいて出力パルス幅の設定精度を上
げるためにはクロツクパルスの繰返し周期を速く
しシフトレジスタのステージ段数を多くすればよ
いことは勿論である。
イブレータにおいて出力パルス幅の設定精度を上
げるためにはクロツクパルスの繰返し周期を速く
しシフトレジスタのステージ段数を多くすればよ
いことは勿論である。
以上詳細に説明したごとく本考案にかかる回路
を用いれば従来不可能であつた出力パルス幅精度
を設定することができ時間検出等の精密使用用途
に用いてその効果は頗る大である。
を用いれば従来不可能であつた出力パルス幅精度
を設定することができ時間検出等の精密使用用途
に用いてその効果は頗る大である。
第１図は本考案にかかるモノステーブルマルチ
バイブレータの１実施例のブロツク図、第２図
Ａ，Ｂは第１図のブロツク図の各部動作波形図、
第３図は本考案にかかるモノステーブルマルチバ
イブレータの他の実施例のブロツク図である。 図において、１および３がシフトレジスタ、２
がオア回路、４がナンド回路である。
バイブレータの１実施例のブロツク図、第２図
Ａ，Ｂは第１図のブロツク図の各部動作波形図、
第３図は本考案にかかるモノステーブルマルチバ
イブレータの他の実施例のブロツク図である。 図において、１および３がシフトレジスタ、２
がオア回路、４がナンド回路である。
Claims (1)
- 複数段のステージを有し、クロツクパルスと単
発入力パルスを入力し該単発入力パルスをクロツ
クパルスにより該各ステージを順次シフトし、か
つ該ステージの状態を出力し得るシフトレジスタ
と、該シフトレジスタの各ステージの出力に接続
されるオア回路またはナンド回路とにより構成さ
れ、前記クロツクパルスの周期および前記シフト
レジスタのシフトレジスタのステージ段数とによ
り決定されるパルス幅を有する出力パルスを前記
オア回路またはナンド回路の出力として得ること
を特徴とするリトリガ・モノステーブルマルチバ
イブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980086792U JPS6324664Y2 (ja) | 1980-06-23 | 1980-06-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980086792U JPS6324664Y2 (ja) | 1980-06-23 | 1980-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5711833U JPS5711833U (ja) | 1982-01-21 |
| JPS6324664Y2 true JPS6324664Y2 (ja) | 1988-07-06 |
Family
ID=29448939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980086792U Expired JPS6324664Y2 (ja) | 1980-06-23 | 1980-06-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324664Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4912853U (ja) * | 1972-05-10 | 1974-02-02 |
-
1980
- 1980-06-23 JP JP1980086792U patent/JPS6324664Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5711833U (ja) | 1982-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JPS6324664Y2 (ja) | ||
| JPH07280857A (ja) | パルス幅測定回路 | |
| US3459053A (en) | Analog accelerometer having a digital output signal | |
| SU533939A2 (ru) | Устройство дл определени критического пути сетевого графика | |
| SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
| SU1649560A1 (ru) | Устройство дл анализа параметров графа | |
| SU1114975A1 (ru) | Цифровое устройство сдвига фазы | |
| JPH01143978A (ja) | 遅延時間測定回路 | |
| SU555342A1 (ru) | Устройство дл измерени скорости вращени | |
| JPH0333013Y2 (ja) | ||
| SU1608683A1 (ru) | Устройство дл решени задач на графах | |
| SU518775A1 (ru) | Устройство дл моделировани электронных схем | |
| JPS6027970Y2 (ja) | Ｉｃ試験装置用タイミング発生装置 | |
| SU1372327A2 (ru) | Устройство дл формировани тестовых воздействий | |
| JPH01311614A (ja) | モノマルチバイブレータ | |
| SU1508232A1 (ru) | Импульсно-цифровой вычислительный узел | |
| JPS6221069Y2 (ja) | ||
| SU1683037A1 (ru) | Устройство дл решени задач на графах | |
| SU935815A2 (ru) | Цифровой фазометр мгновенных значений | |
| SU1277141A1 (ru) | Делительное устройство | |
| JPH044285Y2 (ja) | ||
| SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
| SU1167592A1 (ru) | Устройство дл управлени вибрационными установками | |
| SU1328762A1 (ru) | Цифровой фазометр мгновенных значений |