JPS63248164A - トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタに係り、特に、高い電流増幅率
を有し、高速動作に好適なヘテロ接合バイポーラトラン
ジスタに関する。

〔従来の技術〕

従来のへテロ接合バイポーラトランジスタは、例えば、
昭和５８年出願公開第１４２５７４号に記載されている
。従来のこのようなトランジスタは、ベース領域が周期
の一様な超格子構造で形成され、かつ、該超格子構造の
ドーピングレベルがエミッタ領域側からコレクタ領域側
へ漸次減少する構造を有していた。このトランジスタに
おいては、エミッタ領域から注入された電子または正孔
が、ベース領域中を拡散するのに加え、トンネル効果お
よび内部電界によるドリフトによって移動するため、ベ
ース領域における電子または正孔の走行時間が大幅に短
縮され、高速化が可能となった。

〔発明が解決しようとする問題点〕

上記の従来技術のトランジスタでは、ベース領域中に内
部電界を形成する構成のため、超格子構造を構成する各
層毎に順次ドーピングレベルを変える手法が用いられて
いた。しかし、このような構造では、製造プロセス上、
その制御性、再現性に問題を生じ易い問題がある。さら
に、ベース領域からの正孔のエミッタ領域への注入を防
止することは十分ではなかった。

本発明の目的は、再現性良く作製可能な超格子構造から
成るベース領域を有し、高速特性を実現できるヘテロ接
合バイポーラトランジスタの構造を提供することにある
。

〔問題点を解決するための手段〕

本発明は、上記目的を達成するために、超格子構造によ
り構成されるベース領域において、該ベース領域の超格
子構造の膜厚の繰り返し周期が異なっていることを最も
主要な特徴とする。

さらに詳しく述べると、上記構造において、注入された
電子または正孔がトンネル効果により通過できるように
障壁層を充分薄くシ、かつ各層の組成、ドーピングレベ
ルを変えることなく、各層の膜厚を変化させ、各層の膜
厚の繰り返し周期がエミッタ領域側からコレクタ領域側
へ向かって漸次増加する構造とする。

〔作用〕

第１図（ａ）は１本発明の代表的な例としてのｎｐｎ型
へテロ接合バイポーラトランジスタのバンド構造を示す
図、（ｂ）は、該トランジスタのベース領域のバンド構
造を示す図である。以下、その動作を説明する。

図において、１１はエミッタ領域、１２はベース領域、
１３はコレクタ領域、１４はベース領域１２の超格子構
造を構成するｐ型もしくはアンドープの第１の半導体層
、１５はベース領域１２の超格子構造を構成するｐ型も
しくはアンドープの第２の半導体層、Ｅｖは価電子帯、
ＥＦはフェルミレベル、ＥＣは伝導帯をそれぞれ示す。

ｎｐｎ型トランジスタの場合は、ベース領域１２がｐ型
もしくはアンドープの第１の半導体層１４とｐ型もしく
はアンドープの第２の半導体層１５との超格子構造から
成り、第２の半導体層１５の電子親和力は、第１の半導
体層１４より大きく、また、ｐ型もしくはアンドープの
第２の半導体層】５のエネルギーギャップは、第１の半
導体層１４より大きい。

また、第１の半導体層１４の各膜厚は、電子がトンネル
効果によって通過できるように充分薄い構造となってい
る。さらに、第２の半導体層１５の膜厚の繰り返し周期
は、エミッタ領域１１側からコレクタ領域１３側へ向か
って漸次増加するように形成されている。

このような構造において、ベース領域１２の伝導帯には
、量子レベルが形成される。そのエネルギーレベルは、
第２の半導体層１５の膜厚によって異なり、該層の膜厚
が薄いほど高く、厚くなるにつれて次第に低くなってい
く。したがって、（ｂ）に示すようなバンド構造を有す
るベース領域が構成されると、伝導帯に形成されるサブ
バンドのエネルギーレベルは、エミッタ領域１１側はど
高く。

コレクタ領域１３側へ行くにつれて次第に低くなってい
くことは明らかである。このような状況において、エミ
ッタ領域１１側から注入された電子は、上述のようにベ
ース領域１２内に形成された傾斜したサブバンドを走行
してコレクタ領域１３に到達する。この際、電子は傾斜
したサブバンド内において生じた実効的な内部電界によ
り加速されるため、注入電子は拡散による場合よりもさ
らに走行時間を小さくすることが可能となる。また、ベ
ース領域１２を構成する例えばＡｎ　Ｇ　ａ　Ａ　ｓ層
は、多層化すなわち超格子構造により、エミッタ領域１
３への正孔の注入を防止でき、電子のベース注入効率が
高くなる。

以上述べたような作用により１本発明の構造を有するｎ
ｐｎ型へテロ接合バイポーラトランジスタでは、高速特
性を得ることが可能となる。

第２図（ａ）は、本発明の代表的な別の例としてｐｎｐ
型へテロ接合バイポーラトランジスタのバンド構造を示
す図、（ｂ）は、該トランジスタのベース領域のバンド
構造を示す図である。

図において、２１はエミッタ領域、２２はベース領域、
２３はコレクタ領域、２４はベース領域２２の超格子構
造を構成するｎ型もしくはアンドープの第３の半導体層
、２５はベース領域２２の超格子構造を構成するｎ型も
しくはアンドープの第４の半導体層。

Ｅｖは価電子帯、ＥＦはフェルミレベル、ＥＣは伝導帯
を示す。

ベース領域を走行する少数キャリアが正孔であるｐｎｐ
型トランジスタの場合は、第２図に示すように、ベース
領域２２がｎ型もしくはアンドープの第３の半導体層２
４とｎ型もしくはアンドープの第４の半導体層２５との
繰り返しから成り、第４の半導体層２５の電子親和力と
エネルギーギャップとの和、およびエネルギーギャップ
は、第３の半導体層２４よりもそれぞれ小さい。また、
第３の半導体層２４の各膜厚は、正孔がトンネル効果に
よって通過できるように充分薄い構造となっている。さ
らに、第４の半導体層２５の膜厚の繰り返し周期は、エ
ミッタ領域２Ｉ側からコレクタ領域２３側へ向かって漸
次増加するように形成されている。

このような構造により、ｎｐｎ型トランジスタの場合と
同様に、エミッタ領域２１から注入された正孔は、トン
ネル効果、および傾斜したサブバンドによる電界効果に
より、ベース領域における正孔の走行時間が短縮され、
高速のｐｎｐ型へテロ接合バイポーラトランジスタが実
現できる。

なお、第１図および第２図に示したトランジスタにおい
て、ベース領域の超格子構造を構成する層１４．２４の
膜厚は約５〜３０人、エミッタ領域側からコレクタ領域
側へ向かって漸次膜厚を増加させる層１５．２５の膜厚
は約５〜２００人が適用範囲として望ましい。

〔実施例〕

実施例　１ 第３図は、本発明の第１の実施例の、コレクタ電極を基
板裏側に設けたｎｐｎ型トランジスタの断面構造を示す
図である。

第３図において、３１はｎ型ＧａＡｓ基板、３２はｎ２
型ＧａＡｓ層（コレクタ層）、３３はｎ−型ＧａＡｓ層
、３４は超格子構造から成るベース層、３５はｎ型Ａ（
ＬｘＧａ□−ｘＡｓ層（エミツタ層）、３６はｎ型Ｇ　
；＊　Ａ　ｓ層、３７はコレクタ電極、３８はエミッタ
電極、３９はベース電極である。

まず、Ｓｉを２　Ｘ　１０”　ｒｎ−３含有するｎ型Ｇ
ａＡｓ基板３１上にＭＢＥ法によりＳｉを２Ｘ１０”■
−３含有するｎ＋型ＧａＡｓ層３２をコレクタ層として
膜ｊり５０００　Ａ形成し、次いで、ＳｉをｌＸｌ０”
（１）−３含有するｎ−型ＧａＡｓ層３３を膜厚３００
０人形成する。

次に、Ｂｅを２　Ｘ　ｔｏ１ｇｃ＋ｎ−’含有するｐＪ
ＪＡＱｘＧａｓ、　−ｘ　Ａ　ｓ層（ｘ−０，３）とア
ンドープＧ　ａ　Ａ　ｓ層との超格子構造から成るベー
ス層３４を形成する。ここでは、ｐ型ＡＩＬｘＧａ、−
８Ａｓ　（ｘ−０，３）層の膜厚を各々２０人と一定に
形成し、アンドープＧａＡｓ層の膜厚をコレクタ側で最
大となり、エミッタ側において最小となるように、コレ
クタ側からエミッタ側へ向かってアンドープＧ　ａ　Ａ
　ｓ層の膜厚が徐々に減少するように形成する。ここで
は、コレクタに最も近い層の膜厚を１００人とし、エミ
ッタに向けて順次５人ずつ減少させ、アンドープＧａＡ
ｓ層の１６層目がエミッタに最も近い層で、２５人の膜
厚となるようにし、全体で１３２０人厚の超格子ベース
層３４を形成する。

次に、Ｓｉを５Ｘ１０１７ａｎ−’含有するｎ型Ａ１１
ｘＧａ、−イＡｓ層３５（ｘ〜０．３）をエミツタ層と
して膜厚２０００人形成し、さらに、オーミック電極を
取り出し易くするためにＳｉを３ＸＩＯ”の−３含有す
るｎ型ＧａＡｓ層３６を膜厚２０００人形成した。

次に、図示しない５ｉｎ２膜をＣＶＤ法により全面に膜
厚３０００人形成した後、裏面にコレクタ電極３７とし
てＡｕＧｅ／Ｎｉ／Ａｕ層を真空蒸着し、通常のホトリ
ソグラフィーを用いてｎ型ＧａＡｓ［３６ヘエミツタ電
極３８としてＡｕＧｅ／Ｎｉ／Ａｕ層を蒸着した。続い
て、４００℃３分間のアロイをＨ，雰囲気で行い、オー
ミック接触を得た。

次いで、通常のホトリソグラフィーおよびエツチング法
を用いてｎ型ＡｆｌＸＧ　ａｌ−Ｘ　Ａ　ｓ層３５、ｎ
型ＧａＡｓ層３６をパターニングした後、真空蒸着、ホ
トリソグラフィーおよびエツチング法によりＣｒ／Ａｕ
層からなるベース電極３９を形成し、３００℃、１０分
間の７０イによりオーミック接触を得、ヘテロ接合バイ
ポーラトランジスタを完成した。

実施例　２ 次に、第２図（ａ）〜（ｂ）に示したｐｎｐ型トランジ
スタの実施例について、第４図に示す断面構造図を用い
て説明する。

第４図において、４１はｐ型ＧａＡｓ基板、４２はＰ型
ＧａＡｓ層（コレクタ［）　、　４３はアンドープＧ　
ａ　Ａ　ｓ層、４４は超格子構造から成るベース層、４
５はｐ型ＡＥＬｘ　Ｇ　ａ、　−Ｘ　Ａ　ｓ層（エミッ
タｆｆ）　、　４６はｐ型ＧａＡｓ層、４７はコレクタ
電極、４８はエミッタ電極、４９はベース電極である。

このような構造のトランジスタを製造するには、まず、
Ｇｅを２Ｘ１０”ａｎ−’含有するｐ型ＧａＡｓ基板４
１上に、ＭＢＥ法によりＢｅを２Ｘ１０１ｇＧ＋１−’
含有するｐ型ＧａＡｓＪＮ４２をコレクタ層として膜厚
５０００人形成し１次いでアンドープＧａＡｓ層４３を
膜／！ｉ［３０００人形成する。

次に、Ｓｉを２ＸｌＯ”ｃｎ−’含有するｎ型Ａｌｌ。

Ｇａｔ−ｘＡｓ／ｊ：とアンドープａ　ａ　Ａ　ｓ　Ｍ
との超格子°構造からなるベース層４４を形成する。こ
こでは、ｎ型ＭｘＧ’ａ１−ｘＡｓ層（ｘ〜０．３）の
膜厚を２０人として一定に形成し、アンドープＧａＡｓ
層の膜厚をコレクタ側で最大、エミッタ側で最小となる
ように漸次減少させる。本実施例では、コレクタに最も
近いアンドープａ　ａ　Ａ　Ｓ　／Ｎを膜厚１００人と
して、エミッタに向けて５人ずつ減少し、ベース層全体
のＩＦ）厚が約１０００人となるようにした。その結果
、エミッタに最も近いアンドープＧａＡｓ層の膜厚は約
４０人であった。

次に、Ｂｅを５　Ｘ　１０”Ｃ！１１−’含有するｐ型
ＡｎＸＧＱｘ　−ｘ　Ａ　５層（ｘ　〜０．３）　４５
を膜厚１０００人形成し。

ざらにオーミック電極を取り易くするため、　Ｂｅを２
　Ｘ　１０Ｌｓａｓ−’含有するｐ型ＧａＡｓＪｔ！ｊ
４６を膜厚１０００人形成した。

次に、裏面にコレクタ電極４７、エミッタ電極４８とし
てＺｎ／Ａｕ蒸着膜を、ベース電極４９としてＡｕＧｅ
／Ｎｉ／Ａｕ蒸着膜を、実施例１で述べたように通常の
真空蒸着、ホトリソグラフィー、アロイ化技術を用いて
形成し、各々オーミック接触を得、ヘテロ接合バイポー
ラトランジスタを完成した。

上記実施例１．２では、ＡＱＧａＡｓ／ＧａＡｓヘテロ
接合系で本発明を実施した場合について説明したが、他
のへテロ接合系を用いても本発明は有効である。例えば
、ＩｎＧａＡｓ／ＩｎＡＱＡｓ、ＩｎＰ／Ｉ　ｎ　Ｇ　
ａ　Ａ　ｓ　Ｐ　、Ｇ　ａ　Ａ　ｓ　／　ＡＱ　Ｇ　ａ
　Ａ　ｓ　Ｐ、ＩｎＰ／ＩｎＧａＡｓ、ＩｎＡｓ／Ｇａ
ＡｓＳｂ、ＣｄＴｅ／Ｉｎ５ｂ、ＧａＳｂ／ＩｎＡｓ等
である。その他、本発明は上記実施例に限定されないの
は、言うまでもない。

〔発明の効果〕

本発明によれば、ベース層にエミッタ側からコレクタ側
へ向かって周期が漸次増加する超格子を用いることによ
り、実効的な内部電界が形成されるため、エミッタから
注入されたキャリアのベース走行時間は、トンネル効果
および内部電界によって減少し、高速化が実現さ九る。

また、ベース中の成分組成、ドーピングレベルを変える
ことなく、膜厚制御だけで上述の構造を実現できるため
。

作製が容易になり、かつ再現性の大幅な改善が可能とな
る。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明のｎｐｎ型へテロ接合
バイポーラトランジスタのエネルギーバンド図、第２図
（ａ）、（ｂ）は、本発明のｐｎｐ型へテロ接合バイポ
ーラトランジスタのエネルギーバンド図、第３図は１本
発明の第１の実施例のｎｐｎ型へテロ接合バイポーラト
ランジスタの断面構造図、第４図は、本発明の第２の実
施例のｐｎｐ型へテロ接合バイポーラトランジスタの断
面構造図である。 Ｅｃ・・・伝導帯 Ｅｖ・・・価電子帯 ＥＦ・・・フェルミレベル 】】、２１・・・エミッタ領域 １２．２２・・・ベース領域 １３、２３・・・コレクタ領域 １４・・・ｐ型の第１の半導体層 １５・・・ｐ型もしくはアンドープの第２の半導体層２
４・・・ｎ型の第３の半導体層 ２５・・・ｎ型もしくはアンドープの第４の半導体層３
１−ｎ型ＧａＡｓ基板 ３２．３３．３６−ｎ型ＧａＡｓ層 ３４−ＧａＡｓ／ＡｆｌＧａＡｓ超格子ベース層３５−
ｎ型ＡｌｌＧａＡｓＦ３ ３７・・・コレクタ電極 ３８・・・エミッタ電極 ３９・・・ベース電極 ４＋−ｐ型Ｇ　ａ　Ａ　ｓ基板 ４２．４６＝−ｐ型ＧａΔＳ層 ４３・・・アンドープＧａＡｓ層 ４４・＝ＧａＡｓ／Ａ（ｌＧａＡｓ超格子ベース層４５
−ｐ型Ａ（Ｌ　Ｇ　ａ　Ａ　ｓ層 ４７・・・コレクタ電極 ４８・・・エミッタ電極 ４９・・・ベース電極

Claims (1)

1. 【特許請求の範囲】 １、ベース領域とエミッタ領域とコレクタ領域とを具備
   して成るへテロ接合バイポーラトランジスタにおいて、
   上記ベース領域が超格子構造から成り、かつ該ベース領
   域の超格子構造の膜厚の繰り返し周期が異なっているこ
   とを特徴とするトランジスタ。 ２、上記ベース領域の超格子構造の膜厚の繰り返し周期
   が、エミッタ領域側からコレクタ領域側へ漸次増加して
   いることを特徴とする特許請求の範囲第１項記載のトラ
   ンジスタ。３、上記ベース領域の超格子構造が、ｐ型も
   しくはアンドープの第１の半導体層と、該第１の半導体
   層より電子親和力が大きく、かつエネルギーギャップの
   小さなｐ型もしくはアンドープの第２の半導体層との繰
   り返しから成り、上記第１の半導体層の膜厚は、電子が
   トンネル効果により容易に通過できるように充分薄く、
   かつ上記第２の半導体層の膜厚の繰り返し周期が上記エ
   ミッタ領域側から上記コレクタ領域側へ向かって漸次増
   加しており、ｎｐｎ型バイポーラトランジスタが構成さ
   れていることを特徴とする特許請求の範囲第１項記載の
   トランジスタ。 ４、エミッタ領域を構成する半導体層の電子親和力とエ
   ネルギーギャップとの和の値が、上記ベース領域を構成
   する上記第１の半導体層および上記第２の半導体の該値
   より大きいことを特徴とする特許請求の範囲第３項に記
   載のトランジスタ。 ５、上記ベース領域の超格子構造が、ｎ型もしくはアン
   ドープの第３の半導体層と、該第３の半導体層より電子
   親和力とエネルギーギャップとの和およびエネルギーギ
   ャップが各々小さなｎ型もしくはアンドープの第４の半
   導体層の繰り返しから成り、上記第３の半導体層の膜厚
   は、正孔がトンネル効果により容易に通過できるように
   充分薄く、かつ上記第４の半導体層の膜厚の繰り返し周
   期が上記エミッタ領域側から上記コレクタ領域側へ向か
   って漸次増加しており、ｐｎｐ型バイポーラトランジス
   タが構成されていることを特徴とする特許請求の範囲第
   １項記載のトランジスタ。 ６、上記エミッタ領域を構成する半導体層の電子親和力
   の値が、上記ベース領域を構成する上記第３の半導体層
   および第４の半導体層の該値よりも小さいことを特徴と
   する特許請求の範囲第５項記載のトランジスタ。