JPS63252425A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JPS63252425A JPS63252425A JP62087357A JP8735787A JPS63252425A JP S63252425 A JPS63252425 A JP S63252425A JP 62087357 A JP62087357 A JP 62087357A JP 8735787 A JP8735787 A JP 8735787A JP S63252425 A JPS63252425 A JP S63252425A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- semiconductor substrate
- nitride film
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
Cfrl業上の利用分野〕
本発明は、同一半導体基板中の異なる2つの頭載に異な
る導電型の不純物拡散層を形成する半導体装置の製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Application in the Cfrl Industry The present invention relates to a method for manufacturing a semiconductor device in which impurity diffusion layers of different conductivity types are formed on two different heads in the same semiconductor substrate.
本発明は、半導体HFaの製造方法において、半導体基
板上にシリコン窒化膜を形成し、該シリコン窒化膜をフ
ォトエツチング技術によりバターニングしたものをマス
クにして不純物の注入を行ない、半導体基板の表面をシ
リコン窒化膜により選択的に酸化した後酸化膜をマスク
として不純物の注入を行なうことにより、半導体基板中
に異なる不純物拡散層を狂する半導体装置を製造するも
のである。The present invention is a method for manufacturing a semiconductor HFa, in which a silicon nitride film is formed on a semiconductor substrate, and impurities are implanted using the silicon nitride film buttered by photo-etching technology as a mask to improve the surface of the semiconductor substrate. By selectively oxidizing with a silicon nitride film and then implanting impurities using the oxide film as a mask, a semiconductor device is manufactured in which different impurity diffusion layers are formed in the semiconductor substrate.
従来の半導体装置の製造方法は、半導体基板中に異なる
不純物拡散層たとえばPウェルとNクエルを形成する場
合、第3図のように、(a)半導体基板302の表面に
酸化膜301を形成し、(b)フォトレジスト304を
塗布し、フォトエツチング工程により、7オトレジスト
の一部と酸化膜の一部を除去した後、不純物イオンを注
入する。(c)再度、半導体基板表面に酸化膜306を
形成し、(d)フォトレジスト310を蛸布し、フォト
レジストの一部と酸化膜の一部を除去した後、不純物イ
オンを注入する。(e)注入した不純物を拡散する。以
上の工程により、半導体基板中に異なる不純物拡散層を
形成するという製造方法を用いていた。In the conventional manufacturing method of a semiconductor device, when forming different impurity diffusion layers such as a P well and an N well in a semiconductor substrate, as shown in FIG. 3, (a) an oxide film 301 is formed on the surface of a semiconductor substrate 302. , (b) After applying a photoresist 304 and removing part of the photoresist and part of the oxide film by a photoetching process, impurity ions are implanted. (c) Form an oxide film 306 again on the surface of the semiconductor substrate, (d) cover the photoresist 310, remove part of the photoresist and part of the oxide film, and then implant impurity ions. (e) Diffusion of the implanted impurity. A manufacturing method has been used in which different impurity diffusion layers are formed in a semiconductor substrate through the above steps.
しかし、上記の従来の製造方法では、異なる不純物拡散
層を形成するために、2度のフォトエツチング工程と酸
化膜形成工程を必要とし、フォトレジストと酸化膜をマ
スクにして、不純物の半導体基板への注入を行なってい
た。However, the conventional manufacturing method described above requires two photoetching steps and an oxide film formation step to form different impurity diffusion layers, and the impurity is transferred to the semiconductor substrate using the photoresist and oxide film as a mask. was being injected.
すなわち、従来の技術の問題点として、第1に、2度の
フォトエツチング工程によるため、不純物拡散させる1
澹所に位置合わせの余裕を必要とし半導体装置を微細化
するうえて問題とな7ていた。That is, the problems with the conventional technique include, firstly, that it requires two photo-etching steps, so one
This requires a margin for alignment at every corner, which poses a problem in miniaturizing semiconductor devices.
第2に、異なる不純物拡散層を形成するために2度のフ
ォトエツチング工程と半導体基板表面に酸化膜を形成す
る工程を必要とし、工程がv41雑な上、コストも高く
つくという問題を仔していた。Second, in order to form different impurity diffusion layers, two photo-etching steps and a step of forming an oxide film on the surface of the semiconductor substrate are required, which creates the problem that the process is complicated and the cost is high. was.
そこで、本発明は、上記のような欠点をなくすために、
シリコン窒化膜により選択的に酸化膜を形成することを
利用して、異なる不純物拡散層を形成することにより、
異なる不純物拡散層を自己整合的に形成し、半導体装置
の微細化をはかる。Therefore, in order to eliminate the above-mentioned drawbacks, the present invention has the following features:
By forming different impurity diffusion layers by utilizing the selective formation of an oxide film using a silicon nitride film,
Different impurity diffusion layers are formed in a self-aligned manner to miniaturize semiconductor devices.
また、半導体装置の製造工程を簡略化し、半導体装置の
低コスト化をはかることを目的とする。Another purpose is to simplify the manufacturing process of a semiconductor device and reduce the cost of the semiconductor device.
本発明の半導体装置の製造方法は、
a) 半導体基板、あるいは、薄い酸化膜を形成した半
導体基板の上にシリコン窒化膜を形成する工程。The method for manufacturing a semiconductor device of the present invention includes: a) forming a silicon nitride film on a semiconductor substrate or a semiconductor substrate on which a thin oxide film is formed;
b) 該シリコン窒化膜の一部をフォトエツチング技術
により除去し、除去した部分の半導体基板中へ、不純物
を注入する工程。b) A step of removing a portion of the silicon nitride film by photoetching and implanting impurities into the removed portion of the semiconductor substrate.
C) 該シリコン窒化膜により半導体基板を選択的に酸
化し、シリコン窒化膜を除去した部分に厚い酸化膜を形
成する工程。C) A step of selectively oxidizing the semiconductor substrate with the silicon nitride film and forming a thick oxide film on the portion where the silicon nitride film has been removed.
d) 該シリコン窒化膜を除去した後、厚い酸化膜のな
い部分の半導体基板中へ、不純物を注入する工程。d) After removing the silicon nitride film, a step of implanting impurities into the semiconductor substrate in a portion where there is no thick oxide film.
e) 熱処理により注入した不純物を活性化および拡散
する工程、からなることを特徴とするものである。e) Activating and diffusing the implanted impurity by heat treatment.
(実施例〕 以下に本発明の実施例を記す。(Example〕 Examples of the present invention are described below.
第1図の(a)のように、半導体基板1020表面、あ
るいは、半導体基[102に薄いシリコン酸化1121
03を形成した表面上に、シリコン窒化膜101を形成
する。このシリコン窒化膜101の一部をフォトエツチ
ング技術により除去し、第1図(b)のように、フォト
レジスト104およびシリコン窒化膜をマスクにして、
半導体基板102 中へ、不純物イオンを注入する。第
1図(C)のように、フォトレジスト除去後酸化するト
、シリコン窒化膜101のない筒所の基板が選択的に酸
化されて、シリコン窒化膜のなかった筒所に、厚い酸化
lI2106が形成される。この時、酸化条件により、
注入された不純物イオン105は、熱拡散して、不純物
拡散層107を形成する。シリコン窒化膜101を除去
した後、第1図(d)のように厚い酸化+1toeをマ
スクにして、不純物イオンを注入する。ここで、不純物
イオンは、酸化膜の薄いところ、即ちシリコン窒化膜の
あった筒所にのみ注入される。以上のようにして第1図
(e)で示すように、異なる不純物拡散層(107と1
09)が自己整合的に形成される。As shown in (a) of FIG.
A silicon nitride film 101 is formed on the surface on which the silicon nitride film 03 is formed. A part of this silicon nitride film 101 is removed by photoetching technique, and as shown in FIG. 1(b), using the photoresist 104 and the silicon nitride film as a mask,
Impurity ions are implanted into the semiconductor substrate 102 . As shown in FIG. 1(C), when the photoresist is oxidized after removal, the parts of the substrate where there is no silicon nitride film 101 are selectively oxidized, and thick oxide lI2106 is formed on the parts where there is no silicon nitride film. It is formed. At this time, depending on the oxidation conditions,
The implanted impurity ions 105 are thermally diffused to form an impurity diffusion layer 107. After removing the silicon nitride film 101, impurity ions are implanted using a thick oxidized +1toe mask as shown in FIG. 1(d). Here, the impurity ions are implanted only in the thin part of the oxide film, that is, in the cylindrical part where the silicon nitride film was. As shown in FIG. 1(e), different impurity diffusion layers (107 and 1
09) is formed in a self-aligned manner.
以上の製造方法の実施例でも示されるように、フォトエ
ツチング工程、熱酸化工程ともに各一度のみで従来抹術
の製造方法に比ベニ程的にも、簡略化されており、また
、異なる不純物拡散層の合わせ精度も、2度のフォト工
程を任する従来技術に比べ向」−シている。また第2図
(a)乃至(e)に示すように、半導体基板への不純物
注入を、イオン打込みのみならず、熱拡散による不純物
注入拡散する事も可能である。このように本発明の製造
技術を用いると異なる不純物拡散層を自己整合的に形成
し、かつ、異なるイオン種、異なる濃度、異なる拡散深
さをt!iつ拡散層を簡単な工程で形成することができ
た。As shown in the examples of the manufacturing method above, both the photoetching process and the thermal oxidation process are performed only once each, which is much simpler than the conventional manufacturing method, and different impurity diffusion methods are used. The accuracy of layer alignment is also improved compared to conventional technology, which requires two photo processes. Further, as shown in FIGS. 2(a) to 2(e), impurity implantation into the semiconductor substrate can be performed not only by ion implantation but also by thermal diffusion. As described above, by using the manufacturing technology of the present invention, different impurity diffusion layers can be formed in a self-aligned manner, and different ion species, different concentrations, and different diffusion depths can be formed at t! It was possible to form i diffusion layers in a simple process.
本発明の効果は、以上に述べてきたように、異なる不純
物拡散層を形成する場合、従来技術のように拡散層を形
成するためのフォトエフヂングエ11での合わせ余裕を
必要としない。また、工程も、従来技術のフォトエツチ
ング工程2回が本発明では、1回と筒略化されている。As described above, the advantage of the present invention is that when different impurity diffusion layers are formed, there is no need for an alignment margin in the photo-edding process 11 for forming the diffusion layers, unlike the prior art. Further, the process is simplified to one in the present invention, whereas the conventional photoetching process is carried out twice.
このように本発明の製造方法は、半導体装置の微細化、
製造工程のr5dlN化即ち半導体装置の低コスト化の
効果、短納期化の効果を打する。In this way, the manufacturing method of the present invention enables miniaturization of semiconductor devices,
We will emphasize the effects of reducing the manufacturing process to r5dlN, that is, reducing the cost of semiconductor devices and shortening delivery times.
第1図(a)〜(c)は、本発明の半導体装置の製造方
法を、イオン注入を用いて不純物拡散層を形成する場合
を例にとって工程を追って示した図。
第2図(a)〜(e)は、本発明の半導体装置の製造方
法を、イオン注入および熱拡散により異なる1度、拡散
深さをイrする不純物拡散層を形成する場合を例にとっ
て、工程を追って示した図。
第3図(a)〜(e)は、従来の半導体装置の製造方法
により異なる不純物拡散層を形成する場合を工程を追、
て示した図。
101・・・シリコン窒化膜
102・・・半導体基板
103・・・薄いシリコン酸化膜
104・・・フォトレジスト
105・・・注入された不純物イオ/110G・・・厚
いシリコン酸化膜
107・・・拡散した不純物層1
108・・・注入された不純物イオ/2100・・・拡
散した不純物層2
201・・・シリコン窒化膜
202・・・半導体基板
204・・・フォトレジスト
205・・・注入された不純物イオン
206・・・厚いシリコン酸化膜
207・・・拡散した不純物層1
209・・・熱拡散注入した不純物層2301・・・厚
いシリコン酸化1)1
302・・・半導体基板
304・・・フォトレジスト1
305・・・注入された不純物イオン1306・・・厚
いシリコン酸化膜
307・・・拡散した不純物層1
308・・・注入された不純物イオン2309・・・拡
散した不純物層2
310・・・フォトレジスト2
以 上
出願人 セイコーエプソン株式会社
潴 1121
遣 2M
常3図
手続補正歯(自発)
昭和 62年 5 月 78
1、 事件の表示
昭和62年4月9日付提出の特許願
2、発明の名称
半導体装置の製造方法
3、補正する者
事件との関係 出願人
東京都新宿区西新宿2丁目4番1号
(236)セイコーエプソン株式会社
代表取締役 服 部 −部
4、代理人
〒104 東京都中央区京橋2丁目6番21号株式会
社服部セイコー内 最上特許事務所 ・−(4654)
弁理士 最 上 務 !連絡先
563−2111 内線631〜640 tn”h
’−u−’5、補正の対称
明 細 l!(特許請求の範囲1発明の詳細な説明)手
続補正歯
1、特許請求の範囲を別紙の如く補正する。
2、明細書第2頁下から2行目及び第4頁1行目rLO
cO5J とあるのを
rLOcO5(選択酸化法)」と補正する。
3、明細書WS6頁2頁目行目行目の間に以下の文を挿
入する。
「また、本発明はLOGO3(選択酸化法)によりフィ
ールド酸化膜を形成して、このフィールド酸化膜とゲー
ト電極との間にできる四部を利用することを特徴として
いる。
つまり、基板を選択酸化して、基板上に突き出たフィー
ルド酸化膜とすることと、この高さとほぼ同じぐらいの
高さを持つゲート電極を形成することにより、それらの
上に形成される絶縁膜が、ソース、ドレイーン拡散層上
で正確に凹部を有するように形成できるのである。そし
て、その四部の中にレジストを埋込み形成して、その後
そのレジストをマスクとして反転エツチングによりレジ
スト下の絶縁膜を除去すると、ソース、ドレイン拡散層
と導通をとるための引き出し配線が設けられるコンタク
ト孔がセルファライン的に確実に形成されるのである。
」
以 上FIGS. 1A to 1C are diagrams showing step-by-step the method of manufacturing a semiconductor device of the present invention, taking as an example a case where an impurity diffusion layer is formed using ion implantation. FIGS. 2(a) to 2(e) show the method of manufacturing a semiconductor device of the present invention, taking as an example the case where an impurity diffusion layer is formed with different diffusion depths by ion implantation and thermal diffusion. Diagram showing the process step by step. FIGS. 3(a) to 3(e) show the process of forming different impurity diffusion layers using the conventional semiconductor device manufacturing method.
Figure shown. 101...Silicon nitride film 102...Semiconductor substrate 103...Thin silicon oxide film 104...Photoresist 105...Implanted impurity ions/110G...Thick silicon oxide film 107...Diffusion Impurity layer 1 108...Injected impurity ions/2100...Diffused impurity layer 2 201...Silicon nitride film 202...Semiconductor substrate 204...Photoresist 205...Injected impurity Ions 206... Thick silicon oxide film 207... Diffused impurity layer 1 209... Impurity layer implanted by thermal diffusion 2301... Thick silicon oxide 1) 1 302... Semiconductor substrate 304... Photoresist 1 305... Injected impurity ions 1306... Thick silicon oxide film 307... Diffused impurity layer 1 308... Injected impurity ions 2309... Diffused impurity layer 2 310... Photo Resist 2 Applicant: Seiko Epson Co., Ltd. 1121 2M Regular 3 Figure Procedure Amendment Teeth (Voluntary) May 1988 78 1. Indication of the Case Patent Application 2 filed on April 9, 1988. Title of the invention. Semiconductor device manufacturing method 3, relationship with the amended person case Applicant: 2-4-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo (236) Representative Director of Seiko Epson Corporation Hattori - Department 4, Agent: 104 Chuo, Tokyo Mogami Patent Office, Hattori Seiko Co., Ltd., 2-6-21, Kyobashi-ku (4654)
Patent Attorney Mogami! contact address
563-2111 extension 631-640 tn”h
'-u-'5, Symmetrical details of correction l! (Detailed Description of the Claim 1 Invention) Procedure Amendment 1: The Claims are amended as shown in the attached sheet. 2. 2nd line from the bottom of page 2 of the specification and 1st line of page 4 rLO
cO5J is corrected to "rLOcO5 (selective oxidation method)". 3. Insert the following sentence between the lines of the second page of the specification WS page 6. "Furthermore, the present invention is characterized by forming a field oxide film by LOGO3 (selective oxidation method) and utilizing the four parts formed between this field oxide film and the gate electrode. In other words, the substrate is selectively oxidized. By forming a field oxide film protruding above the substrate and forming a gate electrode with approximately the same height as the field oxide film, the insulating film formed on top of the gate electrode becomes a source/drain diffusion layer. By embedding a resist in the four parts and then removing the insulating film under the resist by reverse etching using the resist as a mask, the source and drain diffusions can be formed. The contact hole in which the lead wiring for establishing conduction with the layer is provided is reliably formed in a self-aligned manner.''
Claims (1)
体基板の上にシリコン窒化膜を形成する工程。 b)該シリコン窒化膜の一部をフォトエッチング技術に
より除去した部分の半導体基板中へ不純物を注入する工
程。 c)該シリコン窒化膜により、半導体基板を選択的に酸
化し、シリコン窒化膜を除去した部分に厚い酸化膜を形
成する工程。 d)該シリコン窒化膜を除去した後、厚い酸化膜のない
部分の半導体基板中へ、不純物を注入する工程。 e)熱処理により注入した不純物を活性化および拡散す
る工程、からなることを特徴とする半導体装置の製造方
法。[Claims] a) A step of forming a silicon nitride film on a semiconductor substrate or a semiconductor substrate on which a thin oxide film has been formed. b) A step of injecting impurities into the semiconductor substrate at a portion where a portion of the silicon nitride film has been removed by photo-etching. c) A step of selectively oxidizing the semiconductor substrate using the silicon nitride film and forming a thick oxide film on the portion where the silicon nitride film has been removed. d) After removing the silicon nitride film, a step of implanting impurities into the semiconductor substrate in a portion where there is no thick oxide film. A method for manufacturing a semiconductor device, comprising the steps of: e) activating and diffusing the implanted impurity by heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087357A JPS63252425A (en) | 1987-04-09 | 1987-04-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087357A JPS63252425A (en) | 1987-04-09 | 1987-04-09 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252425A true JPS63252425A (en) | 1988-10-19 |
Family
ID=13912634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087357A Pending JPS63252425A (en) | 1987-04-09 | 1987-04-09 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252425A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
-
1987
- 1987-04-09 JP JP62087357A patent/JPS63252425A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933880A (en) | Semiconductor device | |
| JPS60106142A (en) | Manufacture of semiconductor element | |
| JP3090669B2 (en) | Method for manufacturing semiconductor device | |
| JPS63181378A (en) | Manufacture of semiconductor device | |
| JPS60134472A (en) | Semiconductor device manufacturing method | |
| JPS59124142A (en) | Manufacture of semiconductor device | |
| JPS63202055A (en) | Manufacturing method of semiconductor device | |
| JPS58165370A (en) | Manufacture of semiconductor device | |
| JPS6316672A (en) | Manufacture of semiconductor element | |
| JPH02140972A (en) | Semiconductor device | |
| JPH0254539A (en) | Manufacturing method of vertical MOS FET | |
| JPS63221662A (en) | Manufacture of semiconductor device | |
| JPS6072273A (en) | Manufacture of semiconductor device | |
| JPS6147661A (en) | Manufacture of semiconductor device | |
| JPS6279671A (en) | Semiconductor device and manufacture of the same | |
| JPH04152561A (en) | Semiconductor device | |
| JPH01157571A (en) | Manufacturing method of semiconductor device | |
| JPH04239764A (en) | Manufacture of semiconductor device | |
| JPS63177439A (en) | Semiconductor device | |
| JPS6254471A (en) | Manufacture of semiconductor device | |
| JPH05145043A (en) | Mask ROM manufacturing method | |
| JPS63236364A (en) | Semiconductor device and its manufacturing method | |
| JPH0425124A (en) | Manufacture of semiconductor device | |
| JPH02161732A (en) | Semiconductor device and its manufacture | |
| JPS5843572A (en) | Manufacturing method of semiconductor device |