JPS63252425A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63252425A JPS63252425A JP62087357A JP8735787A JPS63252425A JP S63252425 A JPS63252425 A JP S63252425A JP 62087357 A JP62087357 A JP 62087357A JP 8735787 A JP8735787 A JP 8735787A JP S63252425 A JPS63252425 A JP S63252425A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- semiconductor substrate
- nitride film
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃｆｒｌ業上の利用分野〕
本発明は、同一半導体基板中の異なる２つの頭載に異な
る導電型の不純物拡散層を形成する半導体装置の製造方
法に関する。
る導電型の不純物拡散層を形成する半導体装置の製造方
法に関する。
本発明は、半導体ＨＦａの製造方法において、半導体基
板上にシリコン窒化膜を形成し、該シリコン窒化膜をフ
ォトエツチング技術によりバターニングしたものをマス
クにして不純物の注入を行ない、半導体基板の表面をシ
リコン窒化膜により選択的に酸化した後酸化膜をマスク
として不純物の注入を行なうことにより、半導体基板中
に異なる不純物拡散層を狂する半導体装置を製造するも
のである。
板上にシリコン窒化膜を形成し、該シリコン窒化膜をフ
ォトエツチング技術によりバターニングしたものをマス
クにして不純物の注入を行ない、半導体基板の表面をシ
リコン窒化膜により選択的に酸化した後酸化膜をマスク
として不純物の注入を行なうことにより、半導体基板中
に異なる不純物拡散層を狂する半導体装置を製造するも
のである。
従来の半導体装置の製造方法は、半導体基板中に異なる
不純物拡散層たとえばＰウェルとＮクエルを形成する場
合、第３図のように、（ａ）半導体基板３０２の表面に
酸化膜３０１を形成し、（ｂ）フォトレジスト３０４を
塗布し、フォトエツチング工程により、７オトレジスト
の一部と酸化膜の一部を除去した後、不純物イオンを注
入する。（ｃ）再度、半導体基板表面に酸化膜３０６を
形成し、（ｄ）フォトレジスト３１０を蛸布し、フォト
レジストの一部と酸化膜の一部を除去した後、不純物イ
オンを注入する。（ｅ）注入した不純物を拡散する。以
上の工程により、半導体基板中に異なる不純物拡散層を
形成するという製造方法を用いていた。
不純物拡散層たとえばＰウェルとＮクエルを形成する場
合、第３図のように、（ａ）半導体基板３０２の表面に
酸化膜３０１を形成し、（ｂ）フォトレジスト３０４を
塗布し、フォトエツチング工程により、７オトレジスト
の一部と酸化膜の一部を除去した後、不純物イオンを注
入する。（ｃ）再度、半導体基板表面に酸化膜３０６を
形成し、（ｄ）フォトレジスト３１０を蛸布し、フォト
レジストの一部と酸化膜の一部を除去した後、不純物イ
オンを注入する。（ｅ）注入した不純物を拡散する。以
上の工程により、半導体基板中に異なる不純物拡散層を
形成するという製造方法を用いていた。
しかし、上記の従来の製造方法では、異なる不純物拡散
層を形成するために、２度のフォトエツチング工程と酸
化膜形成工程を必要とし、フォトレジストと酸化膜をマ
スクにして、不純物の半導体基板への注入を行なってい
た。
層を形成するために、２度のフォトエツチング工程と酸
化膜形成工程を必要とし、フォトレジストと酸化膜をマ
スクにして、不純物の半導体基板への注入を行なってい
た。
すなわち、従来の技術の問題点として、第１に、２度の
フォトエツチング工程によるため、不純物拡散させる１
澹所に位置合わせの余裕を必要とし半導体装置を微細化
するうえて問題とな７ていた。
フォトエツチング工程によるため、不純物拡散させる１
澹所に位置合わせの余裕を必要とし半導体装置を微細化
するうえて問題とな７ていた。
第２に、異なる不純物拡散層を形成するために２度のフ
ォトエツチング工程と半導体基板表面に酸化膜を形成す
る工程を必要とし、工程がｖ４１雑な上、コストも高く
つくという問題を仔していた。
ォトエツチング工程と半導体基板表面に酸化膜を形成す
る工程を必要とし、工程がｖ４１雑な上、コストも高く
つくという問題を仔していた。
そこで、本発明は、上記のような欠点をなくすために、
シリコン窒化膜により選択的に酸化膜を形成することを
利用して、異なる不純物拡散層を形成することにより、
異なる不純物拡散層を自己整合的に形成し、半導体装置
の微細化をはかる。
シリコン窒化膜により選択的に酸化膜を形成することを
利用して、異なる不純物拡散層を形成することにより、
異なる不純物拡散層を自己整合的に形成し、半導体装置
の微細化をはかる。
また、半導体装置の製造工程を簡略化し、半導体装置の
低コスト化をはかることを目的とする。
低コスト化をはかることを目的とする。
本発明の半導体装置の製造方法は、
ａ） 半導体基板、あるいは、薄い酸化膜を形成した半
導体基板の上にシリコン窒化膜を形成する工程。
導体基板の上にシリコン窒化膜を形成する工程。
ｂ） 該シリコン窒化膜の一部をフォトエツチング技術
により除去し、除去した部分の半導体基板中へ、不純物
を注入する工程。
により除去し、除去した部分の半導体基板中へ、不純物
を注入する工程。
Ｃ） 該シリコン窒化膜により半導体基板を選択的に酸
化し、シリコン窒化膜を除去した部分に厚い酸化膜を形
成する工程。
化し、シリコン窒化膜を除去した部分に厚い酸化膜を形
成する工程。
ｄ） 該シリコン窒化膜を除去した後、厚い酸化膜のな
い部分の半導体基板中へ、不純物を注入する工程。
い部分の半導体基板中へ、不純物を注入する工程。
ｅ） 熱処理により注入した不純物を活性化および拡散
する工程、からなることを特徴とするものである。
する工程、からなることを特徴とするものである。
（実施例〕
以下に本発明の実施例を記す。
第１図の（ａ）のように、半導体基板１０２０表面、あ
るいは、半導体基［１０２に薄いシリコン酸化１１２１
０３を形成した表面上に、シリコン窒化膜１０１を形成
する。このシリコン窒化膜１０１の一部をフォトエツチ
ング技術により除去し、第１図（ｂ）のように、フォト
レジスト１０４およびシリコン窒化膜をマスクにして、
半導体基板１０２ 中へ、不純物イオンを注入する。第
１図（Ｃ）のように、フォトレジスト除去後酸化するト
、シリコン窒化膜１０１のない筒所の基板が選択的に酸
化されて、シリコン窒化膜のなかった筒所に、厚い酸化
ｌＩ２１０６が形成される。この時、酸化条件により、
注入された不純物イオン１０５は、熱拡散して、不純物
拡散層１０７を形成する。シリコン窒化膜１０１を除去
した後、第１図（ｄ）のように厚い酸化＋１ｔｏｅをマ
スクにして、不純物イオンを注入する。ここで、不純物
イオンは、酸化膜の薄いところ、即ちシリコン窒化膜の
あった筒所にのみ注入される。以上のようにして第１図
（ｅ）で示すように、異なる不純物拡散層（１０７と１
０９）が自己整合的に形成される。
るいは、半導体基［１０２に薄いシリコン酸化１１２１
０３を形成した表面上に、シリコン窒化膜１０１を形成
する。このシリコン窒化膜１０１の一部をフォトエツチ
ング技術により除去し、第１図（ｂ）のように、フォト
レジスト１０４およびシリコン窒化膜をマスクにして、
半導体基板１０２ 中へ、不純物イオンを注入する。第
１図（Ｃ）のように、フォトレジスト除去後酸化するト
、シリコン窒化膜１０１のない筒所の基板が選択的に酸
化されて、シリコン窒化膜のなかった筒所に、厚い酸化
ｌＩ２１０６が形成される。この時、酸化条件により、
注入された不純物イオン１０５は、熱拡散して、不純物
拡散層１０７を形成する。シリコン窒化膜１０１を除去
した後、第１図（ｄ）のように厚い酸化＋１ｔｏｅをマ
スクにして、不純物イオンを注入する。ここで、不純物
イオンは、酸化膜の薄いところ、即ちシリコン窒化膜の
あった筒所にのみ注入される。以上のようにして第１図
（ｅ）で示すように、異なる不純物拡散層（１０７と１
０９）が自己整合的に形成される。
以上の製造方法の実施例でも示されるように、フォトエ
ツチング工程、熱酸化工程ともに各一度のみで従来抹術
の製造方法に比ベニ程的にも、簡略化されており、また
、異なる不純物拡散層の合わせ精度も、２度のフォト工
程を任する従来技術に比べ向」−シている。また第２図
（ａ）乃至（ｅ）に示すように、半導体基板への不純物
注入を、イオン打込みのみならず、熱拡散による不純物
注入拡散する事も可能である。このように本発明の製造
技術を用いると異なる不純物拡散層を自己整合的に形成
し、かつ、異なるイオン種、異なる濃度、異なる拡散深
さをｔ！ｉつ拡散層を簡単な工程で形成することができ
た。
ツチング工程、熱酸化工程ともに各一度のみで従来抹術
の製造方法に比ベニ程的にも、簡略化されており、また
、異なる不純物拡散層の合わせ精度も、２度のフォト工
程を任する従来技術に比べ向」−シている。また第２図
（ａ）乃至（ｅ）に示すように、半導体基板への不純物
注入を、イオン打込みのみならず、熱拡散による不純物
注入拡散する事も可能である。このように本発明の製造
技術を用いると異なる不純物拡散層を自己整合的に形成
し、かつ、異なるイオン種、異なる濃度、異なる拡散深
さをｔ！ｉつ拡散層を簡単な工程で形成することができ
た。
本発明の効果は、以上に述べてきたように、異なる不純
物拡散層を形成する場合、従来技術のように拡散層を形
成するためのフォトエフヂングエ１１での合わせ余裕を
必要としない。また、工程も、従来技術のフォトエツチ
ング工程２回が本発明では、１回と筒略化されている。
物拡散層を形成する場合、従来技術のように拡散層を形
成するためのフォトエフヂングエ１１での合わせ余裕を
必要としない。また、工程も、従来技術のフォトエツチ
ング工程２回が本発明では、１回と筒略化されている。
このように本発明の製造方法は、半導体装置の微細化、
製造工程のｒ５ｄｌＮ化即ち半導体装置の低コスト化の
効果、短納期化の効果を打する。
製造工程のｒ５ｄｌＮ化即ち半導体装置の低コスト化の
効果、短納期化の効果を打する。
第１図（ａ）〜（ｃ）は、本発明の半導体装置の製造方
法を、イオン注入を用いて不純物拡散層を形成する場合
を例にとって工程を追って示した図。 第２図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法を、イオン注入および熱拡散により異なる１度、拡散
深さをイｒする不純物拡散層を形成する場合を例にとっ
て、工程を追って示した図。 第３図（ａ）〜（ｅ）は、従来の半導体装置の製造方法
により異なる不純物拡散層を形成する場合を工程を追、
て示した図。 １０１・・・シリコン窒化膜 １０２・・・半導体基板 １０３・・・薄いシリコン酸化膜 １０４・・・フォトレジスト １０５・・・注入された不純物イオ／１１０Ｇ・・・厚
いシリコン酸化膜 １０７・・・拡散した不純物層１ １０８・・・注入された不純物イオ／２１００・・・拡
散した不純物層２ ２０１・・・シリコン窒化膜 ２０２・・・半導体基板 ２０４・・・フォトレジスト ２０５・・・注入された不純物イオン ２０６・・・厚いシリコン酸化膜 ２０７・・・拡散した不純物層１ ２０９・・・熱拡散注入した不純物層２３０１・・・厚
いシリコン酸化１）１ ３０２・・・半導体基板 ３０４・・・フォトレジスト１ ３０５・・・注入された不純物イオン１３０６・・・厚
いシリコン酸化膜 ３０７・・・拡散した不純物層１ ３０８・・・注入された不純物イオン２３０９・・・拡
散した不純物層２ ３１０・・・フォトレジスト２ 以 上 出願人 セイコーエプソン株式会社 潴 １１２１ 遣 ２Ｍ 常３図 手続補正歯（自発） 昭和 ６２年 ５ 月 ７８ １、 事件の表示 昭和６２年４月９日付提出の特許願 ２、発明の名称 半導体装置の製造方法 ３、補正する者 事件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役 服 部 −部 ４、代理人 〒１０４ 東京都中央区京橋２丁目６番２１号株式会
社服部セイコー内 最上特許事務所 ・−（４６５４）
弁理士 最 上 務 ！連絡先
５６３−２１１１ 内線６３１〜６４０ ｔｎ”ｈ
’−ｕ−’５、補正の対称 明 細 ｌ！（特許請求の範囲１発明の詳細な説明）手
続補正歯 １、特許請求の範囲を別紙の如く補正する。 ２、明細書第２頁下から２行目及び第４頁１行目ｒＬＯ
ｃＯ５Ｊ とあるのを ｒＬＯｃＯ５（選択酸化法）」と補正する。 ３、明細書ＷＳ６頁２頁目行目行目の間に以下の文を挿
入する。 「また、本発明はＬＯＧＯ３（選択酸化法）によりフィ
ールド酸化膜を形成して、このフィールド酸化膜とゲー
ト電極との間にできる四部を利用することを特徴として
いる。 つまり、基板を選択酸化して、基板上に突き出たフィー
ルド酸化膜とすることと、この高さとほぼ同じぐらいの
高さを持つゲート電極を形成することにより、それらの
上に形成される絶縁膜が、ソース、ドレイーン拡散層上
で正確に凹部を有するように形成できるのである。そし
て、その四部の中にレジストを埋込み形成して、その後
そのレジストをマスクとして反転エツチングによりレジ
スト下の絶縁膜を除去すると、ソース、ドレイン拡散層
と導通をとるための引き出し配線が設けられるコンタク
ト孔がセルファライン的に確実に形成されるのである。 」 以 上
法を、イオン注入を用いて不純物拡散層を形成する場合
を例にとって工程を追って示した図。 第２図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法を、イオン注入および熱拡散により異なる１度、拡散
深さをイｒする不純物拡散層を形成する場合を例にとっ
て、工程を追って示した図。 第３図（ａ）〜（ｅ）は、従来の半導体装置の製造方法
により異なる不純物拡散層を形成する場合を工程を追、
て示した図。 １０１・・・シリコン窒化膜 １０２・・・半導体基板 １０３・・・薄いシリコン酸化膜 １０４・・・フォトレジスト １０５・・・注入された不純物イオ／１１０Ｇ・・・厚
いシリコン酸化膜 １０７・・・拡散した不純物層１ １０８・・・注入された不純物イオ／２１００・・・拡
散した不純物層２ ２０１・・・シリコン窒化膜 ２０２・・・半導体基板 ２０４・・・フォトレジスト ２０５・・・注入された不純物イオン ２０６・・・厚いシリコン酸化膜 ２０７・・・拡散した不純物層１ ２０９・・・熱拡散注入した不純物層２３０１・・・厚
いシリコン酸化１）１ ３０２・・・半導体基板 ３０４・・・フォトレジスト１ ３０５・・・注入された不純物イオン１３０６・・・厚
いシリコン酸化膜 ３０７・・・拡散した不純物層１ ３０８・・・注入された不純物イオン２３０９・・・拡
散した不純物層２ ３１０・・・フォトレジスト２ 以 上 出願人 セイコーエプソン株式会社 潴 １１２１ 遣 ２Ｍ 常３図 手続補正歯（自発） 昭和 ６２年 ５ 月 ７８ １、 事件の表示 昭和６２年４月９日付提出の特許願 ２、発明の名称 半導体装置の製造方法 ３、補正する者 事件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役 服 部 −部 ４、代理人 〒１０４ 東京都中央区京橋２丁目６番２１号株式会
社服部セイコー内 最上特許事務所 ・−（４６５４）
弁理士 最 上 務 ！連絡先
５６３−２１１１ 内線６３１〜６４０ ｔｎ”ｈ
’−ｕ−’５、補正の対称 明 細 ｌ！（特許請求の範囲１発明の詳細な説明）手
続補正歯 １、特許請求の範囲を別紙の如く補正する。 ２、明細書第２頁下から２行目及び第４頁１行目ｒＬＯ
ｃＯ５Ｊ とあるのを ｒＬＯｃＯ５（選択酸化法）」と補正する。 ３、明細書ＷＳ６頁２頁目行目行目の間に以下の文を挿
入する。 「また、本発明はＬＯＧＯ３（選択酸化法）によりフィ
ールド酸化膜を形成して、このフィールド酸化膜とゲー
ト電極との間にできる四部を利用することを特徴として
いる。 つまり、基板を選択酸化して、基板上に突き出たフィー
ルド酸化膜とすることと、この高さとほぼ同じぐらいの
高さを持つゲート電極を形成することにより、それらの
上に形成される絶縁膜が、ソース、ドレイーン拡散層上
で正確に凹部を有するように形成できるのである。そし
て、その四部の中にレジストを埋込み形成して、その後
そのレジストをマスクとして反転エツチングによりレジ
スト下の絶縁膜を除去すると、ソース、ドレイン拡散層
と導通をとるための引き出し配線が設けられるコンタク
ト孔がセルファライン的に確実に形成されるのである。 」 以 上
Claims (1)
- 【特許請求の範囲】 ａ）半導体基板、あるいは、薄い酸化膜を形成した半導
体基板の上にシリコン窒化膜を形成する工程。 ｂ）該シリコン窒化膜の一部をフォトエッチング技術に
より除去した部分の半導体基板中へ不純物を注入する工
程。 ｃ）該シリコン窒化膜により、半導体基板を選択的に酸
化し、シリコン窒化膜を除去した部分に厚い酸化膜を形
成する工程。 ｄ）該シリコン窒化膜を除去した後、厚い酸化膜のない
部分の半導体基板中へ、不純物を注入する工程。 ｅ）熱処理により注入した不純物を活性化および拡散す
る工程、からなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087357A JPS63252425A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087357A JPS63252425A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252425A true JPS63252425A (ja) | 1988-10-19 |
Family
ID=13912634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087357A Pending JPS63252425A (ja) | 1987-04-09 | 1987-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
-
1987
- 1987-04-09 JP JP62087357A patent/JPS63252425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933880A (ja) | 半導体装置の製造方法 | |
| JPS63252425A (ja) | 半導体装置の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPS60134472A (ja) | 半導体装置製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPS63202055A (ja) | 半導体装置の製造方法 | |
| JPS58165370A (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH02140972A (ja) | 半導体装置 | |
| JPH0254539A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPS63221662A (ja) | 半導体装置の製造方法 | |
| JPS6072273A (ja) | 半導体装置の製造方法 | |
| JPS6147661A (ja) | 半導体装置の製造方法 | |
| JPS6279671A (ja) | 半導体装置とその製造方法 | |
| JPH01157571A (ja) | 半導体装置の製造方法 | |
| JPH04239764A (ja) | 半導体装置の製造方法 | |
| JPS63177439A (ja) | 半導体装置 | |
| JPS6254471A (ja) | 半導体装置の製造方法 | |
| JPS63236364A (ja) | 半導体装置及びその製造方法 | |
| JPH05145043A (ja) | マスクｒｏｍの製造方法 | |
| JPH02161732A (ja) | 半導体装置とその製造方法 | |
| JPS5843572A (ja) | 半導体装置の製造方法 | |
| JPS61184833A (ja) | 半導体装置の製造方法 |