JPS63253645A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63253645A
JPS63253645A JP8818287A JP8818287A JPS63253645A JP S63253645 A JPS63253645 A JP S63253645A JP 8818287 A JP8818287 A JP 8818287A JP 8818287 A JP8818287 A JP 8818287A JP S63253645 A JPS63253645 A JP S63253645A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating layer
layer
semiconductor substrate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8818287A
Other languages
English (en)
Inventor
Takeshi Yamauchi
毅 山内
Kenji Kondo
憲司 近藤
Atsushi Komura
篤 小邑
Kazuo Akamatsu
和夫 赤松
Yasushi Higuchi
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP8818287A priority Critical patent/JPS63253645A/ja
Publication of JPS63253645A publication Critical patent/JPS63253645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えばLSIを構成する多層配線構造にお
いて、配線層上に形成されるようになる層間絶縁層の表
面を平坦化して、その上にさらに上層配線層が形成され
るようにする半導体装置およびその製造方法に関する。
[従来の技術] 例えばLSIにあっては、シリコン等の半導体基板上に
複数の配線層が積層形成される多層配線が行われている
。この多層配線は、各配線層の相互間に層間絶縁層が介
在形成されるようになっているものであり、具体的には
半導体基板上に最下層の金属配線層を形成した後に、こ
の配線層を含む基板上に層間絶縁層を形成し、さらにこ
の絶縁層上に次の層の金属配線層を形成するようにして
いるものである。
上記層間絶縁層は、例えば常圧CVD法によって形成さ
れる5102あるいはPSG等の酸化膜、またはプラズ
マCVD法によって形成される酸化膜によって構成され
るものであるが、半導体基板上に形成される配線層の突
出段部が層間絶縁層表面にも現れるようになって、その
表面形状が凹凸の激しい状態となる。したがって、この
ように凹凸のある層間絶縁層表面に、さらに上層の金属
配線層を形成するようになると、その凹凸の段差部で上
層配線層に括れあるいは断切れが生ずるようになる。す
なわち、上層の配線層が正常に形成されないようになる
このため、層間絶縁層上の金属配線層に断線等が生じな
いようにするため、層間絶縁層の表面を平坦化した後に
、上層配線層を形成させるようにする必要がある。
このような層間絶縁層の表面に存在する凹凸部を平坦化
する手段としては、例えばSOG (無機ガラス)塗布
、有機樹脂塗布等の方法が考えられるが、微細化さらに
信頼性の向上のために問題かある。
また、微細化のために有利な手段として、ドライエツチ
ングによるエッチバックによって、絶縁層表面を平坦化
することが知られている。
第5図に示すように半導体基板11の表面に、アルミニ
ウム等の金属によって配線層12が形成され、この配線
層12部分を含むようにして半導体基板11の表面上に
層間絶縁層13を形成すると、この場合配線層12の突
出形状がそのまま層間絶縁層13の表面に凹凸段部とし
て現れるようになる。したがって、このまま層間絶縁層
13上に上層の金属配線層を形成させるようにすると、
その表面の凹凸形状の段差部で上層配線層に断線等の障
害が発生するおそれがある。
このような層間絶縁層13の表面の凹凸形状を平坦化す
るために、この絶縁層13上に流動性のあるレジスト1
4を塗布して平坦化し、例えば反応性イオンエツチング
によって、例えば図に一点鎖線で示す位置まで全面エツ
チングして、層間絶縁層13の表面を平坦にするもので
ある。
しかし、このような方法は、レジスト塗布の工程がある
ため、必然的に工程数が増加するようになり、さらにエ
ッチバックした後に残存するレジストを除去する工程が
必要となる。またこのようにして平坦化された後におい
ては、層間絶縁層13の平坦化された表面の下には配線
層12等が存在するものであるため、第6図で示される
ように層間絶縁層13に膜厚分布が生ずる。したがって
この層間絶縁層13に、その下の配線層12あるいは基
板11の端子部に導出端子部を形成するためのヴイアホ
ール151.152を形成しようとするとき、このヴイ
アホール141 、142に深さに相違が生じ、配線工
程の歩留りを低下させるようになり、この半導体装置の
信頼性を向上させるための問題点となる。
[発明が解決しようとする間層点] この発明は上記のような点に鑑みなされたもので、表面
に凹凸が存在するようになる層間絶縁層の表面を、直接
的にレジスト等の平坦化材を使用することなくエッチバ
ックし、この層間絶縁層の表面に急激な段差が存在しな
い状態であり、且つ層間絶縁層に膜厚分布が存在しない
状態で平坦化できるようにして、この層間絶縁層上にさ
らに上層の配線層が断線等が発生しないようにする半導
体装置およびその製造方法を提供しようとするものであ
る。
[問題点を解決するための手段] すなわち、この発明に係る半導体装置にあっては、半導
体基板上に例えばアルミニウムによる金属材料による導
体配線層を形成すると共に、この導体配線層を含む半導
体基板上に層間絶縁層を全体に等しい膜厚の状態で形成
するものであり、且つ上記配線層部分と半導体基板上の
部分の境界部に形成されるようになる段差部を緩やかな
傾斜面で構成されるようにしている。
そして、このような半導体装置を製造するに際しては、
半導体基板上に金属配線層を形成した後に層間絶縁層を
形成し、この層間絶縁層をマグネトロン装置を用いて反
応性ガス雰囲気で、イオンエツチングを行わせるように
するものである。そして、上記のようなエツチング工程
において生成されるポリマーの堆積速度とこのポリマー
のエツチング速度との比r1およびこのポリマーエツチ
ング速度と層間絶縁層のエツチング速度との比Rが、“
r<1”R>1°の関係に設定されるようにしているも
のである。
[作用] すなわち、上記のような半導体装置にあっては、半導体
基板面および導体配線層それぞれの上に形成される層間
絶縁層が等しい膜厚に設定されるものであるため、この
層間絶縁層に半導体基板面あるいは導体配線層部分に対
応してヴイアホールを形成しようとした場合、いずれの
場合もヴイアホールの深さは等しい状態となる。したが
って、これらヴイアホールの形状は等しい状態に形成−
されるようになる。また層間絶縁層上に存在するように
なる高さの相違による段差部が緩やかな傾斜面で連続さ
れるようになるものであり、したがってこの層間絶縁層
上に導体配線層を多層配線構造とするように形成する場
合にも、この上層の配線層に断切れ等が生ずることがな
く、信頼性の高い多層配線構造を確実に構成できるよに
なる。
また上記のような半導体装置を製造するに際しては、エ
レクトロン装置による磁場の設定される反応性イオンエ
ツチング装置かを用いられる。このエツチング装置にあ
っては、磁場の効果によってマグネトロン放電を起こし
、プラズマ密度が極めて大きい状態とすることができ、
マグネトロン放電による反応活性種の増大によって、エ
ツチング速度が効果的に向上できる。また、例えば反応
性ガスに02F6を用いた場合、プラズマ中にCF2等
の不飽和フッ素化炭素が容易に生成できるようになり、
エツチングされる絶縁層表面にポリマーが効果的に発生
するようになる。−このポリマーの量はエツチング−堆
積の競争反応バランスによって決定されるものであり、
エツチング条件の設定によってエツチング形状が制御で
きる。その結果、絶縁層の表面の段差部分が傾斜面にエ
ツチングされ、結果としてその上に形成される配線層に
障害が与えられないように平坦化されるようになるもの
である。
[発明の実施例] 以下、この発明の詳細な説明する。まず、LSIにおい
て多層配線を行う場合にあっては、回路素子等が形成さ
れたシリコン半導体基板11の表面には、第1図の(A
)に示すようにシリコン酸化膜等による絶縁膜1Bが形
成されているもので、この絶縁膜1B上に下層の配線層
となるアルミニウム等による金属配線層12が形成され
ている。そして、この金属配線層12を含む上記半導体
基板11の全面に、5102、PSG等の酸化膜あるい
は窒化膜等による層間絶縁層13が積層形成されるもの
である。ここで、上記金属配線層12としては、上記の
ように金属材料を使用するものではなく、例えば多結晶
シリコン等の導体材料が適宜使用できるものであり、導
体配線層が形成されるようにすればよいものである。
上記金属配線層12は例えば厚さ0.9μmに形成され
るものであり、また層間絶縁層13は厚さ1.5μmに
形成され、この層間絶縁層13の表面に、上記配線層1
2の厚さに対応する段差部131が形成されるようにな
る。そして、この層間絶縁層13上に上層の第2の金属
配線層が形成されるようになるものであるが、上記のよ
うに段差部131等によって、その表面形状に激しい凹
凸がある状態であると、段差部131で第2の金属配線
層に括れや断切れ等が生ずるようになる。このため、上
記段差部tatを緩和するように平坦化する必要がある
ものである。
そして、この段差部131の緩和のため、上記層間絶縁
層13の形成された半導体基板11を、第2図で示すよ
うなマグネトロン装置21内に設定する。
このマグネトロン装置21は、反応性イオンエツチング
装置を構成するようになるものであり、その内部には例
えば02F6でなる反応ガスが充填設定されるようにす
る。
上記マグネトロン装置21には、電極221および22
が設定されているもので、この電極221 、222の
相互間には、高周波電源23から例えば500〜100
0Wの高周波電力が印加設定されるようにする。そして
、さらに電磁マグネット24が設定され、約800ガウ
スの磁場が設定されるようにしている。そして、このよ
うな反応性イオンエツチング装置によって、上記半導体
基板11の表面に形成された層間絶縁層13を、例えば
エツチング圧力数Pa〜30Paの範囲で、約30秒〜
1分エツチングすると、第1図の(B)で示すように段
差部131が緩やかな傾斜面132の状態となるもので
あり、段差部分が緩和された形状とされるようになる。
ここで、上記第1図の(B)においては、緩やかな傾斜
面として半導体基板の表面に対する角度が45°となる
ように設定しているが、この角度は45〜656の範囲
で適宜設定すれば効果的である。そして、このように傾
斜面132により連続される凹凸を有する層間絶縁層1
3の表面上に、第2の金属配線層を形成させるようにす
れば、この配線層に断線が生じたり、あるいは配線に括
れが生ずるようになることは確実に防止され、多層配線
構造の歩留りさらに信頼性が充分に向上されるようにな
るものである。
尚、上記層間絶縁層13の膜厚は、前縁膜16上の膜厚
t1と金属配線層12上の膜厚t2とは、はぼ等しくな
るように形成されている。
このようなマグネトロン装置を用いた反応性イオンエツ
チングにあっては、極めて短時間にエツチングできるよ
うになることに特徴を有するものであり、例えば通常の
反応性イオンエツチングに比較して、1/10〜1/6
0以下の状態とすることができる。しかも通常の反応性
イオンエツチングでは、上記のような段差を緩和させる
ような平坦化はできない。
マグネトロン装置を使用した反応性イオンエツチングに
あっては、マグネトロン放電によって、プラズマ中にC
H2等の不飽和フッ化炭素が容易に生成されるようにな
る。このため、CXFYなる組成のポリマーが効率的に
発生するようになり、この発生されたポリマーは第3図
に破線25で示すように層間絶縁層13の表面部分に付
着するようになる。そして、その付着するポリマーの量
は「エツチング−堆積」の競争反応バランスによって決
定されるようになる。この反応のバランスは、エツチン
グ条件によって変えることができるようになるものであ
り、エツチング条件によってエツチング形状が制御でき
るようになるものである。
マグネトロン放電のもとに行われる反応性イオンエツチ
ングのエツチング反応は、上記ポリマーの堆積速度Vl
と、ポリマーのエツチング速度■2との比rVl /V
2− rJ 、およびポリマーエツチング速度V2と層
間絶縁層13のエツチング速度V3との比rV2 /V
3−RJによって支配される。種々の実験を行った結果
、rR>IJおよびrr<IJの条件が満足されるとき
に、第1図の(B)で示したように層間絶縁層13の段
差部131が傾斜面132の状態、にエツチングされる
ようになる。
すなわち、段差部131を緩和して例えば45″の傾斜
面132とするための条件を満足させるためには、次の
ような条件が必要である。
a)ポリマーの生成速度が大きい。
b)ポリマーのエツチング速度が大きい。
C)絶縁層のエツチング速度が大きい。
d)r<1およびR>1である。
そして、このような条件を満足させるために、これまで
説明したようにマグネトロン放電を使用することが必要
となるものであり、且つ反応性イオンエツチングに際し
て、適正な反応ガスの設定、さらに反応圧力の設定が必
要となるものである。
通常の反応性イオンエツチングでは、上記のような条件
を全て満足させるようにすることができない。
尚、層間絶縁層13表面に効果的にポリマーの層を形成
するためには、例えば半導体基板11をセットする電極
上に、ポリイミドあるいはテフロンによる絶縁板を設定
するようにすると効果的である。
具体的な実施例を以下に示す。
[実施例1] 第1図(A)で示したように、半導体基板ll上に第1
の金属配線層12を膜厚0.9μmで形成し、さらに層
間絶縁層13をプラズマCVDによる厚さ1.5μmの
プラズマ窒化膜で形成した。そ・して、これをマグネト
ロン反応性イオンエツチング装置で、800ガウスの磁
場においてエツチングする。
このときのエツチング条件は、エツチング圧力13 P
 a s反応ガスはC2F6を30SCCM。
高周波電力は13.56MHzで600W、エツチング
時間は60秒とした。そして、このエツチングの結果、
第1図(B)のように傾斜面132が形成され、その傾
斜角度は45@であった。
〔実施例2] 実施例1と同一の構造で、層間絶縁層13に常圧CVD
によるPSG膜を用いた試料を、上記実施例1と同一の
条件でエツチングした。その結果第1図(B)で示した
ような傾斜面132は形成されなかった。
そこで、プラズマ中の状態をプラズマ発光分析法によっ
て分析してみたところ、PSGの場合には反応性物質で
あるCOのピークが増大していることが判明した。すな
わち、PSG中の酸素がエツチング中に発生し、ポリマ
ー生成を抑制するようになっているものである。
そこで、ポリマーをより多く発生させるためにエツチン
グ圧力を13Paから30Paに上昇させたところ、第
1図(B)で示されるような傾斜面132が形成された
ここで、プラズマ窒化膜とPSGについて、それぞれエ
ツチング条件を変えて、実施例で説明したように直接的
なダイレクトエッチバックした結果、窒化膜およびPS
Gそれぞれに対して、第1表および第2表で示すように
なった。
第 1 表(窒化膜) 第  2  表 (PSG) 尚、上記表においてOは効果有り、Δは効果は認められ
る、Xは効果無しの評価結果を示している。
ここで比較のため、従来から知られている通常の反応性
イオンエツチングによって、上記実施例で使用したと同
様の試料について、直接的にエッチバックを試みてみた
。すなわち、上記実施例2と同様の条件で実験を行った
ものであるが、そのどの条件においても層間絶縁層の段
差部に適当な傾斜を形成させることができなかった。例
えば反応ガスC2F6を30SCCM、エツチング圧力
13Pa、高周波電力100Wで20分間エツチングし
たが、層間絶縁層13の膜厚が1.5μmから0.7μ
mに減少したのみで、特に段差部の形状に変化がなかっ
た。
尚、このエツチング時間は実施例1のエツチング時間の
20倍を要しているものであり、極めて効率の悪いもの
であった。
これまでの実施例によって説明された層間絶縁層の段差
部分の形状を緩和して平坦化する方法は、多層配線の場
合にのみに適用できるものではなく、さらに応用可能で
ある。すなわち、第6図で説明したように層間絶縁層を
平坦化した後に、この絶縁層に膜厚分布が生ずるような
状態では、例えばヴイアホールの形成時にその深さに分
布が生じ、配線工程の歩留りを低下させる要因となる。
第4図に示すように、面子素子が形成された半導体基板
11には、LOCO3層30が層成0れ、さらにポリシ
リコン等による電極31が適宜形成されるようになるも
のであり、これらの上に絶縁膜16が形成されるように
なる。そして、この絶縁膜16七に適宜下層配線となる
金属配線層121.122が形成され、その上に層間絶
縁層13が積層形成されるようになる。したがって、こ
の層間絶縁層13の表面には複雑な凹凸形状が形成され
るようになっている。
しかし、このような場合にあって、実施例で示したよう
な方法でマグネトロン放電による反応性イオンエツチン
グを行えば、図に破線で示すように凹凸形状の段差部が
効率的にエツチングされるようになり、特に段差を有し
て突出される部分における層間絶縁層13の膜厚はほぼ
等しい状態に設定されるようになる。したがって、配線
層1211122それぞれに対応して、例えばヴイアホ
ールを形成しようとする場合でも、このヴイアホールの
深さはほぼ均一に設定されるようになるものである。そ
して、この層間絶縁層13の表面上には、さらに上層の
金属配線層が断線等を生ずることなく効果的に形成でき
るものである。
[発明の効果] 以上のようにこの発明に係る半導体装置およびその製造
方法にあっては、−回のダイレクト的なエッチバックに
よって、層間絶縁層上に存在する急激な段差部を伴う凹
凸が、特にその段差部において平坦化されるものであり
、その上にはさらに上層の金属配線層が効果的に形成で
きるようになるものである。この場合、従来のようにレ
ジストを用いた複数の工程を必要としないものであり、
この平坦化に係る工程が充分に簡略化できるようになる
。しかもこの場合、平坦化された後の層間絶縁層の厚さ
分布が一様な状態となるものであり、例えばこの層間絶
縁層のヴイアホールを形成する場合にも、非常に効果的
な状態とすることができるようになる。
【図面の簡単な説明】
第1図はこの発明の一実施例における特に層間絶縁層の
平坦化の状態を示す図、第2図は上記実施例で使用され
るマグネトロン放電を利用する反応性イオンエツチング
装置を説明する図、第3図は上記エツチング工程におけ
るポリマーの状態を説明する図、第4図はこの発明のさ
らに異なる状態の実施例を説明するための図、第5図は
従来の平坦化方法を説明する図、第6図は上記従来の方
法で平坦化された状態を示す図である。 11・・・半導体基板、12・・・金属配線層、13・
・・層間絶縁層、131・・・段差部、132・・・傾
斜面。 出願人代理人 弁理士 鈴 江 武 彦第1図 第4図 15図

Claims (4)

    【特許請求の範囲】
  1. (1)表面に導体配線層の形成された半導体基板、およ
    び上記導体配線層さらに上記半導体基板上に形成された
    層間絶縁層とを備えた半導体装置において、 上記導体配線層上の層間絶縁層の膜厚と、上記半導体基
    板上の層間絶縁層の膜厚とがほぼ等しく設定され、且つ
    上記半導体基板上の層間絶縁層と上記導体配線層上の層
    間絶縁層との間の段差部は、緩やかな傾斜面によって構
    成されるようにしたことを特徴とする半導体装置。
  2. (2)上記導体配線層は、アルミニウムによる金属配線
    層で形成されるようにした特許請求の範囲第1項記載の
    半導体装置。
  3. (3)上記層間絶縁層は、窒化膜で構成されるようにし
    た特許請求の範囲第1項記載の半導体装置。
  4. (4)表面に導体配線層の形成された半導体基板上に、
    層間絶縁層を形成する工程と、 上記層間絶縁層の表面を、反応性ガスの雰囲気中で且つ
    マグネトロン放電によってプラズマ密度を高くした雰囲
    気で反応性イオンエッチングをする工程とを具備し、 上記エッチング工程で上記層間絶縁層表面に形成される
    ようになるポリマーの堆積速度とこのポリマーのエッチ
    ング速度との比rが“r<1”の関係に設定され、且つ
    上記ポリマーのエッチング速度と上記層間絶縁層のエッ
    チング速度との比Rが“R>1”の関係に設定されるよ
    うに、上記マグネトロンを用いた反応性エッチング条件
    が設定されるようにしたことを特徴とする半導体装置の
    製造方法。
JP8818287A 1987-04-10 1987-04-10 半導体装置およびその製造方法 Pending JPS63253645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8818287A JPS63253645A (ja) 1987-04-10 1987-04-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8818287A JPS63253645A (ja) 1987-04-10 1987-04-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63253645A true JPS63253645A (ja) 1988-10-20

Family

ID=13935764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8818287A Pending JPS63253645A (ja) 1987-04-10 1987-04-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63253645A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987818A (ja) * 1982-11-10 1984-05-21 Matsushita Electric Ind Co Ltd イオンエツチング装置
JPS61206228A (ja) * 1985-03-08 1986-09-12 Sharp Corp 窒化膜平滑化エツチング

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987818A (ja) * 1982-11-10 1984-05-21 Matsushita Electric Ind Co Ltd イオンエツチング装置
JPS61206228A (ja) * 1985-03-08 1986-09-12 Sharp Corp 窒化膜平滑化エツチング

Similar Documents

Publication Publication Date Title
US5679606A (en) method of forming inter-metal-dielectric structure
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
KR100403630B1 (ko) 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US4523975A (en) Integrated circuit planarizing process
US6479388B2 (en) Methods of forming materials over uneven surface topologies, and methods of forming insulative materials over and between conductive lines
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JPH05102107A (ja) 半導体装置の製造方法
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
JPH0766291A (ja) 半導体装置の製造方法
US20020163086A1 (en) Semiconductor device and manufacturing method thereof
US6952051B1 (en) Interlevel dielectric structure
KR20010080750A (ko) 반도체 장치 및 그 제조 방법
US4109275A (en) Interconnection of integrated circuit metallization
US5973387A (en) Tapered isolated metal profile to reduce dielectric layer cracking
US4594769A (en) Method of forming insulator of selectively varying thickness on patterned conductive layer
US5940730A (en) Method of forming a contact hole of a semiconductor device
JPS63253645A (ja) 半導体装置およびその製造方法
US5110410A (en) Zinc sulfide planarization
JPS6332260B2 (ja)
JPS5987834A (ja) 薄膜形成方法
CN109346399B (zh) 金属层间介质膜层的形成方法
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2531173B2 (ja) 半導体装置の製造方法
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법