JPS5987834A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS5987834A JPS5987834A JP19819982A JP19819982A JPS5987834A JP S5987834 A JPS5987834 A JP S5987834A JP 19819982 A JP19819982 A JP 19819982A JP 19819982 A JP19819982 A JP 19819982A JP S5987834 A JPS5987834 A JP S5987834A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- thin
- electrode
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体製造技術に係わシ、詳しくは凹凸を有
す−る下地表面上に薄膜を平坦に形成する薄膜形成方法
に関する。
す−る下地表面上に薄膜を平坦に形成する薄膜形成方法
に関する。
従来、集積回路等の半導体装置の素子の集積 −密度を
上げるために、基板上に複数の絶縁体層および導電体層
を積み重ねて形成させる所謂多層配線が用いられている
。
上げるために、基板上に複数の絶縁体層および導電体層
を積み重ねて形成させる所謂多層配線が用いられている
。
例えば、半導体素子を形成した基板上に多層配線を行な
う場合、第1図に示す様に、基板の表面保護と絶縁のた
めに酸化シリコン等の絶縁膜2で基板1上を覆い、基板
lとその上の絶縁被膜上に形成される配線導体との接続
に必要な部分の絶縁膜2を写真蝕刻法により除去[2、
これによって露出された基板1と絶縁膜2の全面上にア
ルミニウム等の導体金属を蒸着して、金属被膜を形成し
、とれに写真蝕刻法を用いて不要部分を除去して所定の
パターンの第1導電体層3を形成し、さらにこの上に絶
縁被膜4を気相成長法あるいは高周波スパッタ法等によ
って被着した後、その上に形成される配線導体との接続
に必要な部分の絶縁被膜4を写真蝕刻法で除去し、次い
で導体金属層を全面に蒸着した後、写真蝕刻法で所定の
配線パターンを有する第20線電体層5を形成する方法
が行なわれている。
う場合、第1図に示す様に、基板の表面保護と絶縁のた
めに酸化シリコン等の絶縁膜2で基板1上を覆い、基板
lとその上の絶縁被膜上に形成される配線導体との接続
に必要な部分の絶縁膜2を写真蝕刻法により除去[2、
これによって露出された基板1と絶縁膜2の全面上にア
ルミニウム等の導体金属を蒸着して、金属被膜を形成し
、とれに写真蝕刻法を用いて不要部分を除去して所定の
パターンの第1導電体層3を形成し、さらにこの上に絶
縁被膜4を気相成長法あるいは高周波スパッタ法等によ
って被着した後、その上に形成される配線導体との接続
に必要な部分の絶縁被膜4を写真蝕刻法で除去し、次い
で導体金属層を全面に蒸着した後、写真蝕刻法で所定の
配線パターンを有する第20線電体層5を形成する方法
が行なわれている。
この様な従来の製造方法においては第1層の配線編体1
によって生ずる段差、あるいは溝体層間の接続部におい
て絶縁被膜に設けた孔によって生ずる段差などによって
、第2の記報導体5が段の側面において断線しやすくな
ったり、また一層目の配線導体と二層目の配線導体が交
叉する様な箇所における絶縁被膜にはピンホールやクラ
ックが発生しやすくなって、この絶縁被膜をはさんで相
対する二つの配線導体が短絡しやすくなるといった欠点
がおった。さらに、素子の集積密度を上げるために配線
づ体の間隔および配線導体層間の接続孔を例えば3ミク
ロン以下と小さくする場合には、第1層の配線導体3お
よび配線9体層間の接続孔の周縁を急峻な段状にする必
要がある。
によって生ずる段差、あるいは溝体層間の接続部におい
て絶縁被膜に設けた孔によって生ずる段差などによって
、第2の記報導体5が段の側面において断線しやすくな
ったり、また一層目の配線導体と二層目の配線導体が交
叉する様な箇所における絶縁被膜にはピンホールやクラ
ックが発生しやすくなって、この絶縁被膜をはさんで相
対する二つの配線導体が短絡しやすくなるといった欠点
がおった。さらに、素子の集積密度を上げるために配線
づ体の間隔および配線導体層間の接続孔を例えば3ミク
ロン以下と小さくする場合には、第1層の配線導体3お
よび配線9体層間の接続孔の周縁を急峻な段状にする必
要がある。
しかし、この様に微細パターンでしかも段差が急峻に分
ると、第2図に示す様に、絶縁膜形成法においてその被
覆特性が侵れている減圧下における気相成長法あるいは
グロー放電を応用したプラズマ気相成長法によっても絶
縁被膜4は、段差の側面でうすくなるため配線導体層間
3と5の耐圧を低下させたシ、あるいは配線導体層間を
短絡させたシする。またこの絶縁被膜4上にスパッタあ
るいは電子ビーム蒸着法によシ形成されるアルミニウム
等の第2の配線導体層5は段差の部分には殆んど蒸着さ
れないため配線層間の接続抵抗を下げるために行なう4
50〜5001 ℃、 )での熱処理工程で配線導体層
5Vcクラツクが生じて断線したり、あるいはエレクト
ロマイグレーションに基づく断線等が生ずる。このため
、多層配線の微細化が困難であった。
ると、第2図に示す様に、絶縁膜形成法においてその被
覆特性が侵れている減圧下における気相成長法あるいは
グロー放電を応用したプラズマ気相成長法によっても絶
縁被膜4は、段差の側面でうすくなるため配線導体層間
3と5の耐圧を低下させたシ、あるいは配線導体層間を
短絡させたシする。またこの絶縁被膜4上にスパッタあ
るいは電子ビーム蒸着法によシ形成されるアルミニウム
等の第2の配線導体層5は段差の部分には殆んど蒸着さ
れないため配線層間の接続抵抗を下げるために行なう4
50〜5001 ℃、 )での熱処理工程で配線導体層
5Vcクラツクが生じて断線したり、あるいはエレクト
ロマイグレーションに基づく断線等が生ずる。このため
、多層配線の微細化が困難であった。
この様な段差を生ずる製造工程に対して、所定のパター
ンの第1導電体層を形成した後、気相成長法により酸化
シリコン膜を形成し、その上にオルガノシラン等の有機
系物質を塗布したシ、あるいは先に有機系物質を塗布し
、その上に気相成長法により酸化シリコン膜を形成する
ことによシ絶縁腹の表面をなだらかにする方法が知られ
ている。
ンの第1導電体層を形成した後、気相成長法により酸化
シリコン膜を形成し、その上にオルガノシラン等の有機
系物質を塗布したシ、あるいは先に有機系物質を塗布し
、その上に気相成長法により酸化シリコン膜を形成する
ことによシ絶縁腹の表面をなだらかにする方法が知られ
ている。
しかしながらオルガノシラン等の有機物質を焼結したガ
ラス膜は多孔質で吸湿性が大きく、また有機物も残存し
ているために配線導体層の相互の絶縁は信頼性に欠ける
欠点がある。
ラス膜は多孔質で吸湿性が大きく、また有機物も残存し
ているために配線導体層の相互の絶縁は信頼性に欠ける
欠点がある。
又、450〜500 C’C,)の熱処理工程において
、ガラス膜および気相成長法による酸化シリコン膜にク
ラックが生じゃすく、導体層間の短絡が生じたシ、ある
いは配線導体層にアルミニウムを用いた場合にはガラス
膜の吸湿性が大きいためにアルミニウムが腐食されて断
線したシする欠点がある。
、ガラス膜および気相成長法による酸化シリコン膜にク
ラックが生じゃすく、導体層間の短絡が生じたシ、ある
いは配線導体層にアルミニウムを用いた場合にはガラス
膜の吸湿性が大きいためにアルミニウムが腐食されて断
線したシする欠点がある。
本発明の目的は、凹凸を有する基板表面上に薄膜を平坦
に形成することができ、この薄膜上に形成する4体層の
断線や短絡等の防止に寄与することができ、微細パター
ンの多層配線を形成するのに有利な薄膜形成方法を提供
することにある。
に形成することができ、この薄膜上に形成する4体層の
断線や短絡等の防止に寄与することができ、微細パター
ンの多層配線を形成するのに有利な薄膜形成方法を提供
することにある。
本発明の骨子は、凹凸を有する基板上に酸化シリコン等
の絶縁性薄膜を堆積したのち、この薄膜表面にイオンや
ラジカル等の活性種を作用させ、薄膜の凸部を迅速に蝕
刻する如きエツチングを施すことにある。すなわち、平
行平板電極を備えたチェンバ等の内部に02ガス等を導
入すると共に、各電極間に高周波電力を印加すると、試
料載置の電極表面に生じた自己バイアスにより加速され
たイオンが試料表面を衝撃する。薄膜として酸化シリコ
ンを用いた場合、02ガスハ薄膜と反応しないため、ス
パッタリングのみ進行する。スパッタ率はイオンの入射
角度に依存し、通常45度で最大値を示す。
の絶縁性薄膜を堆積したのち、この薄膜表面にイオンや
ラジカル等の活性種を作用させ、薄膜の凸部を迅速に蝕
刻する如きエツチングを施すことにある。すなわち、平
行平板電極を備えたチェンバ等の内部に02ガス等を導
入すると共に、各電極間に高周波電力を印加すると、試
料載置の電極表面に生じた自己バイアスにより加速され
たイオンが試料表面を衝撃する。薄膜として酸化シリコ
ンを用いた場合、02ガスハ薄膜と反応しないため、ス
パッタリングのみ進行する。スパッタ率はイオンの入射
角度に依存し、通常45度で最大値を示す。
それ故、45度に近い角度を持つステップエツジは平坦
部に比して速くエツチングされ、エツジに大きな傾斜が
形成される。さらに、イオン衝撃を続けると、見かけ上
傾斜部が後退するようにスパッタエツチングが進行し、
その結果薄膜表面が平坦となる。
部に比して速くエツチングされ、エツジに大きな傾斜が
形成される。さらに、イオン衝撃を続けると、見かけ上
傾斜部が後退するようにスパッタエツチングが進行し、
その結果薄膜表面が平坦となる。
本発明はこのような点に着目し、凹凸を有する基板表面
に薄膜を形成するに際し、上記基板上に薄膜を堆積した
のち、薄膜表面に該薄膜と反応しない活性種を照射して
スパッタエツチングするようにした方法である。
に薄膜を形成するに際し、上記基板上に薄膜を堆積した
のち、薄膜表面に該薄膜と反応しない活性種を照射して
スパッタエツチングするようにした方法である。
本発明によれば、凹6を有する基板表面上に絶縁膜等の
薄膜を表面平坦化して形成することができるので、この
薄膜上に形成する導体層の断線や短絡等の発生を極めて
少なくすることが可能である。このため、微細パターン
の多層配線構造を形成する際に極めて有効な効果を発揮
する。
薄膜を表面平坦化して形成することができるので、この
薄膜上に形成する導体層の断線や短絡等の発生を極めて
少なくすることが可能である。このため、微細パターン
の多層配線構造を形成する際に極めて有効な効果を発揮
する。
第3図は本発明の一実施例方法に使用した処理装置を示
す概略構成図である。図中11はチェンバで、このチェ
ンバ11内には上部電極12及び下部電極13からなる
平行平板電極が配置されている。上部電極12の下面に
はターゲット14が取着され、下部電極13の上面には
試料15が載置される。上部電極12はマツチング回路
16及びスイッチ回路17を介して高周波電源18に接
続され、下部電極13はマツチング回路19及びスイッ
チ回路2oを介して高周波電源に接続されている。そし
て、スイッチ回路17.19が81側のとき、上部電極
12に高周波電力が印加されると共に下部電極12が接
地される。このとき、試料15上にターゲット14と同
材料の薄膜が堆積される。また、スイッチ回路17.2
0を82側に切り換えたとき、上部電極12が接地され
ると共に下部′電極13に高周波電力が印加される。こ
のとき、試料1591スパツタエツチングされるものと
なっている。なお、図中21はチェンバ11内にOl等
のガスを導入するだめのバルブであシ、チェンバll内
は図示しない真空ポンプによシ真空排気されるものとな
っている。また、図中22は絶縁物を示している。
す概略構成図である。図中11はチェンバで、このチェ
ンバ11内には上部電極12及び下部電極13からなる
平行平板電極が配置されている。上部電極12の下面に
はターゲット14が取着され、下部電極13の上面には
試料15が載置される。上部電極12はマツチング回路
16及びスイッチ回路17を介して高周波電源18に接
続され、下部電極13はマツチング回路19及びスイッ
チ回路2oを介して高周波電源に接続されている。そし
て、スイッチ回路17.19が81側のとき、上部電極
12に高周波電力が印加されると共に下部電極12が接
地される。このとき、試料15上にターゲット14と同
材料の薄膜が堆積される。また、スイッチ回路17.2
0を82側に切り換えたとき、上部電極12が接地され
ると共に下部′電極13に高周波電力が印加される。こ
のとき、試料1591スパツタエツチングされるものと
なっている。なお、図中21はチェンバ11内にOl等
のガスを導入するだめのバルブであシ、チェンバll内
は図示しない真空ポンプによシ真空排気されるものとな
っている。また、図中22は絶縁物を示している。
第4図(a)〜(C)は本発明の一実施例に係わる半導
体装置製造工程を示す断面図である。まず、第4図(a
)に示す如く素子形成工程が施されたSi基板31上に
気相成長法によりsto、膜32を被着したのち、必要
な接続孔を開けこの孔を含め5i02膜32上にアルミ
ニウム膜(第1の導体層)33を仮着した。アルミニウ
ム膜33の被着はスパッタ或いは電子ビーム蒸着法で行
い、そのパターニングには燐酸を生成分とした溶液メい
はCaZ4とCI!2との混合ガスを反応ガスとする反
応性イオンエツチング法を用いた。次いで、前記第3図
に示した装置を用い、ターゲット14として5i02.
導入ガスとしてSiN4とN20 との混合ガス、スイ
ッチ回路17,20をS1側に切り換え、グロー放電を
利用したプラズマ気相成長法によシ試料上面にSiO□
膜(絶縁膜)34を堆積した。
体装置製造工程を示す断面図である。まず、第4図(a
)に示す如く素子形成工程が施されたSi基板31上に
気相成長法によりsto、膜32を被着したのち、必要
な接続孔を開けこの孔を含め5i02膜32上にアルミ
ニウム膜(第1の導体層)33を仮着した。アルミニウ
ム膜33の被着はスパッタ或いは電子ビーム蒸着法で行
い、そのパターニングには燐酸を生成分とした溶液メい
はCaZ4とCI!2との混合ガスを反応ガスとする反
応性イオンエツチング法を用いた。次いで、前記第3図
に示した装置を用い、ターゲット14として5i02.
導入ガスとしてSiN4とN20 との混合ガス、スイ
ッチ回路17,20をS1側に切り換え、グロー放電を
利用したプラズマ気相成長法によシ試料上面にSiO□
膜(絶縁膜)34を堆積した。
次に、第3図に示す装置のチェンバ11内を1度真空引
きしたのち、チェンバ11内にOlを溝入しガス圧を0
.1 [Torr ]程度に保ちスイッチ回路17.2
0を82側に切り換え、試料の表面処理を行った。ここ
で、試料側の電極J3に高周波電力を印加した場合、先
にも説明したように電極13の表面に生じた自己バイア
スによシ加速されたイオンが試料表面を衝撃する。0□
ガスはS i 02膜34と反応しないため、単にスパ
ッタリングのみ進行する。スパッタ率はイオンの入射角
度に依存し、通常45度で最大値を示す。それ故、シー
ス内の電位勾配に沿って入射するイオンに対しては、4
5度に近いステップエツジが平坦部に比して速くスパッ
タエツチングされ、エツジに大きな傾斜が形成される。
きしたのち、チェンバ11内にOlを溝入しガス圧を0
.1 [Torr ]程度に保ちスイッチ回路17.2
0を82側に切り換え、試料の表面処理を行った。ここ
で、試料側の電極J3に高周波電力を印加した場合、先
にも説明したように電極13の表面に生じた自己バイア
スによシ加速されたイオンが試料表面を衝撃する。0□
ガスはS i 02膜34と反応しないため、単にスパ
ッタリングのみ進行する。スパッタ率はイオンの入射角
度に依存し、通常45度で最大値を示す。それ故、シー
ス内の電位勾配に沿って入射するイオンに対しては、4
5度に近いステップエツジが平坦部に比して速くスパッ
タエツチングされ、エツジに大きな傾斜が形成される。
そして、イオン衝撃を続けると見かけ上傾斜部が後退す
るようにスパッタエツチングが進行し、5i01膜34
0表面は第4図(b)に示す如く略平坦なものとなる。
るようにスパッタエツチングが進行し、5i01膜34
0表面は第4図(b)に示す如く略平坦なものとなる。
なお、主ガスをOlとし、添加ガスとしてC,H,等の
ようなプラズマ重合を行うガスを使用すると、平坦面上
にプラズマ重合膜が堆積し、平坦部の実効的スパッタ率
が低下するため、平坦部の膜厚を低下させることなく凸
部のエツチングのみを行うことも可能である。
ようなプラズマ重合を行うガスを使用すると、平坦面上
にプラズマ重合膜が堆積し、平坦部の実効的スパッタ率
が低下するため、平坦部の膜厚を低下させることなく凸
部のエツチングのみを行うことも可能である。
次に、第4図(C)に示す如(8i 0H膜34上にア
ルミニウム膜(第2の1体層)35を被層した。この場
合、下地5i01膜340表面が平坦化されているので
、アルミニウム膜35はその膜厚が一様に形成されるこ
とになる。
ルミニウム膜(第2の1体層)35を被層した。この場
合、下地5i01膜340表面が平坦化されているので
、アルミニウム膜35はその膜厚が一様に形成されるこ
とになる。
かくして本実施例方法によれば、多層配線を行った第4
図(clと従来法によシ多層配線を行なつた前記第2図
との比較から明らかな様に、第2の嬌電体層35の厚さ
がほぼ一様になるため、450〜500[’C,)での
熱処理工程で導電体層35にクラックが生じて断線した
り、エレクトロマイクレージョンに基づく断線を防止す
ることができ、また1層目の配線導体33と2層目の配
線導体35とが交叉する様な箇所においても配線導体層
間の絶縁膜の厚さが充分厚いためにピンホールやクラッ
クは発生せず、配線導体層間の短絡や耐圧の低下を防止
することができ、多層配線を行なった半導体装置の信頼
性を著しく向上することができる。また1本実施例方法
では、配線導体層間の絶縁膜として、有機ガラス系物質
を用いる必要がないため、配線導体層の相互の絶縁の信
頼性は高く、また、アルミニウムの腐食を防止すること
ができる。
図(clと従来法によシ多層配線を行なつた前記第2図
との比較から明らかな様に、第2の嬌電体層35の厚さ
がほぼ一様になるため、450〜500[’C,)での
熱処理工程で導電体層35にクラックが生じて断線した
り、エレクトロマイクレージョンに基づく断線を防止す
ることができ、また1層目の配線導体33と2層目の配
線導体35とが交叉する様な箇所においても配線導体層
間の絶縁膜の厚さが充分厚いためにピンホールやクラッ
クは発生せず、配線導体層間の短絡や耐圧の低下を防止
することができ、多層配線を行なった半導体装置の信頼
性を著しく向上することができる。また1本実施例方法
では、配線導体層間の絶縁膜として、有機ガラス系物質
を用いる必要がないため、配線導体層の相互の絶縁の信
頼性は高く、また、アルミニウムの腐食を防止すること
ができる。
さらに、本発明では、配線のパターンが微細でしかも急
峻な段差に対してよシ効果を発揮する庭め多層配線の微
細化が可能となシ素子の集積密度を上げることができる
。
峻な段差に対してよシ効果を発揮する庭め多層配線の微
細化が可能となシ素子の集積密度を上げることができる
。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記スパッタエツチング時に用いるガスは
02に限らず、N、、H。
い。例えば、前記スパッタエツチング時に用いるガスは
02に限らず、N、、H。
、希ガス、その他エツチングすべき薄膜と反応しないも
のであればよい。また、絶縁膜として酸化シリコン膜を
用いたが、他の絶R膜例えば燐、硼素、砒素等の不純物
を含んだガラス膜、窒素及びシリコンを含むシリコンオ
キシナイト2イド膜、金属酸化物およびこれらの絶縁膜
を2柾類以上竺層した膜に対しても本発明は有効である
。さらに、配線導体層として、アルミニウムを用いたが
、他の導体暦年えばモリブデン、タングステン、チタン
、白金、および前記金属の硅化物、多結晶シリコンに対
しても本発明が適用されることはいうまでもない。また
、実施例では配ms体層を2層に設けた場合について説
明したが%3層以上の配線導体層を設けた多層配線も、
上記実施例で述べた方法なくシ返し行なうことによシ得
られ1本発明は有効である。
のであればよい。また、絶縁膜として酸化シリコン膜を
用いたが、他の絶R膜例えば燐、硼素、砒素等の不純物
を含んだガラス膜、窒素及びシリコンを含むシリコンオ
キシナイト2イド膜、金属酸化物およびこれらの絶縁膜
を2柾類以上竺層した膜に対しても本発明は有効である
。さらに、配線導体層として、アルミニウムを用いたが
、他の導体暦年えばモリブデン、タングステン、チタン
、白金、および前記金属の硅化物、多結晶シリコンに対
しても本発明が適用されることはいうまでもない。また
、実施例では配ms体層を2層に設けた場合について説
明したが%3層以上の配線導体層を設けた多層配線も、
上記実施例で述べた方法なくシ返し行なうことによシ得
られ1本発明は有効である。
さらに、スパッタリング法にょシ絶縁膜の表面層を除去
した後、その残存した絶縁膜上に配線導体層を設けたが
、絶縁iの表面層を除去した後、その上に再度絶縁膜を
被着するか、または。
した後、その残存した絶縁膜上に配線導体層を設けたが
、絶縁iの表面層を除去した後、その上に再度絶縁膜を
被着するか、または。
この工程を何度かくシ返して形成した絶縁膜上に配線導
体層を設けても有用である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
体層を設けても有用である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
第1図及び第2図はそれぞれ従来の多層配線構造を示す
断面図、第3図は本発明の一実施例に使用した処理装置
を示す概略構成図、第4図t8)〜(C)は同実施例方
法を説明するための工程断面図である。 11・・・チェンバ、xx、xs・・・[極、J4・・
・ターゲット、15・・・試料、16.19・・・マツ
チング回路、17.20・・・スイッチ回路、18・・
・高周波電源、31・・・8i基板、32.34・・・
2の導体層)。
断面図、第3図は本発明の一実施例に使用した処理装置
を示す概略構成図、第4図t8)〜(C)は同実施例方
法を説明するための工程断面図である。 11・・・チェンバ、xx、xs・・・[極、J4・・
・ターゲット、15・・・試料、16.19・・・マツ
チング回路、17.20・・・スイッチ回路、18・・
・高周波電源、31・・・8i基板、32.34・・・
2の導体層)。
Claims (4)
- (1)凹凸を有する基板表面上にその凸部に対応する突
出部を有する薄膜を堆積する工程と、上記薄膜表面に該
薄膜と反応しない活性種を照射してスパッタエツチング
し、前記薄膜と同材質の前記突出部を除去して前記薄膜
を平担化する工程とを具備してなることを特徴とする薄
膜形成方法。 - (2) 前記薄膜を堆積する工程として、プラズマ気
相成長法、スパッタリング法或いはイオンブレーティン
グ法を用いることを特徴とする特許請求の範囲第1項記
載の薄膜形成方法。 - (3) 前記薄膜を堆積する工程及びスパッタエツチ
ングする工程を、平行平板電極を備えた同一チェンバ内
で行い、薄膜の堆積時には基板側の電極を接地す雇と共
に他方のターゲット側電極に高周波電力を印加し、スパ
ッタエツチング時には基板側の電極に高周波電力を印加
すると共に他方の電極を接地することを特徴とする特許
請求の範囲第1項記載の薄膜形成方法。 - (4)前記活性種として、酸素、窒素、水素若しくは希
ガスのうち少なくとも1つのガスのラジカル及びイオン
を用いることを特徴とする特許請求の範囲第1項記載の
薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819982A JPS5987834A (ja) | 1982-11-11 | 1982-11-11 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19819982A JPS5987834A (ja) | 1982-11-11 | 1982-11-11 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987834A true JPS5987834A (ja) | 1984-05-21 |
Family
ID=16387116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19819982A Pending JPS5987834A (ja) | 1982-11-11 | 1982-11-11 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987834A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110244A (ja) * | 1984-06-15 | 1986-01-17 | ノーザン・テレコム・リミテッド | 半導体ウエハ上に誘電体層をデポジツトする方法 |
| JPS6448425A (en) * | 1987-08-18 | 1989-02-22 | Semiconductor Energy Lab | Forming method of insulating film |
| JPH04340748A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体装置の製造方法 |
| JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
| US5855970A (en) * | 1986-09-09 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a film on a substrate |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
-
1982
- 1982-11-11 JP JP19819982A patent/JPS5987834A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110244A (ja) * | 1984-06-15 | 1986-01-17 | ノーザン・テレコム・リミテッド | 半導体ウエハ上に誘電体層をデポジツトする方法 |
| US5855970A (en) * | 1986-09-09 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a film on a substrate |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
| JPS6448425A (en) * | 1987-08-18 | 1989-02-22 | Semiconductor Energy Lab | Forming method of insulating film |
| JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
| JPH04340748A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815825B2 (en) | Semiconductor devices having gradual slope contacts | |
| US5725740A (en) | Adhesion layer for tungsten deposition | |
| US20070278611A1 (en) | Modified Facet Etch to Prevent Blown Gate Oxide and Increase Etch Chamber Life | |
| US6860275B2 (en) | Post etching treatment process for high density oxide etcher | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JPH09162172A (ja) | エッチングダメージの除去方法 | |
| JP2603989B2 (ja) | 半導体装置の製造方法 | |
| KR100628216B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100484253B1 (ko) | 반도체 장치의 타이타늄막 형성방법 | |
| KR960008523B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| JP2000150482A (ja) | ドライエッチング方法 | |
| KR910010223B1 (ko) | 반도체소자의 다층금속배선 공정방법 | |
| WO2009066997A2 (en) | Contact etch for ams products | |
| JPS61135125A (ja) | 半導体装置の製造方法 | |
| JPS63253631A (ja) | 半導体装置の製造方法 | |
| JPH1174252A (ja) | 半導体装置および製造方法 |