JPS6325373B2 - - Google Patents
Info
- Publication number
- JPS6325373B2 JPS6325373B2 JP13640683A JP13640683A JPS6325373B2 JP S6325373 B2 JPS6325373 B2 JP S6325373B2 JP 13640683 A JP13640683 A JP 13640683A JP 13640683 A JP13640683 A JP 13640683A JP S6325373 B2 JPS6325373 B2 JP S6325373B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- memory
- code
- address
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、モード切替命令を持ち、このモード
切替命令によつて短い機械語命令長でもプログラ
ムを実行することができるデータ処理装置に関す
る。
切替命令によつて短い機械語命令長でもプログラ
ムを実行することができるデータ処理装置に関す
る。
従来の構成とその問題点
第１図に従来のデータ処理装置の機能ブロツク
図を示す。１は機械語命令及びデータを記憶する
メモリ、２は論理演算や算術演算を行う演算手
段、３はメモリ１のアドレスを計算するアドレス
計算手段である。４はメモリ１から取出したOP
コード部を一時記憶する命令レジスタである。５
は命令レジスタ４に一時記憶されたOPコード部
をデコードし、メモリ１、演算手段２、アドレス
計算手段３を制御する制御手段である。
図を示す。１は機械語命令及びデータを記憶する
メモリ、２は論理演算や算術演算を行う演算手
段、３はメモリ１のアドレスを計算するアドレス
計算手段である。４はメモリ１から取出したOP
コード部を一時記憶する命令レジスタである。５
は命令レジスタ４に一時記憶されたOPコード部
をデコードし、メモリ１、演算手段２、アドレス
計算手段３を制御する制御手段である。
以上の様に構成された従来のデータ処理装置で
は、機械語命令のOPコード部を制御手段でデコ
ードするため、OPコード長が既に決定されてお
り、この長さは、データ処理装置の持つ機械語命
令数に依存している。従つてデータ処理装置で実
行させるプログラム中にわずかな種類の機械語命
令しか使つてなくても、OPコード長を短かくす
ることはできない。例えば、100種の命令セツト
を持つたデータ処理装置では、たとえ、15種の命
令しか使わないプログラムを実行させても、７ビ
ツト以上の（100≦27）のOPコード長が必要であ
る。
は、機械語命令のOPコード部を制御手段でデコ
ードするため、OPコード長が既に決定されてお
り、この長さは、データ処理装置の持つ機械語命
令数に依存している。従つてデータ処理装置で実
行させるプログラム中にわずかな種類の機械語命
令しか使つてなくても、OPコード長を短かくす
ることはできない。例えば、100種の命令セツト
を持つたデータ処理装置では、たとえ、15種の命
令しか使わないプログラムを実行させても、７ビ
ツト以上の（100≦27）のOPコード長が必要であ
る。
実際のプログラムでは命令セツトを１つ残らず
使用することは稀であり、プログラム毎に使われ
る機械語命令の種類に応じてOPコード長を短く
し、結果的にプログラムが占めるメモリの大きさ
を小さくすることが望まれていた。
使用することは稀であり、プログラム毎に使われ
る機械語命令の種類に応じてOPコード長を短く
し、結果的にプログラムが占めるメモリの大きさ
を小さくすることが望まれていた。
発明の目的
本発明は上記従来の欠点を除去し、実行するプ
ログラム中で使われる機械語命令の種類に応じて
OPコード長を短くし、プログラムが占有するメ
モリを少なくすることができるデータ処理装置を
提供することを目的とする。
ログラム中で使われる機械語命令の種類に応じて
OPコード長を短くし、プログラムが占有するメ
モリを少なくすることができるデータ処理装置を
提供することを目的とする。
発明の構成
本発明は、従来のデータ処理装置にモード切替
命令で動作が切替えられる命令取出し切替手段を
設け、従来どおりの命令取出しとデコードができ
るだけでなく、実行されるプログラム中で使用さ
れる機械語命令の種類に応じてOPコード長を短
くすることができるようにしたものである。
命令で動作が切替えられる命令取出し切替手段を
設け、従来どおりの命令取出しとデコードができ
るだけでなく、実行されるプログラム中で使用さ
れる機械語命令の種類に応じてOPコード長を短
くすることができるようにしたものである。
実施例の説明
以下に本発明の実施例について説明する。第２
図は本発明の一実施例によるデータ処理装置のブ
ロツク図で第１図と対応する部分には同符号を付
している。異なるのはメモリ１から取出したOP
コード部をアドレス計算手段３または制御手段４
へ送る命令取出し切替手段６を設けた点である。
図は本発明の一実施例によるデータ処理装置のブ
ロツク図で第１図と対応する部分には同符号を付
している。異なるのはメモリ１から取出したOP
コード部をアドレス計算手段３または制御手段４
へ送る命令取出し切替手段６を設けた点である。
本実施例において、OPコード部が短かくても
よい理由は、メモリ１内に命令変換テーブルを持
つているからである。すなわちメモリ１から取出
した、機械語命令のOPコード部を命令レジスタ
４を経て直接制御手段５でデコードするだけでな
く、メモリ１から取出したOPコード部からメモ
リ１のアドレスを求め、このアドレスが指す命令
変換テーブル中の値を真のOPコード部として制
御手段５でデコードすることもできるため、メモ
リ１内の命令変換テーブルが参照可能になる。
よい理由は、メモリ１内に命令変換テーブルを持
つているからである。すなわちメモリ１から取出
した、機械語命令のOPコード部を命令レジスタ
４を経て直接制御手段５でデコードするだけでな
く、メモリ１から取出したOPコード部からメモ
リ１のアドレスを求め、このアドレスが指す命令
変換テーブル中の値を真のOPコード部として制
御手段５でデコードすることもできるため、メモ
リ１内の命令変換テーブルが参照可能になる。
次にこの実施例の動作を、jump命令を例にと
つて説明する。
つて説明する。
今、１ワード16ビツト単位でメモリ１を参照
し、100個の命令セツトを持つデータ処理装置を
考える。従つて最大OPコード長は７ビツト（100
≦27）必要である。ここでjump命令は次の形式
で与えられるものとする。
し、100個の命令セツトを持つデータ処理装置を
考える。従つて最大OPコード長は７ビツト（100
≦27）必要である。ここでjump命令は次の形式
で与えられるものとする。
１ jump アドレス偏位
２ jumpl アドレス偏位
例えば、
３ jump −120
４ jumpl ＋200
は各々、現在jumpアドレスから、120ワード前、
あるいは200ワード先へジヤンプせよ、という意
味である。jump、jumplの命令語形式は、各々第
３図および第４図で与えられるとすれば、上記
３、４の命令は具体的には第６図、第７図の形式
で与えられる（ただし、jumpのOPコードを
Ox2f、jumplのOPコードをOx30としている）。−
120は８ビツトで表現可能なので、第６図の１ワ
ード命令で実行できるが＋200は９ビツト必要な
ので、第７図の２ワード命令が必要になる。
あるいは200ワード先へジヤンプせよ、という意
味である。jump、jumplの命令語形式は、各々第
３図および第４図で与えられるとすれば、上記
３、４の命令は具体的には第６図、第７図の形式
で与えられる（ただし、jumpのOPコードを
Ox2f、jumplのOPコードをOx30としている）。−
120は８ビツトで表現可能なので、第６図の１ワ
ード命令で実行できるが＋200は９ビツト必要な
ので、第７図の２ワード命令が必要になる。
しかし、以下の様にすれば、４の命令でも１ワ
ード命令とすることができる。まずメモリ１内に
第９図で示す様な命令変換テーブルを作る。次に
第５図の様な命令語形式を考え、第９図のfPから
の偏位をOPコード部に書いてその偏位アドレス
の内容を真のOPコードとして制御手段４へ送れ
ば４の命令も図８の様に１ワード命令で実行可能
である。
ード命令とすることができる。まずメモリ１内に
第９図で示す様な命令変換テーブルを作る。次に
第５図の様な命令語形式を考え、第９図のfPから
の偏位をOPコード部に書いてその偏位アドレス
の内容を真のOPコードとして制御手段４へ送れ
ば４の命令も図８の様に１ワード命令で実行可能
である。
このOPコードの流れを変えるのがモード切替
命令と命令取出し切替手段６である。
命令と命令取出し切替手段６である。
まずモード切替命令は（モード１）であるか
（モード２）であるかの情報を持つ。（モード１）
の状態になつておれば、メモリ１から取出した
OPコード部は、命令取出し切替手段６を経て命
令レジスタ４に一時記憶され制御手段５でデコー
ドされる。また（モード２）の状態になつておれ
ば、メモリ１から取出したOPコード部は、命令
取出し切替手段６を経てアドレス計算手段３へ送
られる。アドレス計算手段３ではこの値を基にメ
モリ１中の命令変換テーブルのアドレスを求め
る。第８図と第９図の例ではレジスタfPとOPコ
ード部の値を加算する。その後、このアドレス先
の内容（第９図のOx2f…jump）をメモリ１から
取り出し、再び命令取出し手段６を経て命令レジ
スタ４に一時記憶される。そして制御手段５でデ
コードされる。つまり、命令取出し切替手段６
は、モード切替命令によつて、OPコード部を命
令レジスタ４へ送つたりアドレス計算手段へ送つ
たりするわけである。
（モード２）であるかの情報を持つ。（モード１）
の状態になつておれば、メモリ１から取出した
OPコード部は、命令取出し切替手段６を経て命
令レジスタ４に一時記憶され制御手段５でデコー
ドされる。また（モード２）の状態になつておれ
ば、メモリ１から取出したOPコード部は、命令
取出し切替手段６を経てアドレス計算手段３へ送
られる。アドレス計算手段３ではこの値を基にメ
モリ１中の命令変換テーブルのアドレスを求め
る。第８図と第９図の例ではレジスタfPとOPコ
ード部の値を加算する。その後、このアドレス先
の内容（第９図のOx2f…jump）をメモリ１から
取り出し、再び命令取出し手段６を経て命令レジ
スタ４に一時記憶される。そして制御手段５でデ
コードされる。つまり、命令取出し切替手段６
は、モード切替命令によつて、OPコード部を命
令レジスタ４へ送つたりアドレス計算手段へ送つ
たりするわけである。
上述の例では第９図のfPの値をレジスタに一時
記憶させるとしたが、メモリ１に記憶させてもよ
いことは言うまでもない。また、命令取出し切替
手段６からアドレス計算手段３へ送られるOPコ
ード長はあらかじ決めておいてもよいし、モード
切替時に与えてもよい。
記憶させるとしたが、メモリ１に記憶させてもよ
いことは言うまでもない。また、命令取出し切替
手段６からアドレス計算手段３へ送られるOPコ
ード長はあらかじ決めておいてもよいし、モード
切替時に与えてもよい。
次に、上述の機能を持つた命令取出し切替手段
６の一実施例を示す。第１０図はこの命令取出し
切替手段６を中心に本発明の一実施例を示したも
のである。６１はメモリ１からOPコード部を一
時記憶するＱバツフアで、アドレス計算手段３へ
OPコード部を送る。６２はモードを記憶してお
くフラグであり、モード切替命令によつてON、
OFFが切替えられる。６３はフラグ５２がONの
時、待ち信号を発生し見かけ上のフエツチサイク
ルを長くするフリツプフロツプである。
６の一実施例を示す。第１０図はこの命令取出し
切替手段６を中心に本発明の一実施例を示したも
のである。６１はメモリ１からOPコード部を一
時記憶するＱバツフアで、アドレス計算手段３へ
OPコード部を送る。６２はモードを記憶してお
くフラグであり、モード切替命令によつてON、
OFFが切替えられる。６３はフラグ５２がONの
時、待ち信号を発生し見かけ上のフエツチサイク
ルを長くするフリツプフロツプである。
以上の様に構成された本実施例のデータ処理装
置について、以下その動作を説明する。
置について、以下その動作を説明する。
まずフラグ６２がOFF状態の時は信号も
OFFなので、Ｑラツチ信号はOFF状態である。
一方、IRラツチ信号はラツチタイミング信号
と同じになる。つまり、フラグ５２がOFF状
態の時は、従来のデータ処理装置と同じ動作をす
る。
OFFなので、Ｑラツチ信号はOFF状態である。
一方、IRラツチ信号はラツチタイミング信号
と同じになる。つまり、フラグ５２がOFF状
態の時は、従来のデータ処理装置と同じ動作をす
る。
次にフラグ５２がON状態の時は、IRフエツチ
信号と信号が同じになるので、IRラツチ信
号はOFF状態となる。一方、Ｑラツチ信号
ラツチタイミング信号と同じになる。つまり、
フラグ６２がONになり、IRフエツチ信号が
ONになると、メモリ１のOPコード部は命令レ
ジスタ４１から制御手段４へ送られず、アドレス
計算手段３へ送られる。ここで計算されたアドレ
ス先のOPコード部は再び命令レジスタ４とＱバ
ツフア６１に一時記憶される。この時にはIRフ
エツチ信号はOFFになつているので、次にラ
ツチタイミング信号がONになればIRラツチ信
号もONとなり、命令レジスタ４に一時記憶さ
れたOPコード部が制御手段５へ送られる。以上
よりOPコード部の流れをまとめると、 （モード） フラグ６２がOFFの時 メモリ１→命令レジスタ４→制御手段５ （モード） フラグ６２がONの時 メモリ１→Ｑバツフア６１→アドレス計算手
段３→メモリ１→命令レジスタ４→制御手段５ となる。これは、プログラムから見れば以下に対
応する。
信号と信号が同じになるので、IRラツチ信
号はOFF状態となる。一方、Ｑラツチ信号
ラツチタイミング信号と同じになる。つまり、
フラグ６２がONになり、IRフエツチ信号が
ONになると、メモリ１のOPコード部は命令レ
ジスタ４１から制御手段４へ送られず、アドレス
計算手段３へ送られる。ここで計算されたアドレ
ス先のOPコード部は再び命令レジスタ４とＱバ
ツフア６１に一時記憶される。この時にはIRフ
エツチ信号はOFFになつているので、次にラ
ツチタイミング信号がONになればIRラツチ信
号もONとなり、命令レジスタ４に一時記憶さ
れたOPコード部が制御手段５へ送られる。以上
よりOPコード部の流れをまとめると、 （モード） フラグ６２がOFFの時 メモリ１→命令レジスタ４→制御手段５ （モード） フラグ６２がONの時 メモリ１→Ｑバツフア６１→アドレス計算手
段３→メモリ１→命令レジスタ４→制御手段５ となる。これは、プログラムから見れば以下に対
応する。
（モード） モード切替命令がON
メモリ１中のOPコード部を直接デコードす
る。
る。
（モード） モード切替命令がOFF
メモリ１から取出したOPコード部をアドレ
ス計算手段３へ送り、ここで新たなアドレスを
求める。この新たなアドレス先の内容をメモリ
１から取り出し、このデータを真のOPコード
とみなしてデコードする。
ス計算手段３へ送り、ここで新たなアドレスを
求める。この新たなアドレス先の内容をメモリ
１から取り出し、このデータを真のOPコード
とみなしてデコードする。
以上の本実施例では、命令取出し切替手段を設
けることにより、従来２ワード必要であつた
jumpl命令の機能が１ワードのjump命令で実行で
きる様になつた。
けることにより、従来２ワード必要であつた
jumpl命令の機能が１ワードのjump命令で実行で
きる様になつた。
発明の効果
上記実施例より明らかなように本発明によるデ
ータ処理装置は、命令取出し切替手段を設けるこ
とにより、より少ないプログラム量で実行するこ
とができる。また、モード切替命令を持つことに
より実行速度を優先するプログラムに対してもプ
ログラムの占有メモリ量を優先するプログラムに
対しても適用可能である。
ータ処理装置は、命令取出し切替手段を設けるこ
とにより、より少ないプログラム量で実行するこ
とができる。また、モード切替命令を持つことに
より実行速度を優先するプログラムに対してもプ
ログラムの占有メモリ量を優先するプログラムに
対しても適用可能である。
第１図は、従来のデータ処理装置のブロツク
図、第２図は、本発明の一実施施例によるデータ
処理装置のブロツク図、第３図は、jump命令の
命令語形式図、第４図はjumpl命令の命令語形式
図、第５図はモード切替命令がONになつた時の
jump命令の命令語形式図、第６図〜第８図はそ
れぞれ第５図に示した命令語の具体例の形式図、
第９図は、第８図のjump命令が実行される時の、
間接参照アドレス先の内容を示した図、第１０図
は本発明のより具体的な実施例のブロツク図、第
１１図は、その信号のタイミング図である。 １……メモリ、２……演算手段、３……アドレ
ス計算手段、４……命令レジスタ、５……制御手
段、６……命令取出し切替手段。
図、第２図は、本発明の一実施施例によるデータ
処理装置のブロツク図、第３図は、jump命令の
命令語形式図、第４図はjumpl命令の命令語形式
図、第５図はモード切替命令がONになつた時の
jump命令の命令語形式図、第６図〜第８図はそ
れぞれ第５図に示した命令語の具体例の形式図、
第９図は、第８図のjump命令が実行される時の、
間接参照アドレス先の内容を示した図、第１０図
は本発明のより具体的な実施例のブロツク図、第
１１図は、その信号のタイミング図である。 １……メモリ、２……演算手段、３……アドレ
ス計算手段、４……命令レジスタ、５……制御手
段、６……命令取出し切替手段。
Claims (1)
- １ OPコード部とオペランド部から成る機械語
命令を持ち、機械語命令及びデータを記憶するメ
モリと、前記メモリから読み出された機械語命令
のうちOPコード部を一時記憶する命令レジスタ
と、論理演算や算術演算を行う演算手段と、前記
メモリのアドレスを計算するアドレス計算手段
と、前記命令レジスタに一時記憶されたOPコー
ド部をデコードし装置全体を制御する制御手段
と、モード切替命令によつて前記メモリから読み
出されたOPコード部を前記命令レジスタに一時
記憶させた後前記制御手段でデコードするモード
と、前記メモリから読み出されたOPコード部を
前記アドレス計算手段へ送り、ここで求められた
前記メモリのアドレス先からデータを読み出して
前記命令レジスタに一時記憶させた後前記制御手
段でデコードするモードとを切り替える命令取出
し切替手段とを設けたことを特徴とするデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58136406A JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58136406A JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027029A JPS6027029A (ja) | 1985-02-12 |
| JPS6325373B2 true JPS6325373B2 (ja) | 1988-05-25 |
Family
ID=15174414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58136406A Granted JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027029A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68927443T2 (de) * | 1988-04-05 | 1997-03-27 | Canon Kk | Bilderzeugungsgerät |
| EP1038787A1 (en) | 1999-03-23 | 2000-09-27 | Je Long International Co., Ltd. | Easy-to-open recyclable envelope |
| WO2014163168A1 (ja) * | 2013-03-30 | 2014-10-09 | 日本電気株式会社 | アプリケーション特化仮想マシン生成システム、装置、方法およびプログラム |
-
1983
- 1983-07-25 JP JP58136406A patent/JPS6027029A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027029A (ja) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346850B2 (ja) | ||
| JPS6325373B2 (ja) | ||
| KR940009377B1 (ko) | 정보처리 장치 | |
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| KR20010106421A (ko) | 프로그래머블 컨트롤러 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPH01291327A (ja) | 処理モード先取り制御方式 | |
| JPH0731528B2 (ja) | プログラマブル・コントロ−ラ | |
| JP2531206B2 (ja) | チャネル装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPS62145430A (ja) | デ−タ処理装置 | |
| JPH0412851B2 (ja) | ||
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS61157941A (ja) | 転送アドレス制御装置 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPH07160534A (ja) | プログラム制御装置 | |
| JPS59191612A (ja) | シ−ケンスコントロ−ラの入出力指定方式 | |
| JPH04305736A (ja) | マイクロプロセッサ | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH0630062B2 (ja) | デ−タ処理装置 | |
| JPH04104349U (ja) | マイクロプログラム方式の情報処理装置 | |
| JPS5884334A (ja) | 入出力制御方式 | |
| JPS61221829A (ja) | 命令読み出し回路 |