JPS63253757A - ト−キ書込み／読出し制御法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタルパターン化したトーキ内容をメモ
リに８１込み、所定の読出しアドレスに従って前記メモ
リよりトーキ内容を読出す方法に関するものである。

（従来の技術） 従来より、ディジタル交換システムでは通知用や案内用
のトーキをディジタルパターン化し、これをメモリに書
込み（記憶し）、所定の読出しアドレスを与えて該メモ
リの内容を読出し、さらにこれをディジタル・アナログ
変換回路、ＰＣＭ回線等（以下、回線側と称す。）に送
出するようになしていた。

一般に、ディジタルパターンのトーキ内容はメモリの連
続したアドレスに゛順次書込まれ、また、通常、メモリ
のアドレス値はｎビットの２進符号で表わされるため、
アドレス値としては所定のクロックを計数するｎビット
の２進カウンタの計数値が用いられる場合が多かった。

（発明が解決しようとする問題点） ところで、トーキの種類によりその時間長が異なるため
、そのディジタルパターンの数は必ずしもアドレス値が
ｎビットの２進符号で表わされるメモリの全アドレス数
、即ち２　に一致するとは限らず、該メモリ中にディジ
タルパターンが書込まれない、いわゆる空きの部分を生
じる場合がある。

前記空きの部分が充分小さく、これを無音の状態に変換
し再生しても不自然でない程度の時間（以下、最大許容
無音時間と称ず。）、例えば２秒以下となる場合は周知
の無通話パターンを書込むことにより、メモリの全アド
レスにディジタルパターンのトーキ内容が書込まれたメ
モリと同様に扱うこともできるが、空きの部分が大きい
場合は、たとえ無通話パターンを書込んだとしても再生
されるトーキに不自然に長い無音状態が生じることにな
り、好ましくない。

このため、前記カウンタの出力値が、書込み時に決定さ
れるメモリ中のトーキ内容の終了アドレス又はメモリの
最終アドレスに達したことを識別し、前記空きの部分に
対応するアドレス値を出力しないよう、該カウンタをリ
セットし又は書込み時に決定されるメモリ中のトーキ内
容の開始アドレスに相当する初期値をセットする制御を
行なわなければならないという問題点があった。

一本発明は前記問題点を除去し、トーキ内容の長さに拘
らず、読出しアドレスの制御を不要となし得るトーキ書
込み／読出し制御法を提供することを目的とする。

（問題点を解決するための手段） 本発明では前記問題点を解決するため、ディジタルパタ
ーン化したトーキ内容をメモリに書込み、所定の読出し
アドレスに従って前記トーキ内容を読出すトーキ書込み
／読出し制御法において、ディジタルパターンのトーキ
内容及び最大許容無音時間以内の無通話パターンから構
成され且つメモリの全アドレス数の１／Ｎ（Ｎは自然数
）のアドレス数を有する単位パターンをメモリのＯアド
レスより連続してＮ回国込み、メモリのＯアドレスより
最終アドレスまでの全アドレスを読出しアドレスとして
繰返し送出するようになした。

（作　用） 本発明によれば、メモリには該メモリのＯアドレスより
最終アドレスまでの全アドレスに対応する読出しアドレ
スが繰返し送出され、ディジタルパターンのトーキ内容
及び最大許容無音時間以内の無通話パターンが、該メモ
リより繰返し読出される。

（実施例） 第１図は本発明のトーキ書込み／読出し制御法を適用し
たトーキ回路の一実施例を示すもので、図中、１−１．
１−２．・・・・・・１−にはメモリ、２゜３はカウン
タ、４はセレクタ、５はレジスタである。

メモリ１−１〜１−にはそれぞれ２　ワード１ビツトの
容ωを有し、以下に述べるようにしてディジタルパター
ンのトーキ内容が書込まれている。

第２図は前記メモリ１−１〜１−ｋにおけるトーキ内容
の割付けのようすを示すものである。

まず、第２図（ａ）に示ずようにメモリ全体を最大許容
無音時間又はそれ以下で最も大きな時間に相当するアド
レス数２　　（ｍ＜ｎ）のエリア（以下、これを単位エ
リアと称す。）１０に仮想的に区分する。この時、メモ
リ全体は２　　個の単位エリア１０に区分されることに
なる。

−のトーキ内容を表わす！ビットのデ・イジタルパター
ンの総数ｐ１が２　以下の場合、即ち該−のトーキ内容
が前記単位エリア１０内に収まる場合は、第２図（ｂ）
に示すようにトーキ内容２１（図中、斜線を付した部分
）、及びパターン数（２”−ｐｌ）の無通話パターン２
２からパターン（以下、これを単位パターンと称す。）
２０を構成し、該単位パターン２０をメモリのＯアドレ
スより最終アドレスまで書込む。

前記単位パターン２０のアドレス数は単位エリア１０の
アドレス数２　と同一であり、これはメモリ全体のアド
レス数の１／２　　に当たり、メモリ全体では２　　個
の単位パターン２０が書込まれることになる。なお、２
　とＰｌとが等しい場合、単位パターン２０内の無通話
パターン２２はなくなる。

一方、−のトーキ内容を表わす１ビツトのディジタルパ
ターンの総数ｐ２が２　より大きい場合、即ち該−のト
ーキ内容が−の単位エリア１０内に収まらない場合は、
第２図（Ｃ）に示すようにＸ個（図示例では４個）の単
位エリア１０に亘って書込まれるトーキ内容３１（図中
、斜線を付した部分）、及び該Ｘ個の単位エリア１０の
最後の単位エリアにトーキ内容３１の残りとともに書込
まれるところのパターン数（２−（ｐ２−　（ｘ−１）
・２　）〕の無通話パターン３２からパターン（以下、
これを単位パターンと称す。）３０を構成し、該単位パ
ターン３０をメモリのＯアドレスより最終アドレスまで
書込む。

ここで、前記単位パターン３０を構成する単位エリア１
０の数Ｘは２のべき乗、例えば２ｒ（ｒ＜ｎ）となるよ
うに設定され、この際、前記単位パターン３０のアドレ
ス数はメモリ全体のアドレス数の１／２°−（ｍａｒ）
に当たり、メモリ全体では２ｎ−（Ｉ′ｌ＋ｒ）個の単
位パターン３０が書込まれることになる。

なお、トーキ内容３１の長さが２ｒ個の単位エリア１０
にちょうど亘るような長さでない場合は、トーキ音声の
速度を多少速くしたり遅クシたりして合わせるようにす
れば良い。また、２１１１と（ｏ２−　（ｘ−１）・２
”）とが等しい場合、単位パターン３０内の無通話パタ
ーン３２はなくなる。

このようにして、各メモリ１−１〜１−ｋにはディジタ
ルパターンのトーキ内容及び最大許容無音時間以内の無
通話パターンから構成され且つメモリの全アドレス数の
１／Ｎ（但し、第２図の例ではＮは２　　又は２°−（
ｍａｒ）であり、自然数−ｍ である。）のアドレス数を有する単位パターンがＮ＠書
込まれている。

カウンタ２は周知のｎビットの２進カウンタであり、図
示しないクロック発生器より供給される所定の周期、例
えば１２５μｓｅｃのクロックを計数し、メモリ１−１
〜１−にの０アドレスより最終アドレス（２）までの全
アドレスに対応するアドレス値を、各メモリ１−１〜１
−ｋに繰返し送出する。カウンタ３はに進カウンタであ
り、前記カウンタ２に対するクロックと同期し且つその
に倍の周波数のクロックを計数し、即らカウンタ２が１
歩進する間にに進し、その計数値をセレクタ４に繰返し
送出する。

セレクタ４はメモリ１−１〜１−にの出力値を受信し、
カウンタ３の出力値に従って、該メモリ１−１〜１−に
の出力値をレジスタ５に切替えて送出する。レジスタ５
はセレクタ４の出力値を一時保持し、回線側に送出する
。

前記構成によれば、各メモリ１−１〜１−にのＯアドレ
スより最終アドレスまでにはディジタルパターンのトー
キ内容もしくは最大許容無音時間以内の無通話パター、
ンが全て書込まれており、カウンタ２から供給されるメ
モリアドレスの値に従って、常時、各メモリ１−１〜１
−によりディジタルパターンもしくは無通話パターンが
読出され、これらはカウンタ３から出力される値に従っ
てセレクタ４で順次選択され出力され、レジスタ。

５で一時保持され、時分割多重化されて回線側に送出さ
れる。

（発明の効果） 以上説明したように本発明によれば、ディジタルパター
ンのトーキ内容及び最大許容無音時間以内の無通話パタ
ーンから構成され且つメモリの全アドレス数の１／Ｎの
アドレス数を有する単位パターンをメモリのＯアドレス
より連続してＮ回書込み、メモリのＯアドレスより最終
アドレスまでの全アドレスを読出しアドレスとして繰返
し送出するようになしたため、メモリに該メモリのＯア
ドレスより最終アドレスまでの全アドレスに対応する読
出しアドレスを繰返し送出するのみで、ディジタルパタ
ーンのトーキ内容及び最大許容無音時間以内の無通話パ
ターンが繰返し読出され、従って、トーキの長さによっ
て読出しアドレスを制御する必要がなくなり、多種類の
トーキを同一のカウンタ等より出力される読出しアドレ
スで読出し可能となる等の利点がある。

【図面の簡単な説明】

第１図は本発明のトーキ書込み／読出し制御性を適用し
たトーキ回路の一実施例を示す構成図、第２図はトーキ
内容のメモリに対する割付けのようすを示す説明図であ
る。 １−１〜１−ｋ・・・メモリ、２，３・・・カウンタ、
４・・・セレクタ、５・・・レジスタ、２０．３０・・
・単位パターン、２１．３１・・・トーキ内容、２２．
３２・・・無通話パターン。 特許出願人　沖電気工業株式会社 日本電信電話株式会社

Claims (1)

1. 【特許請求の範囲】 ディジタルパターン化したトーキ内容をメモリに書込み
   、所定の読出しアドレスに従つて前記トーキ内容を読出
   すトーキ書込み／読出し制御法において、 ディジタルパターンのトーキ内容及び最大許容無音時間
   以内の無通話パターンから構成され且つメモリの全アド
   レス数の１／Ｎ（Ｎは自然数）のアドレス数を有する単
   位パターンをメモリの０アドレスより連続してＮ回書込
   み、 メモリの０アドレスより最終アドレスまでの全アドレス
   を読出しアドレスとして繰返し送出するようになした ことを特徴とするトーキ書込み／読出し制御法。