JPS63254568A - 配置決定装置 - Google Patents
配置決定装置Info
- Publication number
- JPS63254568A JPS63254568A JP62089353A JP8935387A JPS63254568A JP S63254568 A JPS63254568 A JP S63254568A JP 62089353 A JP62089353 A JP 62089353A JP 8935387 A JP8935387 A JP 8935387A JP S63254568 A JPS63254568 A JP S63254568A
- Authority
- JP
- Japan
- Prior art keywords
- module
- pair
- modules
- data
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明は、相互に結合されたモジュールの2次元空間に
おける配置問題の近似解を求める装置に関するものであ
る。
おける配置問題の近似解を求める装置に関するものであ
る。
この装置の具体的応用例として、プリント回路基板上に
ICやLSIを配置する問題、VLSIチップに論理モ
ジュールを配置する問題、並列論理シミュレーションに
おいて2次元アレイプロセッサに論理ゲートを割当てる
問題などがある。
ICやLSIを配置する問題、VLSIチップに論理モ
ジュールを配置する問題、並列論理シミュレーションに
おいて2次元アレイプロセッサに論理ゲートを割当てる
問題などがある。
(従来の技術)
従来、配置決定は逐次計算機による自動化がなされてい
る。この場合、モジュールの初期配置を適当に(例えば
、ランダムに)与えれば、配置替えを行なって逐次改良
を行なっていたため、モジュール数n(例えば、600
00)の1.5乗に比例する計算機処理時間を要してお
り、この方法でnの大きな問題を扱うことは時間が掛か
り過ぎ、実用上不可能であった。
る。この場合、モジュールの初期配置を適当に(例えば
、ランダムに)与えれば、配置替えを行なって逐次改良
を行なっていたため、モジュール数n(例えば、600
00)の1.5乗に比例する計算機処理時間を要してお
り、この方法でnの大きな問題を扱うことは時間が掛か
り過ぎ、実用上不可能であった。
第15図は、UedaやChyanが提案した従来の配
置決定装置の構成図である。
置決定装置の構成図である。
n個のプロセシング・エレメント(PE)を2次元配列
した構造を持ち、各PEは上下左右隣接PEと通信する
機能、論理演算および算術演算する機能を有すること、
任意の1つのPEから全PEに放送する(同じデータを
伝えること)バスを有していることが特徴である。
した構造を持ち、各PEは上下左右隣接PEと通信する
機能、論理演算および算術演算する機能を有すること、
任意の1つのPEから全PEに放送する(同じデータを
伝えること)バスを有していることが特徴である。
各PEは1つのモジュールを担当し、自身のモジュール
の現配置における評価値(例えば、ネットに属する全モ
ジュールを含む最小の矩形領域の周辺長の和)を計算す
るのに必要な全ての情報を保持する。
の現配置における評価値(例えば、ネットに属する全モ
ジュールを含む最小の矩形領域の周辺長の和)を計算す
るのに必要な全ての情報を保持する。
例えば、隣接モジュールとのペア交換の場合、奇数列の
PEと右隣の偶数列のPEが通信した後では、各PEは
両方のモジュールに関する情報を持つことになり、モジ
ュール交換(ペア交換)後の配置改良度の計算を行なう
ことができる。これらの一連の処理は、極めて高い並列
度で実行できるものである。
PEと右隣の偶数列のPEが通信した後では、各PEは
両方のモジュールに関する情報を持つことになり、モジ
ュール交換(ペア交換)後の配置改良度の計算を行なう
ことができる。これらの一連の処理は、極めて高い並列
度で実行できるものである。
しかし、各PEが保持する情報の中には、自身でもなく
交換相手でもない第3、第4の、・・・・・・のモジュ
ールの配置情報が含まれている。
交換相手でもない第3、第4の、・・・・・・のモジュ
ールの配置情報が含まれている。
従って、1組みのモジュールのペア交換の都度。
その情報をすべてのPEに放送し、各PEの保持する配
置情報を更新する必要がある。この部分は逐次処理であ
り、「全処理を逐次処理する」のに比べ、放送時間だけ
余計な時間を要した。このため、十分な高速化を実現で
きなかった。
置情報を更新する必要がある。この部分は逐次処理であ
り、「全処理を逐次処理する」のに比べ、放送時間だけ
余計な時間を要した。このため、十分な高速化を実現で
きなかった。
また、 Banerjeeはハイパーキューブ・コンピ
ュータを用いて並列配置を行なっている。
ュータを用いて並列配置を行なっている。
この装置はマイクロプロセッサを64台配列し、ハイパ
ーキューブ接続しているため、かなり大型である。配置
改良度の計算をUeda等と同様に行なっている。
ーキューブ接続しているため、かなり大型である。配置
改良度の計算をUeda等と同様に行なっている。
更新データの放送は、通信路にハミルトン閉路を作り、
そこを次々とデータを流してやることで。
そこを次々とデータを流してやることで。
高速に行なっている。
この装置は大型であり、致方に及ぶ大量のモジュールに
ついて処理するには、1つのPEに複数のモジュールを
担当させることが実用上必要になる。この部分で逐次処
理となる。
ついて処理するには、1つのPEに複数のモジュールを
担当させることが実用上必要になる。この部分で逐次処
理となる。
このため、小型で高性能な装置が望まれていた。
[参考文献]
■に、 Ueda、 at al、、 ”A Para
llel ProcepsingApproach f
or Logic Module Placement
”、 IEEETrans、、 Vol、 CAD−2
,No、1. Jan、、 1983■D、 J、 C
hyan、 et al、、 ”A Placen+e
ntA1gorithm for Array Pro
cessors”、 20thDesign Auto
mation conference、 1983■P
、 Banerjee、 et al、、“A Par
allel Simulat−ed Annealin
g Algorithm for 5tandard
Ce1lPlacenient on a Hyper
cube Computer”、 Digestof
International Conference
on ComputerAided design、
1986(発明の目的) 本発明の目的は、ペア交換の配置改良度の計算および配
置情報の更新を共に並列処理することで、相互に結合さ
れたモジュールの2次元空間における配置問題の近似解
を求める高速かつ小型の装置を提供することにある。
llel ProcepsingApproach f
or Logic Module Placement
”、 IEEETrans、、 Vol、 CAD−2
,No、1. Jan、、 1983■D、 J、 C
hyan、 et al、、 ”A Placen+e
ntA1gorithm for Array Pro
cessors”、 20thDesign Auto
mation conference、 1983■P
、 Banerjee、 et al、、“A Par
allel Simulat−ed Annealin
g Algorithm for 5tandard
Ce1lPlacenient on a Hyper
cube Computer”、 Digestof
International Conference
on ComputerAided design、
1986(発明の目的) 本発明の目的は、ペア交換の配置改良度の計算および配
置情報の更新を共に並列処理することで、相互に結合さ
れたモジュールの2次元空間における配置問題の近似解
を求める高速かつ小型の装置を提供することにある。
(発明の構成)
本発明は、相互に結合されたモジュールの2次元空間に
おける配置問題の近似解を、「所定の評価方法に従って
モジュール・ペア交換を評価し、それに基づいて可否を
判定し、可のものについては交換する」の一連の過程を
繰り返すことで求める装置において、 ネット(モジュール間を接続するもの、例えば信号線)
のエクステントをリプル転送を利用して求める手段と、
各モジュールがエクステントの端にある時、そのモジュ
ールの内側方向に所定の大きさの力が働いていると見做
して、そのモジュールに働く力を計算する手段と、交換
対象ペアについて、その2モジュールに働く力の向きと
大きさによってペア交換の評価値を求める手段とを備え
たことを特徴とし、 更に、複数ネットに対してスキャン・ベクトル〔エクス
テントの範囲を示すX軸(またはY軸)平行ベクトル〕
を並列に生成する手段と、複数のスキャン・ベクトルか
らX方向(またはY方向)のペア交換の評価値を並列に
求める手段と、複数のモジュールについてペア交換の可
否判定を並列に行なう手段と、可のものについてのペア
交換を複数のモジュールについて並列処理する手段とを
備えたことを特徴とする配置決定装置である。
おける配置問題の近似解を、「所定の評価方法に従って
モジュール・ペア交換を評価し、それに基づいて可否を
判定し、可のものについては交換する」の一連の過程を
繰り返すことで求める装置において、 ネット(モジュール間を接続するもの、例えば信号線)
のエクステントをリプル転送を利用して求める手段と、
各モジュールがエクステントの端にある時、そのモジュ
ールの内側方向に所定の大きさの力が働いていると見做
して、そのモジュールに働く力を計算する手段と、交換
対象ペアについて、その2モジュールに働く力の向きと
大きさによってペア交換の評価値を求める手段とを備え
たことを特徴とし、 更に、複数ネットに対してスキャン・ベクトル〔エクス
テントの範囲を示すX軸(またはY軸)平行ベクトル〕
を並列に生成する手段と、複数のスキャン・ベクトルか
らX方向(またはY方向)のペア交換の評価値を並列に
求める手段と、複数のモジュールについてペア交換の可
否判定を並列に行なう手段と、可のものについてのペア
交換を複数のモジュールについて並列処理する手段とを
備えたことを特徴とする配置決定装置である。
本発明は以上のように、ペア交換を評価する手段が従来
技術と異なる。更に、ペア交換の評価を行なう手段、ペ
ア交換の可否を判定する手段、可のものについては配置
データを更新する手段、において並列処理がなされるこ
とが従来技術と大きく異なる。
技術と異なる。更に、ペア交換の評価を行なう手段、ペ
ア交換の可否を判定する手段、可のものについては配置
データを更新する手段、において並列処理がなされるこ
とが従来技術と大きく異なる。
(実施例)
〔実施例1〕
第1図は本発明の第1の実施例を示す図である。
前処理部1、後処理部8、エクステントを求める手段2
、モジュールに働く力を計算する手段3゜ペア交換の評
価値を求める手段4、ペア交換の可否を判定する手段5
、ペア交換に伴うデータ更新の手段6、繰り返し制御手
段7からなる。
、モジュールに働く力を計算する手段3゜ペア交換の評
価値を求める手段4、ペア交換の可否を判定する手段5
、ペア交換に伴うデータ更新の手段6、繰り返し制御手
段7からなる。
前処理部1は、端末から投入されたデータやディスクの
データを処理し、エクステントを求める手段2のための
データを生成するまでの一連の処理を行ない、逐次計算
機で構成する。
データを処理し、エクステントを求める手段2のための
データを生成するまでの一連の処理を行ない、逐次計算
機で構成する。
後処理部8、は処理結果を端末に表示したり、ディスク
に格納する処理を行ない、逐次計算機で構成する。これ
以外の各手段2〜7は、すべて同一の構成を持つ。
に格納する処理を行ない、逐次計算機で構成する。これ
以外の各手段2〜7は、すべて同一の構成を持つ。
第2図はエクステントを求める手段2の構成図を示す。
12は記憶部、13はインタフェース部、14はPEア
レイ部、15は制御部、16は選択回路、17〜20は
データ線、21は制御信号線である。
レイ部、15は制御部、16は選択回路、17〜20は
データ線、21は制御信号線である。
第3図は、PEアレ1部14の構成図であって、101
〜116はそれぞれ同一の構成を持つPEである。
〜116はそれぞれ同一の構成を持つPEである。
126は制御信号線21を各PEに分配する制御回路、
117〜124はデータ線、125は制御信号線である
。
117〜124はデータ線、125は制御信号線である
。
各PEは上下左右の隣接PEとの間で通信する機能を有
する。
する。
第4図は、P E 111の構成図であって、201゜
202、206は選択回路、203.205はレジスタ
、204は2ボ一トRAM、207はALU、209は
制御回路である。選択回路201は隣接PEと通信する
場合、データを上下左右隣接PEのどれから受けるかを
選択する機能を有する。
202、206は選択回路、203.205はレジスタ
、204は2ボ一トRAM、207はALU、209は
制御回路である。選択回路201は隣接PEと通信する
場合、データを上下左右隣接PEのどれから受けるかを
選択する機能を有する。
また、全PEの選択回路201.202を適当に設定す
れば、各PE内のレジスタ203を接続することができ
る。
れば、各PE内のレジスタ203を接続することができ
る。
このレジスタ群をシフトレジスタのように制御して、各
PEが一斉に右(左、上、下)隣接PEにデータを送る
ことができる(以後、シフトと略記する)。記憶部12
を読み出し状態にし、レジスタ群を下(上、右、左)隣
接PEにデータ転送すると、最上段(最下段、最左段、
最左段)PEには記憶部12より読み出されたデータが
、それ以外のPEには上(下、左、右)隣接PEのデー
タが送られる(以後、シフト読み出しと略記する)。
PEが一斉に右(左、上、下)隣接PEにデータを送る
ことができる(以後、シフトと略記する)。記憶部12
を読み出し状態にし、レジスタ群を下(上、右、左)隣
接PEにデータ転送すると、最上段(最下段、最左段、
最左段)PEには記憶部12より読み出されたデータが
、それ以外のPEには上(下、左、右)隣接PEのデー
タが送られる(以後、シフト読み出しと略記する)。
レジスタ205は制御レジスタであって、各PEに与え
られる同一の制御信号125を各PE内でローカルに修
飾する役目を持つ。これを利用して、例えば、特定の命
令の「実施する」「実施しない」をPE毎に制御できる
。選択回路202が「選択回路201の出力JrALU
の出力」の選択をすることをPE毎に制御できる。
られる同一の制御信号125を各PE内でローカルに修
飾する役目を持つ。これを利用して、例えば、特定の命
令の「実施する」「実施しない」をPE毎に制御できる
。選択回路202が「選択回路201の出力JrALU
の出力」の選択をすることをPE毎に制御できる。
レジスタ205を適当に設定し、選択回路201と20
2を適当に制御すれば、あるPEではALUの出力を1
22より出力しくこれを発信PEという)、別のPEで
は他のPEから送られてくるデータをレジスタ203に
書き込むと同時に、122より出力する(これを受信P
Eという)ことができる(以後、リプル転送と略記する
)。
2を適当に制御すれば、あるPEではALUの出力を1
22より出力しくこれを発信PEという)、別のPEで
は他のPEから送られてくるデータをレジスタ203に
書き込むと同時に、122より出力する(これを受信P
Eという)ことができる(以後、リプル転送と略記する
)。
これを動作するには、前処理部1で逐次計算機からPE
アレイ部用データ(PEペア定義データ、各PEに配置
されるモジュールの識別番号とそのモジュールに接続す
るネット識別番号のデータ)と制御部用データを記憶部
12ヘインタフエース13を介して送る。
アレイ部用データ(PEペア定義データ、各PEに配置
されるモジュールの識別番号とそのモジュールに接続す
るネット識別番号のデータ)と制御部用データを記憶部
12ヘインタフエース13を介して送る。
制御部15にはモジュール配置改善を行なうための制御
プログラムが内蔵されており、制御プログラムと記憶部
12の制御部用データ(PEペア定義データが複数ある
場合、その処理順、各PE定義データ毎の繰り返し数等
を含む)に従って、以後の処理を行なうような制御信号
を逐次発生する。
プログラムが内蔵されており、制御プログラムと記憶部
12の制御部用データ(PEペア定義データが複数ある
場合、その処理順、各PE定義データ毎の繰り返し数等
を含む)に従って、以後の処理を行なうような制御信号
を逐次発生する。
先ず、記憶部12よりPEアレイ部用データをデータ線
18を経由してPE714部14に送り(この動作は“
シフト読み出し″により実現できる)、PE内の2ポー
トRA M 204に格納する。
18を経由してPE714部14に送り(この動作は“
シフト読み出し″により実現できる)、PE内の2ポー
トRA M 204に格納する。
第5図は、リプル転送を用いて、1つのPE列中に複数
の“1”が散在する時、その左端のPEのみを抽出する
方法を示す。
の“1”が散在する時、その左端のPEのみを抽出する
方法を示す。
(a)が散在するIt I IIの例である。レジスタ
203を0に設定後、アレイ部左右端の接続線7,9を
解放し、(a)がパ1”のPEを発信PEとし、他を受
信PEとして“1″を右方向へりプル転送した結果が(
b)である。
203を0に設定後、アレイ部左右端の接続線7,9を
解放し、(a)がパ1”のPEを発信PEとし、他を受
信PEとして“1″を右方向へりプル転送した結果が(
b)である。
(c)は(a)と(b)の論理差a−bの結果である6
(c)は(a)の左端のPEを示す。
(c)は(a)の左端のPEを示す。
第6図は、リプル転送を用いて、1つのPE列中に1つ
でもre 1 yyがあればその列全体をII 171
とし、全く′1″が無い場合に限り、その列全体を′0
″にする方法を示す。
でもre 1 yyがあればその列全体をII 171
とし、全く′1″が無い場合に限り、その列全体を′0
″にする方法を示す。
アレイ部左右端が選択回路6を介して接続した状態で、
レジスタ203を0設定後、(a)が“1″のPEを発
信PEとし、他を受信PEとして“1”を右方向へりプ
ル転送した結果が(b)である。この時、(a)に全<
t(1jtがなければ、リプル転送の結果は全PEで
Oである。
レジスタ203を0設定後、(a)が“1″のPEを発
信PEとし、他を受信PEとして“1”を右方向へりプ
ル転送した結果が(b)である。この時、(a)に全<
t(1jtがなければ、リプル転送の結果は全PEで
Oである。
第7図(a)は基板上のモジュール配置を示す。
スロットは基板上のモジュール配置可能位置である。
(b)は対応するPEアレイ上のモジュール配置を示す
。
。
各PEにはモジュール識別番号(ここではネット番号と
区別するため、アルファベットで示す)とそのモジュー
ルに接続するネットの識別番号がついている。図ではモ
ジュールa = jのみ記し、他は記述を省略した。
区別するため、アルファベットで示す)とそのモジュー
ルに接続するネットの識別番号がついている。図ではモ
ジュールa = jのみ記し、他は記述を省略した。
第7図(b)はPEアレイ部の初期状態を示す。
配置の逐次改善は第8図(1つのPE対を1本の線で結
ばれた2つの丸で表現)のように、複数の横方向PE対
の並列配置換え、次に複数の縦方向PE対の並列配置換
えを繰り返して行なわれる。
ばれた2つの丸で表現)のように、複数の横方向PE対
の並列配置換え、次に複数の縦方向PE対の並列配置換
えを繰り返して行なわれる。
初めは遠く離れたPEと対を組むが、次第に近傍のPE
と対を組むように制御される。
と対を組むように制御される。
まず最初に、特許請求の範囲第(1)項記載のペア交換
の評価方法を、第7図における横方向PE対の並列配置
換えを例に説明する。
の評価方法を、第7図における横方向PE対の並列配置
換えを例に説明する。
第7図のネット2,4のエクステント(そのネットに接
続関係のある全モジュールを覆う最小の2次元帯状領域
)は手段2で求められ、それを第9図に示す。
続関係のある全モジュールを覆う最小の2次元帯状領域
)は手段2で求められ、それを第9図に示す。
ペア交換すべき2つのモジュールに接続する全ネットの
エクステントについて、その横方向幅の総和のペア交換
による減少量でペア交換を評価する。そのために、エク
ステントの端にあるモジュールについてだけ大きさが1
の力が内側に働いているとする。
エクステントについて、その横方向幅の総和のペア交換
による減少量でペア交換を評価する。そのために、エク
ステントの端にあるモジュールについてだけ大きさが1
の力が内側に働いているとする。
右側方向の力を正とすると、各モジュールに働く力は第
10図のようになる。これはモジュールに働く力を計算
する手段3で求められる。
10図のようになる。これはモジュールに働く力を計算
する手段3で求められる。
ペア交換の評価は評価値を求める手段4により行なわれ
、交換ペアの交換される方向と、働く力の積和として求
める。
、交換ペアの交換される方向と、働く力の積和として求
める。
第10図のモジュールaとfを交換ペアとすると、第1
1図のように積和は3である。ペア交換の可否を判定す
る手段5により、評価値が正の時交換すべきだと判定さ
れる。
1図のように積和は3である。ペア交換の可否を判定す
る手段5により、評価値が正の時交換すべきだと判定さ
れる。
ここで、エクステントは1ネツトずつ順次水める。
まず、第6歯の方法で、縦方向の各PE列でPE列中に
1つでも“1”があれば列全体を′1″とする処理を行
ない、次に、第5図の方法で、各横方向PE列の左(又
は右)端PEを抽出する。
1つでも“1”があれば列全体を′1″とする処理を行
ない、次に、第5図の方法で、各横方向PE列の左(又
は右)端PEを抽出する。
この結果が第9図に示したエクステントである(ネット
2のエクステントは1図示の都合上途中までしか示して
ないが、正しくは同じ位置で上辺から下辺に達するもの
である)。
2のエクステントは1図示の都合上途中までしか示して
ないが、正しくは同じ位置で上辺から下辺に達するもの
である)。
エクステントが決まれば、エクステント左端上のPEは
+1の演算を、右端上のPEは−1の演算を、他は以前
の値を保持することで、第10図のようにモジュールに
働く力が求まる。
+1の演算を、右端上のPEは−1の演算を、他は以前
の値を保持することで、第10図のようにモジュールに
働く力が求まる。
更に、交換相手PEとデータの交換をしくシフトにより
実現)、第11図のように評価値の計算ができる。
実現)、第11図のように評価値の計算ができる。
ここでは、横方向のペア交換の説明をしたが、縦方向の
ペア交換も同様である6 〔実施例2〕 第12図は、本発明の第2の実施例の構成図であって、
前処理部301、スキャン・ベクトルを求める手段30
2、モジュールに働く力を計算する手段303、ペア交
換の評価値を求める手段304、ペア交換の可否を判定
する手段305、ペア交換に伴うデータ更新の手段30
6、繰り返しを制御する手段307、後処理部308よ
りなる。
ペア交換も同様である6 〔実施例2〕 第12図は、本発明の第2の実施例の構成図であって、
前処理部301、スキャン・ベクトルを求める手段30
2、モジュールに働く力を計算する手段303、ペア交
換の評価値を求める手段304、ペア交換の可否を判定
する手段305、ペア交換に伴うデータ更新の手段30
6、繰り返しを制御する手段307、後処理部308よ
りなる。
301.304〜308はそれぞれ1.4〜8と同じで
あり、302,303が第1の実施例と異なる。
あり、302,303が第1の実施例と異なる。
特許請求の範囲第(2)項記載のペア交換の評価方法を
、第7図における横力向PE対の並列配置換えを例に説
明する。
、第7図における横力向PE対の並列配置換えを例に説
明する。
前述の実施例が、エクステントの左右端を1ネツトずつ
順次求め、左端では+1、右端では−1する処理を、1
ネツトずつ逐次処理していたのに対し、特許請求の範囲
第(2)項の方法はこれらをパイプライン処理すること
が特徴である。
順次求め、左端では+1、右端では−1する処理を、1
ネツトずつ逐次処理していたのに対し、特許請求の範囲
第(2)項の方法はこれらをパイプライン処理すること
が特徴である。
第13図は、第7図を上辺から下辺に向って走査し、複
数ネットに対する複数のエクステントについてそれぞれ
スキャン・ベクトル(エクステントの範囲を示す横方向
ベクトル)を求める方法を示す。(a)の下方の図はP
Eアレイ部であって、第7図(b)の上辺をこの図では
左斜辺に示す。
数ネットに対する複数のエクステントについてそれぞれ
スキャン・ベクトル(エクステントの範囲を示す横方向
ベクトル)を求める方法を示す。(a)の下方の図はP
Eアレイ部であって、第7図(b)の上辺をこの図では
左斜辺に示す。
(a)の上方の図は、ネット識別番号順に並んだ1次元
ベクトル(初期値O)が、PEアレイ部を上辺から下辺
に向って移動する過程で、対応するPE位置に1回でも
同一ネット識別番号が検出されれば値1を、それ以外な
らば値Oを持つ処理を示す。(b)は処理結果であり、
記憶部12に記憶する。
ベクトル(初期値O)が、PEアレイ部を上辺から下辺
に向って移動する過程で、対応するPE位置に1回でも
同一ネット識別番号が検出されれば値1を、それ以外な
らば値Oを持つ処理を示す。(b)は処理結果であり、
記憶部12に記憶する。
この処理において、各1次元ベクトルに付随したネット
識別番号は、各PE上を通過する1次元ベクトル数より
求められる。
識別番号は、各PE上を通過する1次元ベクトル数より
求められる。
次に、記憶部12よりPE714部14に複数ネット分
の1次元ベクトル(b)を入力し、第5図の方法を適用
し、その結果を記憶部12に格納したのが(Q)、(d
)である。(c)、(d)はスキャン・ベク。
の1次元ベクトル(b)を入力し、第5図の方法を適用
し、その結果を記憶部12に格納したのが(Q)、(d
)である。(c)、(d)はスキャン・ベク。
トルである。以上の処理は手段302で行なわれる。
次に、スキャン・ベクトルをPEアレイ部上辺より入力
し、それを下辺に向って順次シフトする。
し、それを下辺に向って順次シフトする。
その過程で、スキャン・ベクトルのネット識別番号に一
致するネット番号を含むPEでは、当該スキャン・ベク
トル中の1の数を累算する〔第14図(a)〕。
致するネット番号を含むPEでは、当該スキャン・ベク
トル中の1の数を累算する〔第14図(a)〕。
このようにして、各PEがエクステントの左端、右端の
出現回数のデータを持つゆ これを(b)、(c)に示す。これは手段303により
行なわれる。
出現回数のデータを持つゆ これを(b)、(c)に示す。これは手段303により
行なわれる。
以上の説明において、手段2〜7を異なるハードで実現
していたが、1つのハードを多重使用して実現できるこ
と、PE内の論理演算および加減算は、ALU207を
用いて行なうこと、リプル転送以外のPE間のデータ転
送はシフトにより行なわれることは言うまでもない。
していたが、1つのハードを多重使用して実現できるこ
と、PE内の論理演算および加減算は、ALU207を
用いて行なうこと、リプル転送以外のPE間のデータ転
送はシフトにより行なわれることは言うまでもない。
また、PE内蔵のネット識別番号とスキャン・ベクトル
付随のネット識別番号が一致したPEでのみ所定の演算
を行なうこと、データ更新時に選択的にデータ更新を行
なうことは、レジスタ205を用いて特定の命令を「実
施する」「実施しない」の選択をローカルに指定できる
ことにより可能である。
付随のネット識別番号が一致したPEでのみ所定の演算
を行なうこと、データ更新時に選択的にデータ更新を行
なうことは、レジスタ205を用いて特定の命令を「実
施する」「実施しない」の選択をローカルに指定できる
ことにより可能である。
上述のように装置を構成した場合、複数ビット長のデー
タは配置データ(モジュール識別番号とそのモジュール
に接続するネットの識別番号)のみで、それはシステム
起動時に記憶部12からPE714部14に送られる他
は、配置データ更新時にPE間で並列データ転送される
だけで、他の1ビツト長データ(スキャン・ベクトルデ
ータ、上・下・左・右端の各データ)に比べ、データ転
送される頻度、距離ともに極めて少ない。
タは配置データ(モジュール識別番号とそのモジュール
に接続するネットの識別番号)のみで、それはシステム
起動時に記憶部12からPE714部14に送られる他
は、配置データ更新時にPE間で並列データ転送される
だけで、他の1ビツト長データ(スキャン・ベクトルデ
ータ、上・下・左・右端の各データ)に比べ、データ転
送される頻度、距離ともに極めて少ない。
このため、PE間のデータ線117,118,119,
120゜121.122,123,124を1本として
も、十分な性能が発揮できる。
120゜121.122,123,124を1本として
も、十分な性能が発揮できる。
ネット識別番号の生成や一致検出は、2ポートRA M
204とALU207を複数ビット長とすれば高速処
理できる。すなわち、2ボ一トRAMは制御信号に応じ
て「1ビット幅で読み書きできる」「複数ビット幅で読
み書きできる」構成を持つことで、装置の小型化、高性
能化が得られる。
204とALU207を複数ビット長とすれば高速処
理できる。すなわち、2ボ一トRAMは制御信号に応じ
て「1ビット幅で読み書きできる」「複数ビット幅で読
み書きできる」構成を持つことで、装置の小型化、高性
能化が得られる。
これらの特徴を有するPEを、基板の大きさに応じて適
当な数装置して、上記の処理を行なうことができる。
当な数装置して、上記の処理を行なうことができる。
また、PEの配置数を減らして、1つの基板を幾つかの
部分に割分して処理する折りたたみ処理も可能である。
部分に割分して処理する折りたたみ処理も可能である。
また、スキャン・ベクトルの格納や右・左・上・下端デ
ータの格納のために、記憶部12の代りにPE714部
14の2ボ一トRAM204を利用できることは当然で
ある。
ータの格納のために、記憶部12の代りにPE714部
14の2ボ一トRAM204を利用できることは当然で
ある。
実施例では、第2図のように記憶部がPEアレイ部の4
辺と選択的に接続できる例を示したが、記憶部をPEア
レイ部の2辺のみとすることも可能である。
辺と選択的に接続できる例を示したが、記憶部をPEア
レイ部の2辺のみとすることも可能である。
特許請求の範囲第(2)項では、この場合、各PEには
、前記の通り「モジュールの識別番号とそのモジュール
に接続するネットの識別番号」のデータを横方向PE対
の並列配置用と、縦方向PE対の並列配置用に2組用意
する必要がある。この場合、後者データを前者データの
90°回転したものとすれば、前者について行なってき
た以上の動作説明を後者についてそのまま適用できる。
、前記の通り「モジュールの識別番号とそのモジュール
に接続するネットの識別番号」のデータを横方向PE対
の並列配置用と、縦方向PE対の並列配置用に2組用意
する必要がある。この場合、後者データを前者データの
90°回転したものとすれば、前者について行なってき
た以上の動作説明を後者についてそのまま適用できる。
(発明の効果)
以上説明したように1本発明による装置は、同一構成で
かつ極めて限定された通信機能を持つPEを規則正しく
2次元配列した構成を持つので。
かつ極めて限定された通信機能を持つPEを規則正しく
2次元配列した構成を持つので。
容易にLSI化でき、装置を小型にできる。
また、配置換え評価、データの更新のいずれも並列処理
するので、極めて高速にモジュールの配置換えを行なう
ことができるという利点がある6本発明をVLSIチッ
プ上の論理モジュールの配置決定に利用する場合、論理
モジュールをランダムに並べたデータを与えれば、論理
モジュール間の配線長を短くするように並べ換えた論理
モジュール配置が、極めて高速に得られる。
するので、極めて高速にモジュールの配置換えを行なう
ことができるという利点がある6本発明をVLSIチッ
プ上の論理モジュールの配置決定に利用する場合、論理
モジュールをランダムに並べたデータを与えれば、論理
モジュール間の配線長を短くするように並べ換えた論理
モジュール配置が、極めて高速に得られる。
第1図は本発明の第1の実施例を示す図、第2図はエク
ステントを求める手段の構成図、第3図はPEアレイ部
の構成図、 第4図はPE構成図、 第5図は列中に散在する複数の1(1Hの中から最左端
を抽出する方法の説明図、 第6図は列中に1つでもII I IIがあれば列全体
を“1″とし、それ以外は“0”とする方法の説明図、
第7図はPEアレイ部と基板との関係を示す説明図、第
8図はPEペアとその処理順を示す説明図、第9図はエ
クステントの説明図、 第10図はモジュールに働く力の説明図、第11図は評
価値計算方法の説明図、 第12図は本発明の第2の実施例の構成図、第13図は
スキャン・ベクトル生成の説明図、第14図はモジュー
ルに働く力の計算に用いられる左端および右端出現回数
生成の説明図、第15図は従来の配置決定装置の構成図
である。 1 ・・・前処理部、 2・・・エクステントを求める手段、 3 ・・・モジュールに働く力を計算する手段、4 ・
・・ペア交換の評価値を求める手段、5 ・・・ペア交
換の可否を判定する手段、6 ・・・ペア交換に伴うデ
ータの更新の手段、7 ・・・繰り返し制御手段。 8・・・後処理部、 12・・・記憶部、13・・・インタフェース部。 14・・・PEアレイ部、15・・・制御部、16・・
・選択回路、17.18.19.20・・・データ線、
21・・・制御信号線、 101〜116・・・PE、117〜124・・・デー
タ線、125・・・制御信号線、126,209・・・
制御回路、201.202,206・・・選択回路、2
03.205・・・ レジスタ、 204 ・・・ 2ポ一トRAM、207 ・・・ A
LU、301・・・前処理部、 302・・・スキャンベクトルを求める手段、303・
・・モジュールに働く力を計算する手段、304・・・
ペア交換の評価値を求める手段、305・・・ペア交換
の可否を判定する手段、306・・・ペア交換に伴うデ
ータ交換の手段、307・・・繰り返しの制御手段、 308・・・後処理部。 特許出願人 日本電信電話株式会社 沖電気工業株式会社 第2図 17、旧、+9,20 テ゛−7に隈21ろ゛)御
格号携 第3図 旧 第4図 第5図 第6図 第7図 (a) 基1反とのモシュー心配置 (b) PEアレllヱ乃七ジューνし白niテ′−
夕第8図 (0)資j魂3う禮方朗PE村 fbl死敵3う販
オ燭PEクヤ(C))ε1lv1.ihPEM (dl
’jEIlitl*JIXlalPEt+(e)”jl
lのfitUPEM (f)5Eal*Ht、S
UP!J&第9図 第10図 第11図 イ雪力 く 2ラ +2
−1文硬方旬 +1 ち伊1]
へ −1九へ!11へ(+2)
(+ll 十
F−1++−11−3第13図 (b) 生成’Kfこ 1よ元へ゛7トL’c’4瓦 忙) 九塙テ゛−夕 (d) ち 堝テ゛−タ 第14図 (b)左Iv5出現回数 第15図
ステントを求める手段の構成図、第3図はPEアレイ部
の構成図、 第4図はPE構成図、 第5図は列中に散在する複数の1(1Hの中から最左端
を抽出する方法の説明図、 第6図は列中に1つでもII I IIがあれば列全体
を“1″とし、それ以外は“0”とする方法の説明図、
第7図はPEアレイ部と基板との関係を示す説明図、第
8図はPEペアとその処理順を示す説明図、第9図はエ
クステントの説明図、 第10図はモジュールに働く力の説明図、第11図は評
価値計算方法の説明図、 第12図は本発明の第2の実施例の構成図、第13図は
スキャン・ベクトル生成の説明図、第14図はモジュー
ルに働く力の計算に用いられる左端および右端出現回数
生成の説明図、第15図は従来の配置決定装置の構成図
である。 1 ・・・前処理部、 2・・・エクステントを求める手段、 3 ・・・モジュールに働く力を計算する手段、4 ・
・・ペア交換の評価値を求める手段、5 ・・・ペア交
換の可否を判定する手段、6 ・・・ペア交換に伴うデ
ータの更新の手段、7 ・・・繰り返し制御手段。 8・・・後処理部、 12・・・記憶部、13・・・インタフェース部。 14・・・PEアレイ部、15・・・制御部、16・・
・選択回路、17.18.19.20・・・データ線、
21・・・制御信号線、 101〜116・・・PE、117〜124・・・デー
タ線、125・・・制御信号線、126,209・・・
制御回路、201.202,206・・・選択回路、2
03.205・・・ レジスタ、 204 ・・・ 2ポ一トRAM、207 ・・・ A
LU、301・・・前処理部、 302・・・スキャンベクトルを求める手段、303・
・・モジュールに働く力を計算する手段、304・・・
ペア交換の評価値を求める手段、305・・・ペア交換
の可否を判定する手段、306・・・ペア交換に伴うデ
ータ交換の手段、307・・・繰り返しの制御手段、 308・・・後処理部。 特許出願人 日本電信電話株式会社 沖電気工業株式会社 第2図 17、旧、+9,20 テ゛−7に隈21ろ゛)御
格号携 第3図 旧 第4図 第5図 第6図 第7図 (a) 基1反とのモシュー心配置 (b) PEアレllヱ乃七ジューνし白niテ′−
夕第8図 (0)資j魂3う禮方朗PE村 fbl死敵3う販
オ燭PEクヤ(C))ε1lv1.ihPEM (dl
’jEIlitl*JIXlalPEt+(e)”jl
lのfitUPEM (f)5Eal*Ht、S
UP!J&第9図 第10図 第11図 イ雪力 く 2ラ +2
−1文硬方旬 +1 ち伊1]
へ −1九へ!11へ(+2)
(+ll 十
F−1++−11−3第13図 (b) 生成’Kfこ 1よ元へ゛7トL’c’4瓦 忙) 九塙テ゛−夕 (d) ち 堝テ゛−タ 第14図 (b)左Iv5出現回数 第15図
Claims (2)
- (1)相互に結合されたモジュールの2次元空間におけ
る配置問題の近似解を、『所定の評価方法に従ってモジ
ュール・ペア交換を評価し、それに基づいて可否を判定
し、可のものについては交換する』の一連の過程を繰り
返すことで求める装置において、 ネット(モジュール間を接続するもの、例えば信号線)
のエクステントをリプリ転送を利用して求める手段と、
各モジュールがエクステントの端にある時、そのモジュ
ールの内側方向に所定の大きさの力が働いていると見做
して、そのモジュールに働く力を計算する手段と、交換
対象ペアについて、その2モジュールに働く力の向きと
大きさによってペア交換の評価値を求める手段とを備え
たことを特徴とする配置決定装置。 - (2)複数ネットに対してスキャン・ベクトル〔エクス
テントの範囲を示すX軸(またはY軸)平行ベクトル〕
を並列に生成する手段と、複数のスキャン・ベクトルか
らX方向(またはY方向)のペア交換の評価値を並列に
求める手段と、複数のモジュールについてペア交換の可
否判定を並列に行なう手段と、可のものについてのペア
交換を複数のモジュールについて並列処理する手段とを
備えたことを特徴とする特許請求の範囲第(1)項記載
の配置決定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62089353A JPS63254568A (ja) | 1987-04-11 | 1987-04-11 | 配置決定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62089353A JPS63254568A (ja) | 1987-04-11 | 1987-04-11 | 配置決定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63254568A true JPS63254568A (ja) | 1988-10-21 |
Family
ID=13968344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62089353A Pending JPS63254568A (ja) | 1987-04-11 | 1987-04-11 | 配置決定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63254568A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209574A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 配置改良方式 |
-
1987
- 1987-04-11 JP JP62089353A patent/JPS63254568A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209574A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 配置改良方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067609A (en) | Pattern generation and shift plane operations for a mesh connected computer | |
| US6185667B1 (en) | Input/output support for processing in a mesh connected computer | |
| KR100415417B1 (ko) | 이미지-처리프로세서 | |
| JP4275013B2 (ja) | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 | |
| EP0388794A2 (en) | Method and apparatus for optimizing element placement and deciding the optimal element placement | |
| US20080082786A1 (en) | Super-scalable, continuous flow instant logic™ binary circuitry actively structured by code-generated pass transistor interconnects | |
| JPH0233191B2 (ja) | ||
| TW202129518A (zh) | 僅使用一單一側自多維陣列加載運算元及輸出結果 | |
| CN108242051A (zh) | 中位数确定 | |
| US9336454B2 (en) | Vector processor calculation of local binary patterns | |
| CN109427035A (zh) | 半导体设备和图像识别系统 | |
| Kolte et al. | A fast median filter using AltiVec | |
| US6907594B2 (en) | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium | |
| KR101031680B1 (ko) | 고속 pe 간 데이터 재배치 기능을 갖는 프로세서 어레이 시스템 | |
| JP5939572B2 (ja) | データ処理装置 | |
| JP2017167581A (ja) | 並列計算機、fft演算プログラムおよびfft演算方法 | |
| JPS63254568A (ja) | 配置決定装置 | |
| CN1940991B (zh) | 图像处理的可重配置地址生成电路及可重配置lsi | |
| US9317474B2 (en) | Semiconductor device | |
| Lu et al. | Leveraging GPU for better detailed placement quality | |
| Schmidt et al. | A hybrid architecture for bioinformatics | |
| US20260017219A1 (en) | Arithmetic operator | |
| JP7850435B2 (ja) | 演算処理装置 | |
| CN102859878B (zh) | 集成电路和使用该集成电路的方法 | |
| JPH0727515B2 (ja) | 2次元メッシュ・アレイの処理要素 |