JPS63254811A - 無限位相器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力信号の位相を０〜３６０°の位相範囲で
可変できる無限移相器に関するものである。

（従来の技術） 第６図は従来の無限移相器の構成を示す図である。ｌは
コード変換用ＲＯＭ、２，２′はＤ／Ａ変換器、３は直
交変調器、４は制御信号入力端子、５は入力端子、６は
出力端子、９は９０”分岐器、ｉｏ、ｉｏ’はミキサ、
１１は合成器である。

一般に、無限移相器はＣＰＵを用いた制御装置によって
制御されるために、制御信号はｎ系列（桁）のイ〈イナ
リコードが用いられる。制御信号入力端子４に付された
（　）内の番号はその桁番を示す。これを２進数として
見た場合１０進数の０から２１１−１までの値に対応す
る。説明の便宜上この１０進数をｍとしておく。

コード変換用ＲＯＭＩは前記ｎ桁のバイナリコードから
なる制御信号を入力されると、次の２つの式 ％式％（１） で表わされる１０進数ｐおよび同ｑに対応する所定桁数
のバイナリコードの変換制御信号Ｐおよび変換制御信号
Ｑを出力する。

変換制御信号Ｐおよび同Ｑは、次にＤ／Ａ変換器２およ
び同２′によってアナログ電圧Ａ　ｃｏｓθおよびＡ　
ｓｉｎθに変換された後に直交変調器３の駆動信号とな
る。

直交変調器３では、入力信号Ｓ、が９０’分岐器９によ
って入力信号と同相の分岐信号Ｓ１と、位相が９０°遅
れた分岐信号Ｓ２とに分岐され、ミキサ１０および同１
０′へそれぞれ加えられている。一方、ミキサ１０には
Ａ　ｃｏｓθで現わされるアナログ電圧が加えられ乗算
が行われ、ミキサ１０′にはＡｓ１ｎθで現わされるア
ナログ電圧が加えられ乗算が行われ、この２つの乗算出
力は合成器１１で加算される。

今、分岐された信号Ｓ１および同Ｓ２をベクトルで表わ
すと第７図のｉｌおよびｉ２として示すことができる。

従ってミキサ１０の出力は５ＩＡｃｏｓθとなり、ミキ
サ１０’の出力は５２Ａｓｔｎθ）−ナル、　説明ｆ）
便宜上ｌ　Ｓ１＋＝Ｉ　５２１＝１として、２つのミキ
サの出力をベクトル合成すると、第７図の直交座標にお
いて、原点０から、ミキサ１０へ入力された信号Ａ　ｃ
ｏｓθとミキサ１０′へ入力された信号Ａｓ１ｎθを座
標とする点（Ａ　ｃｏｓθ、　Ａｓ１ｎθ）へ向かう矢
印で表わされるベクトルＳｏとして得られる。この時１
ｓｏｌ＝Ａである。従って、出力信号Ｓｏは入力信号Ｓ
；よりθだけ位相が遅れたことになる。

そして点（Ａ　ｃｏｓθ、Ａｓ１ｎθ）のθを変化させ
た場合の軌跡は原点を中心として円を描くので出力信号
Ｓｏの位相はＯｏから３６０°まで遅らせることができ
る。

以上の説明から明らかなように、一般に、直交座標軸の
一方をミキサ１０へ加える電圧の軸とし、他方をミキサ
１０′へ加える電圧の軸とし、ミキサ１０へ加える電圧
値とミキサ１０’へ加える電圧値を座標とする点の軌跡
（これを変調軌跡という）が原点を囲む閉ループになっ
ていれば０°から３６０°迄の移相を行うことができる
。

（発明が解決しようとする間穎点） 以上述べたように、従来の無限移相器ではコード変換器
としてＲＯＭを用い、変調軌跡を円にするために、制御
信号の変化に対応して式（１）、式（２）で示されるよ
うな正弦波状の変化に対応する変換制御信号を出力させ
るようにしている。

ところがＡ　ｃｏｓθの値はθの０．π、２πラジアン
付近ではその変化が小さくなる。

またＡ　ｓｉｎθの値もπ／２．３π／２ラジアン付近
ではその変化が小さくなる。

このように小さい変化をバイナリコードで表わすために
はＲＯＭの容量および変換制御信号として読出すための
桁数も大きくしなければならない。

結局、規模も消費電力も大きくなるという問題がある。

また、例えば移相ステップ数を２倍にしようとするとＲ
ＯＭの容量も２倍に増加して更に記憶データを書変えな
ければならないという問題がある。

また、一般にＲＯＭは規格品が用いられるので、移相ス
テップ数が少なくてよい場合でも、そのステップ数に応
じた容量よりも大きい容量のＲＯＭを選択せざるを得な
い場合が多くその分だけ無駄な面積を占有することにな
るという問題がある。

本発明の目的は、第６図のミキサ１０および同１０′に
加える電圧値を座標値とする点の軌跡（変調軌跡）が必
ずしも第７図のように円でなくとも、例えば原点を囲む
４角であっても無限移相器としての機能を充分発揮でき
ることに着眼し、変調軌跡を四角形にすることにより上
記従来の問題点を解決した無限移相器を提供することに
ある。

（問題点を解決するための手段） 本発明は、上記の目的を達成するために次の手段構成を
有する。即ち、本発明の無限移相器は、９桁のバイナリ
コードからなる制御信号を受け、第９桁の信号と第１桁
ないし第（ｎ−１）桁の各桁の信号との排他的論理和を
とりこれを（ｎ−１）桁のバイナリコードからなる第１
の変換制御信号として出力し、前記制御信号の第９桁の
信号と第（ｎ−１）桁の信号との排他的論理和信号を求
め、該信号と前記第９桁の信号のいずれか一方を反転し
、反転しない（又は反転した）排他的論理和信号と第１
桁ないし第（ｎ−２）桁の各桁の信号との排他的論理和
をとりこれを（ｎ−２）桁のバイナリコードとし、反転
した（又は反転しない）前記第９桁の信号を第（ｎ−１
）桁の信号として前記（ｎ−２）桁のバイナリコードと
合わせて（ｎ−１）桁のバイナリコードからなる第２の
変換制御信号として出力するゲー）ＩＣからなるコード
変換器と；　第１の変換制御信号をアナログ信号に変換
する第１のＤ／Ａ変換器と；　第１のＤ／Ａ変換器出力
の変化範囲の中央を０にし、正負略対称の出力変１ヒ範
囲にする第１のオフセラ１へ回路と；　第２の変換制御
信号をアナログ信号に変換する第２のＤ／Ａ変換器と；
　第２のＤ／Ａ変換器出力の変化範囲の中央をＯにし、
正負略対称の出力変化範囲にする第２のオフセット回路
と：　移相対象の入力信号を位相が９０°異なる２つの
信号に分岐し、一方の分岐出力と前記オフセットされた
第１のＤ／Ａ変換器出力とを乗算し、他方の分岐出力と
前記オフセットされた第２のＤ／Ａ変換器出力とを乗算
し、２つの乗算出力を合成して出力する直交変調器と；
　を具備することを特徴とする無限移相器である。

（作　用） 以下、上記手段構成を有する本発明の無限移相器の作用
について述べる。

コード変換器へ入力される制御信号は９桁のバイナリコ
ードであるから９桁の２進数として考えることができ、
これに対応する１０進数はＯから２ｎ−１までとなる、
即ち、ｎ桁２進数の全桁Ｏから全桁１までの順次変化は
１０進数の０がら２′″−１までの順次変化に対応する
。

第１の変換制御信号は最上位である第９桁の信号と第１
桁ないし第（ｎ−１）桁の各桁の信号との排他的論理和
をとった（ｎ−１）桁のバイナリコードであるから９桁
の制御信号が全桁Ｏから全桁１まで順次変化すると、第
１の変換制御信号は（ｎ−１）桁の全桁Ｏから全桁１ま
で変化し続いて今度は丁度逆に全桁１から全桁０まで変
化する。

こうして得られた、（ｎ−１）桁バイナリコードの第１
の変換制御信号は第１のＤ／Ａ変換器でアナログ信号に
変換される。このＤ／Ａ変換は（ｎ−１）桁２進数を１
０進数に変換することを意味する。従って、上記変化は
制御信号がＯから２°−１まで変化するとこれに応じて
第１のＤ／Ａ変換器の出力はＯから２”−’−１まで変
化し次いで逆に２’−’−１からＯまで変化することに
なる。これを表に示すと第１表のようになる。

第１表 第２の変換制御信号の一方の場合は、第（ｎ−１）桁の
信号として制御信号の第９桁の信号を反転して当て、第
１桁から第（ｎ−２）桁の信号としては制御信号の第０
桁の信号と第（ｎ−１）桁の信号の排他的論理和をとり
、この排他的論理和と制御信号の第１桁から第（ｎ−２
）桁までの各信号との排他的論理和をとりこれを当てて
いる。

この場合、制御信号の変化に対応する第２の変換制御信
号の変化の様子をバイナリコードおよび１０進数表示に
ついて表に示すと第２表のようになる。

第２表 また、第２の変肉制御信号の他方の場合、即ち、第（ｎ
−１）桁の信号として制御信号の第０桁の信号を反転せ
ずそのまま当て、また制御信号の第０桁の信号と第（ｎ
−１）桁の信号の排他的論理和を反転して用いる場合に
ついては第３表のようになる。

第３表 なお、第２表、第３表の第２の変換制御信号の１０進数
は第２のＤ／Ａ変換器の出力に対応する。

今、第１表の第１の変換制御信号の１０進数をｐ、第２
表の第２の変換制御信号の１０進数を９１、第３表の変
換制御信号の１０進数を９２とし、直交座標の横軸をｐ
軸、縦軸をｑ軸として、制御信号の変化に対応する点（
ｐ、ｑｔ）の軌跡を描くと第３図のような４角形になる
。

同様に点（１）、ｑ２）の軌跡は第４図のような４角形
になる。

これを、第１のオフセット回路と第２のオフセット回路
によってｐ軸方向およびｑ軸方向に平行　、移動させる
と第５図のようになる。

このことは、直交変調器３のミキサｌＯへ加えられる電
圧値とミキサ１０′へ加えられる電圧値を座標とする点
の軌跡（変調軌跡）が原点を囲む形になって、入力信号
に対してＯｏから３６０゜迄゛の移相を行うことができ
ることを示している。

このように、変調軌跡が直線的変化でよいとすれば、何
も変換用のＲＯＭを用いなくとも、入力された制御信号
に対しゲート回路で簡単な変換を行わせるだけで、原点
を囲む軌跡を実現することができる。

（実　施　例） 以下、本発明の無限移相器の実施例を図面に基づいて説
明する。第１図は本発明の第１の実施例の構成を示す図
である。

コード変換器７は所要数の排他的論理和回路１２からな
っている。制御信号が１桁のときには第１の変換制御信
号発生のために（ｎ−１）個、第２の変換制御信号発生
用に（ｎ−１）個用いられている。ＰｏないしＰ。−２
は第１の変換制御信号のバイナリコードを示しておりＱ
ｏないしＱ　ｎ　−２は第２の変換制御信号のバイナリ
コードを示している。

今、制御信号入力端子４に１桁のバイナリコードからな
る制御信号が入力され全桁０から全桁１まで変化すると
、ｐ、−ｐｉ−、のバイナリコードは第１表のバイナリ
コード（ｎ−１）桁の欄のように変化し、オフセットさ
れる前のＤ／Ａ変換値は右欄の１０進数のようになる。

同様にＱｏ〜Ｑ　ｎ　−１のバイナリコードは第２表の
バイナリコード（ｎ−１）桁の欄のようになり、オフセ
ットされる前のＤ／Ａ変換値は右欄の１０進数のように
なる。

第１の変換制御信号の１０進数を横軸座標にとり、第２
の変換制御信号の１０進数を縦軸座標にとり、２つの１
０進数を座標とする点の軌跡（変調軌跡）を求めると第
３図のように右回りの４角形となる。

本実施例ではＤ／Ａ変換器２および同２′にオフセット
手段が含まれているので両変換器の出力ｐおよび９を座
標とする点の変調軌跡は第５図のように原点を囲むよう
になる。

第２図は第２の実施例の構成を示す図である。

第１図との相違はバイナリコードＱ１−２の回路に入っ
ていた反転用排他的論理和回路ＲがバイナリコードＰｎ
−２から分岐して取り出す位置に変っているだけである
。

この場合バイナリコードＱｏ〜Ｑｎ−１は第３表のバイ
ナリコード（ｎ−１）桁の欄のようになり、オフセット
される前のＤ／Ａ変換値は右欄の１０進数のようになる
。そして第１表の右欄の１０進数を横軸座標にとり第３
表の右欄の１０進数を縦軸座標にとり、２つの１０進数
を座標とする点の軌跡を求めると第４図のように左回り
の４角形となる。第３図との相違は左回りとなる点だけ
である。オフセットされた結果第５図のようになること
も第３図の場合と同様である。

直交変調器３は従来のものと同様であり、ミキサ１０に
加えられる電圧値とミキサ１０′に加えられる電圧値を
座標とする点の軌跡（変調軌跡）が第５図のように原点
を囲む閉軌跡になっているのでＯ°〜３６０°の移相が
可能となる。

移相ステップ数を２倍にするには、制御信号の桁数を１
桁増やしＤ／Ａ変換器を１ビット増すと共にそれに応じ
てコード変換器７又は同７′のゲートＩＣを２個増加す
るだけでよい。

コード変換器にＲＯＭを用いて変調軌跡を円にしている
場合にはＲＯＭの容量を２倍にし且つ記憶データを書変
えなければならないのに較べ非常に簡易であることが分
かる。

逆に移相ステップ数を２分の１にするには、制御信号入
力端子４の（１）折目の端子をゲートＩＣのＯレベルに
するだけで簡単に対応できる。

（発明の効果） 以上説明したように本発明の無限移相器は、変調軌跡を
４角形とすることによりコード変換器をゲートＩＣを用
いた簡易な構成にて実現できるため、従来のＲＯＭを使
用した無限移相器よりも消費電力が低く、安価であり、
さらにＬＳＩに集積化することにより小型化が図れる等
の利点がある。

また、移相ステップ数を２倍にするにはＤ／Ａ変換器を
１ビット増すと共ｉこ、従来の無限移相器ではＲＯＭの
容量を２倍に増して書込みデー、夕を変える必要がある
のに対して、本発明の無限移相器ではコード変換器のゲ
ートＩＣを２個増すだけで対応できるという利点がある
。

【図面の簡単な説明】

第１図は本発明の無限移相器の第１の実施例の構成図、
第２図は本発明の無限移相器の第２の実施例の構成図、
第３図は第１の実施例におけるオフセット前の変調軌跡
図、゛第４図は第２の実施例におけるオフセット前の変
調軌跡図、第５図はオフセット後の変調軌跡図、第６図
は従来の無限移相器の構成図、第７図は従来の無限移相
器の変調軌跡図である。 １・・・・・・コード変換用ＲＯＭ、 ２．２′・・・・・・Ｄ／Ａ変換器、　３・・・・・・
直交変調器、４・・・・・・制御信号入力端子、　５・
・・・・・入力端子、６・・・・・・出力端子、　７，
７′・・・・・・コード変換器、９・・・・・・９０°
分岐器、　　１０．１０’・・・・・・ミキサ、１１・
・・・・・合成器、　１２・・・・・・排他的論理和回
路、Ｒ・・・・・・反転用排他的論理和回路、　Ｓ、・
・・・・・入力信号、　Ｓ、・・・・・・入力信号と同
相の分岐信号、Ｓ２・・・・・・９０°遅れ分岐信号、
　Ｓｏ・・・・・・出力信号。 代理人　弁理士　　八　幡　　義　博 しζ≦、≧ζζ所のクデレ７／フｔ＊ジ、イ月第　／　
図 本把樗／）第２ｏｒ党例 第　２　図 弔／ｎ賀施４列Ｉ；お】するオフ七・ソト杓の変シ１欧
Ｊ本図率３　図 第２／１文方医倒７：お１鍾オフ七ット羽０変１轄、跡
図第　４　図 −４−’ □ オフ七ッ）１斐／ｌ吏曾肩１．ｃ　Ｔ本図率ｓ　図 ？・−〃°職ト穏、／θ４Ｅ−−−ミキサ、　　ＩＩ−
’−７会を一孟禾り東０兼アＵ対幅シフ橋威 第　ｒ　図 り来０然服イ撫昏切変輔軌跣図 第　７　図

Claims (1)

【特許請求の範囲】
1. ｎ桁のバイナリコードからなる制御信号を受け、第ｎ桁
   の信号と第１桁ないし第（ｎ−１）桁の各桁の信号との
   排他的論理和をとりこれを（ｎ−１）桁のバイナリコー
   ドからなる第１の変換制御信号として出力し、前記制御
   信号の第ｎ桁の信号と第（ｎ−１）桁の信号との排他的
   論理和信号を求め、該信号と前記第ｎ桁の信号のいずれ
   か一方を反転し、反転しない（又は反転した）排他的論
   理和信号と第１桁ないし第（ｎ−２）桁の各桁の信号と
   の排他的論理和をとりこれを（ｎ−２）桁のバイナリコ
   ードとし、反転した（又は反転しない）前記第ｎ桁の信
   号を第（ｎ−１）桁の信号として前記（ｎ−２）桁のバ
   イナリコードと合わせて（ｎ−１）桁のバイナリコード
   からなる第２の変換制御信号として出力するゲートＩＣ
   からなるコード変換器と；第１の変換制御信号をアナロ
   グ信号に変換する第１のＤ／Ａ変換器と；第１のＤ／Ａ
   変換器出力の変化範囲の中央を０にし、正負略対称の出
   力変化範囲にする第１のオフセット回路と；第２の変換
   制御信号をアナログ信号に変換する第２のＤ／Ａ変換器
   と；第２のＤ／Ａ変換器出力の変化範囲の中央を０にし
   、正負略対称の出力変化範囲にする第２のオフセット回
   路と；移相対象の入力信号を位相が９０°異なる２つの
   信号に分岐し、一方の分岐出力と前記オフセットされた
   第１のＤ／Ａ変換器出力とを乗算し、他方の分岐出力と
   前記オフセットされた第２のＤ／Ａ変換器出力とを乗算
   し、２つの乗算出力を合成して出力する直交変調器と；
   を具備することを特徴とする無限移相器。