JPS6325535B2 - - Google Patents
Info
- Publication number
- JPS6325535B2 JPS6325535B2 JP55111884A JP11188480A JPS6325535B2 JP S6325535 B2 JPS6325535 B2 JP S6325535B2 JP 55111884 A JP55111884 A JP 55111884A JP 11188480 A JP11188480 A JP 11188480A JP S6325535 B2 JPS6325535 B2 JP S6325535B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- setting
- counter
- shaft
- rotational speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000003786 synthesis reaction Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/02—Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/001—Electromechanical switches for setting or display
- G04C3/007—Electromechanical contact-making and breaking devices acting as pulse generators for setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
Landscapes
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Input From Keyboards Or The Like (AREA)
- Electric Clocks (AREA)
- Networks Using Active Elements (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Complex Calculations (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、或る整定値を表わし、かつシヤフト
の回転に依存する組合せデイジタル信号を得るこ
とのできるセツテイング回路に関するものであ
る。 斯種のセツテイング回路はドイツ国出願公告第
2726383号に記載されており、この場合にはセツ
テイングシヤフトの回転時に計数回路にパルスを
供給して、このセツテイングシヤフトの回転に応
じた組合せデイジタル信号を計数回路が供給する
ようにする。セツテイングシヤフトの回転速度を
高める際に組合せデイジタル信号を早いテンポで
変化させるためには、計数回路に供給されるセツ
テイングシヤフトの回転角当りのパルス数を増大
させる。これは計数回路の計数入力端子をパルス
発生器の出力端子から高周波パルス源の出力端子
に切換えるか、またはセツテイングシヤフトに結
合させたパルス発生器によつて供給されるパルス
の周波数を逓倍して、これらの逓倍したパルスを
計数入力端子に供給することによつて行うことが
できる。しかし、これらの方法はマイクロプロセ
ツサを用いる場合には魅力的な方法とは云えな
い。 本発明の目的はマイクロプロセツサの使用にと
つて一層好適なセツテイング回路を提供すること
にある。 本発明は、或る整定値を表わし、かつシヤフト
の回転に依存する組合せデイジタル信号を得るこ
とのできるセツテイング回路にあつて； −回転自在のセツテイングシヤフトと； −該セツテイングシヤフトに結合され、このセツ
テイングシヤフトの所定回転角度に対して所定
数の出力パルスを供給するパルス発生器と； −該パルス発生器からの出力パルスを受信し、所
定の時間間隔内に供給される前記出力パルスを
計数して前記セツテイングシヤフトの回転速度
を測定するためのセツテイングシヤフト回転速
度測定手段と； −前記パルス発生器に結合され、前記セツテイン
グシヤフト回転速度測定手段に供給されるパル
スを計数するためのカウンタと； −該カウンタにリセツトパルスを周期的に供給し
て、該カウンタを周期的にリセツトされるよう
にするための周期性リセツト回路と； −各々が前記カウンタのリセツト直前に該カウン
タからの計数値を受信し、これらの計数値にそ
れぞれ適切な逓倍係数を乗じて、重み付き計数
値を発生させる転送回路手段と； −該転送回路手段に結合され、前記重み付き計数
値の内から選択した計数値を累算して、所望な
組合せデイジタル信号を構成するための合成回
路と； −前記セツテイングシヤフト回転速度測定手段に
結合され、セツテイングシヤフトの回転速度に
応じて前記合成回路に供給する重み付き計数値
を選択するための選択回路； とを具えていることを特徴とするセツテイング回
路にある。 本発明は信号周波数を逓倍するよりも数を逓倍
する方が簡単であると云う事実の認識に基ずいて
成したものである。これがため、斯る信号周波
数、すなわちセツテイングシヤフトの回転速度を
周期的に発生する周波数測定値によつて或る数値
に変換し、この数を所望係数だけ逓倍させる。組
合せデイジタル信号を早いテンポで変更させた
り、ゆつくり変更させたりするには、セツテイン
グシヤフトの回転速度に依存し、かつ計数回路か
ら得られる数を逓倍させる逓倍係数を増減させる
ことによつて行なうことができ、このような操作
はマイクロプロセツサによつて簡単に行なうこと
ができる。 本発明によるセツテイング回路は例えば、ワイ
ヤレス受信機の同調回路として、またはデイジタ
ル時計を他の時計によりセツトする回路として、
或いは時計内蔵受信機に上記両目的用の回路とし
て使用するものにも好適である。 図面につき本発明を説明する。 第１図は文発明によるセツテイング回路を示
し、この回路におけるセツテイングシヤフト１は
パルス発生器３に結合させ、セツテイングシヤフ
ト１の予定した回転角度に応じて上記パルス発生
器３により所定数のパルスを出力端子５に供給せ
しめる。回転方向検出器７の出力端子９に供給さ
れる信号の値は、パルス発生器３に結合させたセ
ツテイングシヤフトの回転方向に符合する。な
お、セツテイングシヤフト、パルス発生器および
回転方向検出器を組合わせたものは既知であるた
め、これについては詳述しないものとする。 セツテイングシヤフト１を回転する際に、パル
ス発生器３の出力端子５に現われるパルス信号は
計数回路１３の入力端子１１に供給する。この入
力端子１１はカウンタ１５の計数信号入力端子で
もあり、カウンタ１５のリセツト入力端子１７は
周期性リセツト回路２１の入力端子１９に接続す
る。この入力端子１９はOR−ゲート２３の出力
端子でもあり、OR−ゲート２３の一方の入力端
子は分周器２７の出力端子２５に接続する。分周
期２７の入力端子２９は水晶発振器３１から到来
する例えばＭHzのような周波数の信号を受信し、
この信号を分周器２７により例えば５Hzの信号に
変換して、毎秒当り５回カウンタ１５をリセツト
して、このカウンタが先行時間周期内にセツテイ
ングシヤフト１の回転角に応じた最終値に毎秒当
り５度達するようにする。カウンタ１５の１群の
出力端子３３からは、計数位置を表わし、かつ、
積分回路３７の１群の入力端子３５に供給される
組合せ信号が得られる。なお、図面の簡素化のた
めに、カウンタ１５の出力端子３３から積分回路
３７の入力端子３５への出力は、有意度が左から
右へ向うに従つて低下する出力のうち６個の最上
位の出力を図示してあるだけである。14ビツトカ
ウンタ１５は同調回路に使用するのが好適であ
る。 積分回路３７は５個の転送回路３９，４１，４
３，４５，４７を具えており、これらの各転送回
路は逓倍（乗算）係数選択回路４９によつて入力
端子５１，５３，５５，５７または５９に供給さ
れる信号に応答して、その転送回路の組合せ入力
信号を合成回路６３の１群の入力端子６１へ通過
させる。この転送回路３９，４１，４３，４５，
４７の組合せ入力信号は、積分回路３７の入力端
子３５から得られ、これらの入力端子３５は転送
回路３９，４１，４３，４５，４７の入力端子群
６５，６７，６９，７１，７３の対応する入力端
子に直接接続する。 転送回路３９はその入力端子６５に対応する数
の出力端子を有している。これらの出力端子の内
で、有意度の最も低い（最下位）出力端子、従つ
て右端の出力端子７５は、合成回路６３の入力端
子群６１の内の最下位入力端子に接続する。転送
回路３９の他の出力端子（これら出力の有意度は
右から左へ向うにつれて増大する）は合成回路６
３の対応する入力端子（これら入力の有意度は下
から上に向うにつれて増大する）に接続する。入
力端子群６７に対応する転送回路４１の出力の内
で最下位の出力端子７７は合成回路６３の入力端
子６１の内の最下位から２番目の入力端子に接続
し、転送回路４１の最下位から２番目の出力端子
は合成回路６３の最下位から３番目の入力端子に
接続し、以下順次転送回路４１の出力端子を合成
回路６３の入力端子に接続する。入力端子群６７
の内の最上位の入力に対応する転送回路４１の最
上位の出力端子は何処にも接続しないようにす
る。転送回路４３の入力端子群６９に対応する出
力端子群７９の内の最下位の出力端子は合成回路
６３の入力端子群６１の内の最下位から３番目の
入力端子に接続し、転送回路４３の最下位から３
番目の出力端子は合成回路６３の最下位から５番
目の入力端子に接続するようにして、転送回路４
３の出力端子を順次合成回路６３の入力端子に接
続する。転送回路４３の最上位の２つの出力端子
は何処にも接続しないようにする。転送回路４５
の入力端子群７１に対応する出力端子群８１の内
の最下位の出力端子は合成回路６３の最下位から
４番目の入力端子に接続し、転送回路４５の最下
位から２番目の出力端子は合成回路６３の最下位
から５番目の入力端子に接続するようにして、こ
の転送回路４５の出力端子を順次合成回路６３の
入力端子に接続する。転送回路４５の最上位の３
つの出力端子は何処にも接続しないようにする。
転送回路４７の入力端子群７３に対応する出力端
子群８３の内の最下位の出力端子は合成回路６３
の最下位から６番目の入力端子に接続する。転送
回路４７の残りの出力端子は何れも何処にも接続
しないようにする。 転送回路３９，４１，４３，４５，４７の出力
端子を上述したようにして合成回路６３の入力端
子に接続することにより、カウンタ１５にて得ら
れた値は、それぞれ動作させる転送回路３９，４
１，４３，４５および４７に応じて係数１，２，
４，８および32倍されて、それぞぞれ合成回路６
３に転送される。合成回路６３では斯る逓倍した
値を、分周器２７の出力端子８７からこの合成回
路の入力端子８５に供給され、かつ、回転方向検
出器７の出力端子９に接続される入力端子８９に
現われる信号に応じた極性を有する既に入手した
値に加えられる周期的に発生する５Hzの信号の制
御下で合成する。 合成回路６３は積分回路３７の１群の出力端子
９１に組合せデイジタル信号を供給する。このデ
イジタル信号組は同調データとして作用すると共
に、一層高い逓倍係数をスイツチ・オンさせるの
に応じてセツテイングシヤフトの位置を変化させ
ると、上記デイジタル信号組はより一層速く変化
する。斯る逓倍係数は動作させる転送回路に依存
する。これは逓倍係数選択回路４９から入力端子
５１，５３，５５，５７または５９の何れか１つ
に現われる信号によつて決定される。 上記逓倍係数選択回路４９はゲート回路であ
り、これはセツテイングシヤフト回転速度測定回
路１０１の２個の出力端子９７，９９から到来す
る組合せ信号を２個の入力端子９３，９５にて受
信する。回路１０１の入力端子１０３は分周器２
７の出力端子１０５から到来する信号を受信し、
入力端子１０７はパルス発生器３から到来する信
号を受信する。従つて、逓倍係数選択回路４９の
入力端子９３，９５に現われる組合せ信号はセツ
テイングシヤフト１の回転速度に依存する。さら
に、波長範囲選択回路１１７の２個の出力端子１
１３，１１５に得られる組合せ信号は逓倍係数選
択回路４９の２個の入力端子１０９，１１１に供
給する。 波長範囲選択回路１１７はスイツチ１１９を具
えており、このスイツチはセツテイング回路を組
込む受信機の波長範囲切換スイツチに結合させ
る。２個のダイオード１２５，１２７は抵抗１２
１，１２３を介して接地すると共に、これらのダ
イオードによつて２個の出力端子１１３，１１５
に正電圧を与えるか、またはこれらの出力端子の
一方に正電圧を与えることができる。なお、図示
のスイツチ位置は長波Ｌに相当し、他の位置は中
波Ｍ、短波ＫおよびF.M.帯FMにそれぞれ対応す
るものとする。 OR−ゲート１２９および微分回路網１３１，
１３３を介して波長範囲選択回路１１７はそのス
イツチ１１９が種々の位置に切換わる度毎に出力
端子１３５にパルスを供給する。この出力端子１
３５はOR−ゲート２３の他方の入力端子に接続
する。これにより波長範囲が異なる波長範囲に切
換わる度毎にカウンタ１５を零位置にリセツトす
る。つぎの真理値表はゲート回路４９に対するも
のであり、セツテイングシヤフトの回転速度が遅
い場合をＳ、中位の場合をＩ、速い場合をＱにて
それぞれ示している。
の回転に依存する組合せデイジタル信号を得るこ
とのできるセツテイング回路に関するものであ
る。 斯種のセツテイング回路はドイツ国出願公告第
2726383号に記載されており、この場合にはセツ
テイングシヤフトの回転時に計数回路にパルスを
供給して、このセツテイングシヤフトの回転に応
じた組合せデイジタル信号を計数回路が供給する
ようにする。セツテイングシヤフトの回転速度を
高める際に組合せデイジタル信号を早いテンポで
変化させるためには、計数回路に供給されるセツ
テイングシヤフトの回転角当りのパルス数を増大
させる。これは計数回路の計数入力端子をパルス
発生器の出力端子から高周波パルス源の出力端子
に切換えるか、またはセツテイングシヤフトに結
合させたパルス発生器によつて供給されるパルス
の周波数を逓倍して、これらの逓倍したパルスを
計数入力端子に供給することによつて行うことが
できる。しかし、これらの方法はマイクロプロセ
ツサを用いる場合には魅力的な方法とは云えな
い。 本発明の目的はマイクロプロセツサの使用にと
つて一層好適なセツテイング回路を提供すること
にある。 本発明は、或る整定値を表わし、かつシヤフト
の回転に依存する組合せデイジタル信号を得るこ
とのできるセツテイング回路にあつて； −回転自在のセツテイングシヤフトと； −該セツテイングシヤフトに結合され、このセツ
テイングシヤフトの所定回転角度に対して所定
数の出力パルスを供給するパルス発生器と； −該パルス発生器からの出力パルスを受信し、所
定の時間間隔内に供給される前記出力パルスを
計数して前記セツテイングシヤフトの回転速度
を測定するためのセツテイングシヤフト回転速
度測定手段と； −前記パルス発生器に結合され、前記セツテイン
グシヤフト回転速度測定手段に供給されるパル
スを計数するためのカウンタと； −該カウンタにリセツトパルスを周期的に供給し
て、該カウンタを周期的にリセツトされるよう
にするための周期性リセツト回路と； −各々が前記カウンタのリセツト直前に該カウン
タからの計数値を受信し、これらの計数値にそ
れぞれ適切な逓倍係数を乗じて、重み付き計数
値を発生させる転送回路手段と； −該転送回路手段に結合され、前記重み付き計数
値の内から選択した計数値を累算して、所望な
組合せデイジタル信号を構成するための合成回
路と； −前記セツテイングシヤフト回転速度測定手段に
結合され、セツテイングシヤフトの回転速度に
応じて前記合成回路に供給する重み付き計数値
を選択するための選択回路； とを具えていることを特徴とするセツテイング回
路にある。 本発明は信号周波数を逓倍するよりも数を逓倍
する方が簡単であると云う事実の認識に基ずいて
成したものである。これがため、斯る信号周波
数、すなわちセツテイングシヤフトの回転速度を
周期的に発生する周波数測定値によつて或る数値
に変換し、この数を所望係数だけ逓倍させる。組
合せデイジタル信号を早いテンポで変更させた
り、ゆつくり変更させたりするには、セツテイン
グシヤフトの回転速度に依存し、かつ計数回路か
ら得られる数を逓倍させる逓倍係数を増減させる
ことによつて行なうことができ、このような操作
はマイクロプロセツサによつて簡単に行なうこと
ができる。 本発明によるセツテイング回路は例えば、ワイ
ヤレス受信機の同調回路として、またはデイジタ
ル時計を他の時計によりセツトする回路として、
或いは時計内蔵受信機に上記両目的用の回路とし
て使用するものにも好適である。 図面につき本発明を説明する。 第１図は文発明によるセツテイング回路を示
し、この回路におけるセツテイングシヤフト１は
パルス発生器３に結合させ、セツテイングシヤフ
ト１の予定した回転角度に応じて上記パルス発生
器３により所定数のパルスを出力端子５に供給せ
しめる。回転方向検出器７の出力端子９に供給さ
れる信号の値は、パルス発生器３に結合させたセ
ツテイングシヤフトの回転方向に符合する。な
お、セツテイングシヤフト、パルス発生器および
回転方向検出器を組合わせたものは既知であるた
め、これについては詳述しないものとする。 セツテイングシヤフト１を回転する際に、パル
ス発生器３の出力端子５に現われるパルス信号は
計数回路１３の入力端子１１に供給する。この入
力端子１１はカウンタ１５の計数信号入力端子で
もあり、カウンタ１５のリセツト入力端子１７は
周期性リセツト回路２１の入力端子１９に接続す
る。この入力端子１９はOR−ゲート２３の出力
端子でもあり、OR−ゲート２３の一方の入力端
子は分周器２７の出力端子２５に接続する。分周
期２７の入力端子２９は水晶発振器３１から到来
する例えばＭHzのような周波数の信号を受信し、
この信号を分周器２７により例えば５Hzの信号に
変換して、毎秒当り５回カウンタ１５をリセツト
して、このカウンタが先行時間周期内にセツテイ
ングシヤフト１の回転角に応じた最終値に毎秒当
り５度達するようにする。カウンタ１５の１群の
出力端子３３からは、計数位置を表わし、かつ、
積分回路３７の１群の入力端子３５に供給される
組合せ信号が得られる。なお、図面の簡素化のた
めに、カウンタ１５の出力端子３３から積分回路
３７の入力端子３５への出力は、有意度が左から
右へ向うに従つて低下する出力のうち６個の最上
位の出力を図示してあるだけである。14ビツトカ
ウンタ１５は同調回路に使用するのが好適であ
る。 積分回路３７は５個の転送回路３９，４１，４
３，４５，４７を具えており、これらの各転送回
路は逓倍（乗算）係数選択回路４９によつて入力
端子５１，５３，５５，５７または５９に供給さ
れる信号に応答して、その転送回路の組合せ入力
信号を合成回路６３の１群の入力端子６１へ通過
させる。この転送回路３９，４１，４３，４５，
４７の組合せ入力信号は、積分回路３７の入力端
子３５から得られ、これらの入力端子３５は転送
回路３９，４１，４３，４５，４７の入力端子群
６５，６７，６９，７１，７３の対応する入力端
子に直接接続する。 転送回路３９はその入力端子６５に対応する数
の出力端子を有している。これらの出力端子の内
で、有意度の最も低い（最下位）出力端子、従つ
て右端の出力端子７５は、合成回路６３の入力端
子群６１の内の最下位入力端子に接続する。転送
回路３９の他の出力端子（これら出力の有意度は
右から左へ向うにつれて増大する）は合成回路６
３の対応する入力端子（これら入力の有意度は下
から上に向うにつれて増大する）に接続する。入
力端子群６７に対応する転送回路４１の出力の内
で最下位の出力端子７７は合成回路６３の入力端
子６１の内の最下位から２番目の入力端子に接続
し、転送回路４１の最下位から２番目の出力端子
は合成回路６３の最下位から３番目の入力端子に
接続し、以下順次転送回路４１の出力端子を合成
回路６３の入力端子に接続する。入力端子群６７
の内の最上位の入力に対応する転送回路４１の最
上位の出力端子は何処にも接続しないようにす
る。転送回路４３の入力端子群６９に対応する出
力端子群７９の内の最下位の出力端子は合成回路
６３の入力端子群６１の内の最下位から３番目の
入力端子に接続し、転送回路４３の最下位から３
番目の出力端子は合成回路６３の最下位から５番
目の入力端子に接続するようにして、転送回路４
３の出力端子を順次合成回路６３の入力端子に接
続する。転送回路４３の最上位の２つの出力端子
は何処にも接続しないようにする。転送回路４５
の入力端子群７１に対応する出力端子群８１の内
の最下位の出力端子は合成回路６３の最下位から
４番目の入力端子に接続し、転送回路４５の最下
位から２番目の出力端子は合成回路６３の最下位
から５番目の入力端子に接続するようにして、こ
の転送回路４５の出力端子を順次合成回路６３の
入力端子に接続する。転送回路４５の最上位の３
つの出力端子は何処にも接続しないようにする。
転送回路４７の入力端子群７３に対応する出力端
子群８３の内の最下位の出力端子は合成回路６３
の最下位から６番目の入力端子に接続する。転送
回路４７の残りの出力端子は何れも何処にも接続
しないようにする。 転送回路３９，４１，４３，４５，４７の出力
端子を上述したようにして合成回路６３の入力端
子に接続することにより、カウンタ１５にて得ら
れた値は、それぞれ動作させる転送回路３９，４
１，４３，４５および４７に応じて係数１，２，
４，８および32倍されて、それぞぞれ合成回路６
３に転送される。合成回路６３では斯る逓倍した
値を、分周器２７の出力端子８７からこの合成回
路の入力端子８５に供給され、かつ、回転方向検
出器７の出力端子９に接続される入力端子８９に
現われる信号に応じた極性を有する既に入手した
値に加えられる周期的に発生する５Hzの信号の制
御下で合成する。 合成回路６３は積分回路３７の１群の出力端子
９１に組合せデイジタル信号を供給する。このデ
イジタル信号組は同調データとして作用すると共
に、一層高い逓倍係数をスイツチ・オンさせるの
に応じてセツテイングシヤフトの位置を変化させ
ると、上記デイジタル信号組はより一層速く変化
する。斯る逓倍係数は動作させる転送回路に依存
する。これは逓倍係数選択回路４９から入力端子
５１，５３，５５，５７または５９の何れか１つ
に現われる信号によつて決定される。 上記逓倍係数選択回路４９はゲート回路であ
り、これはセツテイングシヤフト回転速度測定回
路１０１の２個の出力端子９７，９９から到来す
る組合せ信号を２個の入力端子９３，９５にて受
信する。回路１０１の入力端子１０３は分周器２
７の出力端子１０５から到来する信号を受信し、
入力端子１０７はパルス発生器３から到来する信
号を受信する。従つて、逓倍係数選択回路４９の
入力端子９３，９５に現われる組合せ信号はセツ
テイングシヤフト１の回転速度に依存する。さら
に、波長範囲選択回路１１７の２個の出力端子１
１３，１１５に得られる組合せ信号は逓倍係数選
択回路４９の２個の入力端子１０９，１１１に供
給する。 波長範囲選択回路１１７はスイツチ１１９を具
えており、このスイツチはセツテイング回路を組
込む受信機の波長範囲切換スイツチに結合させ
る。２個のダイオード１２５，１２７は抵抗１２
１，１２３を介して接地すると共に、これらのダ
イオードによつて２個の出力端子１１３，１１５
に正電圧を与えるか、またはこれらの出力端子の
一方に正電圧を与えることができる。なお、図示
のスイツチ位置は長波Ｌに相当し、他の位置は中
波Ｍ、短波ＫおよびF.M.帯FMにそれぞれ対応す
るものとする。 OR−ゲート１２９および微分回路網１３１，
１３３を介して波長範囲選択回路１１７はそのス
イツチ１１９が種々の位置に切換わる度毎に出力
端子１３５にパルスを供給する。この出力端子１
３５はOR−ゲート２３の他方の入力端子に接続
する。これにより波長範囲が異なる波長範囲に切
換わる度毎にカウンタ１５を零位置にリセツトす
る。つぎの真理値表はゲート回路４９に対するも
のであり、セツテイングシヤフトの回転速度が遅
い場合をＳ、中位の場合をＩ、速い場合をＱにて
それぞれ示している。
【表】
転送回路３９，４１，４３，４５，４７の入力
端子５１，５３，５５，５７，５９における信号
をそれぞれＶ，Ｗ，Ｘ，Ｙ，Ｚにて示し、ゲート
回路４９の入力端子９３，９５，１０９，１１１
における信号をそれぞれＡ，Ｂ，Ｃ，Ｄで示す
と、ブール代数によりつぎのようになる。 Ｖ＝A′B′CD＋AB′CD ＋A′B′C′D′＋A′B′CD′ ＝B′D（A′＋Ｃ）＋A′B′CD′ Ｗ＝AB′CD′ Ｘ＝A′BCD Ｙ＝AB′C′D＋A′BCD′ Ｚ＝A′BC′D 上式におけるプライム符号は反転値を示す。 積分回路３７の出力端子群９１に現われる同調
データはこの回路における転送回路での増分に応
じて変化し、各転送回路での増分は同調作用がゆ
つくりの場合と比較するに、中波帯での速い同調
作用では32倍大きくなり、中位の速さの同調作用
では８倍大きくなる。長い波長範囲では、速い同
調作用の場合に同調データは遅い同調作用の場合
よりも４倍大きく変化し、中位の速さの同調作用
の場合における同調データの変化は、遅い同調作
用の場合と同程度となる。短波およびF.M.帯で
は、速い同調作用の場合に、遅い同調作用の場合
よりも８倍大きく同調データが変化すると共に、
中位の速さの同調作用の場合には２倍大きく変化
する。この同調パターンは所要に応じ簡単に他の
要求に適合させることができることは明らかであ
る。 さらに、出力端子群９１に現われる組合せ信号
は、例えば時計をセツトするのに用いることもで
きる。この場合には周波数測定回路１０１の出力
端子９７，９９に現われる信号ＡおよびＢだけを
用いて、転送回路の数をこの状態に適合させるこ
とができる。 組合せ信号を時計のセツテイング用に用い、同
調データを例えば時計付きラジオに用いる際に
は、切換えを行う必要があることは勿論である。 マイクロプロセツサでは転送回路の組合わせ逓
倍機能をシフト操作により簡単に行なうことがで
きる。 セツテイングシヤフトの回転速度を測定する回
路を示す第２図において、第１図と同一部分を示
すものには同一符号を付して示す。パルス発生器
３により発生され、その周波数を測定すべき信号
を入力端子１０７に供給する。この信号はAND
−ゲート１３７によつてカウンタ１４１の計数入
力端子１３９に達する。AND−ゲート１３７の
第２入力端子は入力端子１０３に接続し、この入
力端子には時間標準値として用いられ、しかも分
周器２７から得られた信号を供給する。この信号
は極めて正確な時間周期毎にAND−ゲート１３
７を開き、この時間周期の間に入力端子１０７か
ら到来する多数のパルスをカウンタ１４１の入力
端子１３９に通すようにする。各測定時間周期毎
に、入力端子１０３からの信号がカウンタ１４１
のリセツト信号入力端子１４３にも供給されるの
で、カウンタ１４１は零にリセツトされる。
AND−ゲート１３７の第３入力端子はNAND−
ゲート１４５の出力端子に接続する。この
NAND−ゲート１４５の入力端子はカウンタ１
４１の出力端子１４７，１４９，１５１，１５３
に接続する。カウンタ１４１がその範囲全体にわ
たつて循環していない限り、AND−ゲート１３
７の第３入力は高レベルにあり、測定時間周期の
間斯る入力は計数すべきパルスと共に供給され
る。 カウンタ１４１の出力端子１４７，１４９，１
５１，１５３を記憶装置１５５の対応する入力端
子に接続し、測定回路の入力端子１０３から到来
し、入力端子１５７に供給される信号に応答し
て、カウンタ１４１が達成する最終位置を各測定
時間周期の終りに上記記憶装置１５５に記憶させ
る。上記最終位置を出力端子１５９，１６１，１
６３，１６５から符号変換器１６７の入力端子に
転送する。このコード変換器は記憶装置１５５の
出力端子１５９，１６１，１６３，１６５に２進
符号で現われる前記記憶させたカウンタの位置を
１個の論理０と15個の論理１との組合せ信号に変
換して、この符号変換器１６７の16個で１群を成
す出力端子１６９に供給する。カウンタが供給す
る組合せ信号の値が高くなるにつれて、論理０は
出力端子群１６９の左から右へとシフトされる。
なお、16個の出力端子１６９の内の左端の４つの
出力端子は使用しないようにする。つぎの４つの
出力端子はNAND−ゲート１７１の入力端子に
接続し、最後の６個の入力端子はNAND−ゲー
ト１７３の入力端子に接続する。NAND−ゲー
ト１７１の出力端子は測定回路１０１の出力端子
９７に接続し、NAND−ゲート１７３の出力端
子は回転速度測定回路の出力端子９９に接続す
る。 セツテイングシヤフト１の回転速度が低いと、
測定時間周期内でのカウンタ１４１の位置は低レ
ベルのままであり、符号変換器１６７の非接続出
力端子の１つに論理０が現われる。この場合、出
力端子９７および９９は論理０のままである。セ
ツテイングシヤフト１の回転速度が中位であれ
ば、測定時間内におけるカウンタの位置は、
NAND−ゲート１７１の入力端子の１つに論理
０が現われて、出力端子９７を論理１にするよう
になる。セツテイングシヤフトの回転速度が速い
と、NAND−ゲートの入力端子の１つが論理０
となり、出力端子９９の信号レベルは論理１とな
る。セツテイングシヤフトの回転速度が極めて速
いと、測定期間の終了する前にカウンタ１４１が
最終値に達し、NAND−ゲート１４５のすべて
の入力を論理１とし、このゲートの出力を論理０
にする。この結果、AND−ゲート１３７は非導
通となり、カウンタの位置はこれ以上には増大し
得なくなるため、出力端子９９の信号レベルも論
理１となる。
端子５１，５３，５５，５７，５９における信号
をそれぞれＶ，Ｗ，Ｘ，Ｙ，Ｚにて示し、ゲート
回路４９の入力端子９３，９５，１０９，１１１
における信号をそれぞれＡ，Ｂ，Ｃ，Ｄで示す
と、ブール代数によりつぎのようになる。 Ｖ＝A′B′CD＋AB′CD ＋A′B′C′D′＋A′B′CD′ ＝B′D（A′＋Ｃ）＋A′B′CD′ Ｗ＝AB′CD′ Ｘ＝A′BCD Ｙ＝AB′C′D＋A′BCD′ Ｚ＝A′BC′D 上式におけるプライム符号は反転値を示す。 積分回路３７の出力端子群９１に現われる同調
データはこの回路における転送回路での増分に応
じて変化し、各転送回路での増分は同調作用がゆ
つくりの場合と比較するに、中波帯での速い同調
作用では32倍大きくなり、中位の速さの同調作用
では８倍大きくなる。長い波長範囲では、速い同
調作用の場合に同調データは遅い同調作用の場合
よりも４倍大きく変化し、中位の速さの同調作用
の場合における同調データの変化は、遅い同調作
用の場合と同程度となる。短波およびF.M.帯で
は、速い同調作用の場合に、遅い同調作用の場合
よりも８倍大きく同調データが変化すると共に、
中位の速さの同調作用の場合には２倍大きく変化
する。この同調パターンは所要に応じ簡単に他の
要求に適合させることができることは明らかであ
る。 さらに、出力端子群９１に現われる組合せ信号
は、例えば時計をセツトするのに用いることもで
きる。この場合には周波数測定回路１０１の出力
端子９７，９９に現われる信号ＡおよびＢだけを
用いて、転送回路の数をこの状態に適合させるこ
とができる。 組合せ信号を時計のセツテイング用に用い、同
調データを例えば時計付きラジオに用いる際に
は、切換えを行う必要があることは勿論である。 マイクロプロセツサでは転送回路の組合わせ逓
倍機能をシフト操作により簡単に行なうことがで
きる。 セツテイングシヤフトの回転速度を測定する回
路を示す第２図において、第１図と同一部分を示
すものには同一符号を付して示す。パルス発生器
３により発生され、その周波数を測定すべき信号
を入力端子１０７に供給する。この信号はAND
−ゲート１３７によつてカウンタ１４１の計数入
力端子１３９に達する。AND−ゲート１３７の
第２入力端子は入力端子１０３に接続し、この入
力端子には時間標準値として用いられ、しかも分
周器２７から得られた信号を供給する。この信号
は極めて正確な時間周期毎にAND−ゲート１３
７を開き、この時間周期の間に入力端子１０７か
ら到来する多数のパルスをカウンタ１４１の入力
端子１３９に通すようにする。各測定時間周期毎
に、入力端子１０３からの信号がカウンタ１４１
のリセツト信号入力端子１４３にも供給されるの
で、カウンタ１４１は零にリセツトされる。
AND−ゲート１３７の第３入力端子はNAND−
ゲート１４５の出力端子に接続する。この
NAND−ゲート１４５の入力端子はカウンタ１
４１の出力端子１４７，１４９，１５１，１５３
に接続する。カウンタ１４１がその範囲全体にわ
たつて循環していない限り、AND−ゲート１３
７の第３入力は高レベルにあり、測定時間周期の
間斯る入力は計数すべきパルスと共に供給され
る。 カウンタ１４１の出力端子１４７，１４９，１
５１，１５３を記憶装置１５５の対応する入力端
子に接続し、測定回路の入力端子１０３から到来
し、入力端子１５７に供給される信号に応答し
て、カウンタ１４１が達成する最終位置を各測定
時間周期の終りに上記記憶装置１５５に記憶させ
る。上記最終位置を出力端子１５９，１６１，１
６３，１６５から符号変換器１６７の入力端子に
転送する。このコード変換器は記憶装置１５５の
出力端子１５９，１６１，１６３，１６５に２進
符号で現われる前記記憶させたカウンタの位置を
１個の論理０と15個の論理１との組合せ信号に変
換して、この符号変換器１６７の16個で１群を成
す出力端子１６９に供給する。カウンタが供給す
る組合せ信号の値が高くなるにつれて、論理０は
出力端子群１６９の左から右へとシフトされる。
なお、16個の出力端子１６９の内の左端の４つの
出力端子は使用しないようにする。つぎの４つの
出力端子はNAND−ゲート１７１の入力端子に
接続し、最後の６個の入力端子はNAND−ゲー
ト１７３の入力端子に接続する。NAND−ゲー
ト１７１の出力端子は測定回路１０１の出力端子
９７に接続し、NAND−ゲート１７３の出力端
子は回転速度測定回路の出力端子９９に接続す
る。 セツテイングシヤフト１の回転速度が低いと、
測定時間周期内でのカウンタ１４１の位置は低レ
ベルのままであり、符号変換器１６７の非接続出
力端子の１つに論理０が現われる。この場合、出
力端子９７および９９は論理０のままである。セ
ツテイングシヤフト１の回転速度が中位であれ
ば、測定時間内におけるカウンタの位置は、
NAND−ゲート１７１の入力端子の１つに論理
０が現われて、出力端子９７を論理１にするよう
になる。セツテイングシヤフトの回転速度が速い
と、NAND−ゲートの入力端子の１つが論理０
となり、出力端子９９の信号レベルは論理１とな
る。セツテイングシヤフトの回転速度が極めて速
いと、測定期間の終了する前にカウンタ１４１が
最終値に達し、NAND−ゲート１４５のすべて
の入力を論理１とし、このゲートの出力を論理０
にする。この結果、AND−ゲート１３７は非導
通となり、カウンタの位置はこれ以上には増大し
得なくなるため、出力端子９９の信号レベルも論
理１となる。
第１図は本発明によるセツテイング回路の一例
を示すブロツク線図、第２図は第１図の回路に適
用するセツテイングシヤフトの回転速度測定回路
の一例を示すブロツク線図である。 １……セツテイングシヤフト、３……パルス発
生器、７……回転方向検出器、１３……計数回
路、１５……カウンタ、１７……カウンタのリセ
ツト入力、２１……リセツト回路、２３……OR
−ゲート、２７……分周器、３１……水晶発振
器、３７……積分回路、３９，４１，４３，４
５，４７……転送回路、４９……逓倍係数選択回
路ゲート回路）、６３……合成回路、１０１……
セツテイングシヤフト回転速度測定回路、１１７
……波長範囲選択回路、１２９……OR−ゲー
ト、１３７……AND−ゲート、１４１……カウ
ンタ、１４５……NAND−ゲート、１５５……
記憶装置、１６７……符号変換器、１７１，１７
３……NAND−ゲート。
を示すブロツク線図、第２図は第１図の回路に適
用するセツテイングシヤフトの回転速度測定回路
の一例を示すブロツク線図である。 １……セツテイングシヤフト、３……パルス発
生器、７……回転方向検出器、１３……計数回
路、１５……カウンタ、１７……カウンタのリセ
ツト入力、２１……リセツト回路、２３……OR
−ゲート、２７……分周器、３１……水晶発振
器、３７……積分回路、３９，４１，４３，４
５，４７……転送回路、４９……逓倍係数選択回
路ゲート回路）、６３……合成回路、１０１……
セツテイングシヤフト回転速度測定回路、１１７
……波長範囲選択回路、１２９……OR−ゲー
ト、１３７……AND−ゲート、１４１……カウ
ンタ、１４５……NAND−ゲート、１５５……
記憶装置、１６７……符号変換器、１７１，１７
３……NAND−ゲート。
Claims (1)
- 【特許請求の範囲】 １ 或る整定値を表わし、かつシヤフトの回転に
依存する組合せデイジタル信号を得ることのでき
るセツテイング回路にあつて： −回転自在のセツテイングシヤフト１と； −該セツテイングシヤフトに結合され、このセツ
テイングシヤフトの所定回転角度に対して所定
数の出力パルスを供給するパルス発生器３と； −該パルス発生器３からの出力パルスを受信し、
所定の時間間隔内に供給される前記出力パルス
を計数して前記セツテイングシヤフトの回転速
度を測定するためのセツテイングシヤフト回転
速度測定手段１０１と； −前記パルス発生器３に結合され、前記セツテイ
ングシヤフト回転速度測定手段に供給されるパ
ルスを計数するためのカウンタ１５と； −該カウンタ１５にリセツトパルスを周期的に供
給して、該カウンタ１５を周期的にリセツトさ
れるようにするための周期性リセツト回路２１
と； −各々が前記カウンタ１５のリセツト直前に該カ
ウンタからの計数値を受信し、これらの計数値
にそれぞれ適切な逓倍係数を乗じて、重み付き
計数値を発生させる転送回路手段３９，４１，
４３，４５，４７と； −該転送回路手段に結合され、前記重み付き計数
値の内から選択した計数値を累算して、所望な
組合せデイジタル信号を構成するための合成回
路６３と； −前記セツテイングシヤフト回転速度測定手段１
０１に結合され、セツテイングシヤフトの回転
速度に応じて前記合成回路６３に供給する重み
付き計数値を選択するための選択回路４９； とを具えていることを特徴とするセツテイング回
路。 ２ 波長範囲選択回路を有している受信機同調回
路の一部を形成する特許請求の範囲１記載のセツ
テイング回路において、該セツテイング回路に波
長範囲選択回路１１７の制御下で逓倍係数を変化
させる回路を設けたことを特徴とするセツテイン
グ回路。 ３ 特許請求の範囲２記載のセツテイング回路に
おいて、波長範囲を変更する際に、カウンタをリ
セツトするリセツト回路２１を波長範囲選択回路
１１７に結合させたことを特徴とするセツテイン
グ回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE7906237,A NL178738C (nl) | 1979-08-16 | 1979-08-16 | Instelschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5631218A JPS5631218A (en) | 1981-03-30 |
| JPS6325535B2 true JPS6325535B2 (ja) | 1988-05-25 |
Family
ID=19833692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188480A Granted JPS5631218A (en) | 1979-08-16 | 1980-08-15 | Setting circuit |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4377004A (ja) |
| JP (1) | JPS5631218A (ja) |
| AT (1) | AT379259B (ja) |
| BE (1) | BE884807A (ja) |
| CA (1) | CA1161167A (ja) |
| CH (1) | CH646794A5 (ja) |
| DE (1) | DE3027660C2 (ja) |
| FR (1) | FR2463439A1 (ja) |
| GB (1) | GB2057213B (ja) |
| IT (1) | IT1129128B (ja) |
| NL (1) | NL178738C (ja) |
| NO (1) | NO155556C (ja) |
| ZA (1) | ZA802424B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3135966C2 (de) * | 1981-09-11 | 1986-06-05 | Hoesch Ag, 4600 Dortmund | Verfahren zur Herstellung mehrschichtiger Schraubennahtrohre |
| DE3218276C2 (de) * | 1982-05-14 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Impulsgeberschaltung zur Erzeugung von Stellsignalen zur Änderung einer elektrischen Größe |
| FR2624990B1 (fr) * | 1987-12-17 | 1994-01-14 | Rockwell Cim | Generateur de consigne pour la commande de position d'une piece, notamment un ouvrant coulissant de vehicule automobile |
| JPH0587953A (ja) * | 1991-09-26 | 1993-04-09 | Seikosha Co Ltd | 電子式デジタル表示値の調整装置 |
| DE19548659C1 (de) | 1995-12-18 | 1997-05-28 | Brose Fahrzeugteile | Schaltvorrichtung und Verfahren zum Steuern eines fremdkraftbetätigten Verstellantriebs eines Kraftfahrzeugs |
| EP0895143B1 (fr) * | 1997-07-31 | 2003-01-29 | Asulab S.A. | Procédé de sélection de données à effet balistique, destiné à être mis en oeuvre dans des dispositifs électroniques, notamment dans des pièces d'horlogerie électroniques |
| JPH11211862A (ja) * | 1997-11-19 | 1999-08-06 | Seiko Epson Corp | 情報処理装置 |
| US6366540B1 (en) | 1998-11-18 | 2002-04-02 | Edward Kaminsky | Open-faced watch display |
| JP4474806B2 (ja) * | 2000-07-21 | 2010-06-09 | ソニー株式会社 | 入力装置、再生装置及び音量調整方法 |
| JP2010220461A (ja) * | 2009-02-20 | 2010-09-30 | Seiko Instruments Inc | ステッピングモータ制御回路及びアナログ電子時計 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE790829A (fr) * | 1971-11-22 | 1973-02-15 | Scans Associates Inc | Procede et appareil d'essai pour moteurs a combustion interne |
| DE2726383C2 (de) * | 1977-06-10 | 1985-07-18 | Diehl GmbH & Co, 8500 Nürnberg | Elektromechanische Stelleinrichtung für eine elektronische Digitalanzeige |
| JPS54130163A (en) * | 1978-03-31 | 1979-10-09 | Citizen Watch Co Ltd | Electronic watch |
| AU4953979A (en) * | 1978-08-16 | 1980-02-21 | Sony Corporation | Receiver tuning with frequency synthesizer |
| US4270117A (en) * | 1979-02-02 | 1981-05-26 | Rockwell International Corporation | Variable rate digital controller for a frequency synthesizer |
| US4281415A (en) * | 1979-09-24 | 1981-07-28 | Norlin Industries, Inc. | Digital tuner |
-
1979
- 1979-08-16 NL NLAANVRAGE7906237,A patent/NL178738C/xx not_active IP Right Cessation
-
1980
- 1980-07-14 ZA ZA00802424A patent/ZA802424B/xx unknown
- 1980-07-22 DE DE3027660A patent/DE3027660C2/de not_active Expired
- 1980-08-07 CA CA000357791A patent/CA1161167A/en not_active Expired
- 1980-08-11 US US06/176,881 patent/US4377004A/en not_active Expired - Lifetime
- 1980-08-13 NO NO802424A patent/NO155556C/no unknown
- 1980-08-13 CH CH612180A patent/CH646794A5/de not_active IP Right Cessation
- 1980-08-13 AT AT0414680A patent/AT379259B/de not_active IP Right Cessation
- 1980-08-13 GB GB8026340A patent/GB2057213B/en not_active Expired
- 1980-08-13 IT IT68290/80A patent/IT1129128B/it active
- 1980-08-13 FR FR8017870A patent/FR2463439A1/fr active Granted
- 1980-08-14 BE BE0/201778A patent/BE884807A/fr not_active IP Right Cessation
- 1980-08-15 JP JP11188480A patent/JPS5631218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CA1161167A (en) | 1984-01-24 |
| IT8068290A0 (it) | 1980-08-13 |
| DE3027660C2 (de) | 1985-10-03 |
| NO155556B (no) | 1987-01-05 |
| AT379259B (de) | 1985-12-10 |
| IT1129128B (it) | 1986-06-04 |
| NL178738C (nl) | 1986-11-17 |
| ATA414680A (de) | 1985-04-15 |
| FR2463439B1 (ja) | 1983-06-24 |
| NO155556C (no) | 1987-04-15 |
| FR2463439A1 (fr) | 1981-02-20 |
| GB2057213B (en) | 1983-06-29 |
| CH646794A5 (de) | 1984-12-14 |
| DE3027660A1 (de) | 1981-02-26 |
| GB2057213A (en) | 1981-03-25 |
| JPS5631218A (en) | 1981-03-30 |
| NL7906237A (nl) | 1981-02-18 |
| ZA802424B (en) | 1982-02-24 |
| US4377004A (en) | 1983-03-15 |
| BE884807A (fr) | 1981-02-16 |
| NO802424L (no) | 1981-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021653A (en) | Digital programmable tone detector | |
| US3835384A (en) | Tuning system | |
| US4314146A (en) | Analog display device | |
| JPS6325535B2 (ja) | ||
| US4396904A (en) | Electronic pace timing device | |
| US3665323A (en) | Proportional digital control for radio frequency synthesizers | |
| US4013957A (en) | Channel-selecting apparatus for a multichannel transceiver | |
| US4016432A (en) | Variable rate rotary pulse generator | |
| JPH0221698B2 (ja) | ||
| US3701951A (en) | Digital indicator for use with tunable electronic apparatus | |
| US2934716A (en) | Variable frequency synthesizer | |
| CA1123918A (en) | Frequency counting apparatus | |
| US4234881A (en) | Dynamic digital time interval discriminator and method | |
| US2937337A (en) | Selectable frequency reference | |
| GB1560735A (en) | Tuning circuits for communication receiving apparatus | |
| US4982165A (en) | Set-on oscillator | |
| USRE31327E (en) | Proportional digital control for radio frequency synthesizers | |
| JPS5870635A (ja) | 同調回路 | |
| RU2124804C1 (ru) | Синхронный детектор | |
| JPS6138887B2 (ja) | ||
| JPS6312403B2 (ja) | ||
| SU1552371A1 (ru) | Устройство дл делени частоты | |
| SU928353A1 (ru) | Цифровой умножитель частоты | |
| RU2119238C1 (ru) | Синтезатор частот | |
| SU450216A1 (ru) | Преобразователь угол-код |