JPS63255876A

JPS63255876A - 符号誤り検出方法

Info

Publication number: JPS63255876A
Application number: JP62091341A
Authority: JP
Inventors: Masatoshi Shinpo; 正利新保; Katsuhiro Kurosawa; 黒沢　勝広
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-04-14
Filing date: 1987-04-14
Publication date: 1988-10-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は光ディスクのデータの符号誤り検出装置に関す
るものである。

従来の技術近年、光デイスク装置の開発が活発に行われており、実
質的な再生データの誤り率を十分低く抑えるために、符
号誤り訂正技術が利用されている。

この場合、誤り訂正符号としてはリードンロモン符号が
用いられることが多い。この符号は、誤りの検出と訂正
を行うことができるが反面、誤りの誤検出、誤訂正もあ
る確率で起こすことが知られている。

そこで、データの誤りに対する信頼性を向上させるため
に、上記誤り訂正とは別に、データ全体（誤り訂正用パ
リティを除く）に誤り検出符号が付加される。

第３図に、従来のデータの誤り検出訂正に関する部分の
ブロック図を示す。第３図において、２１はホストコン
ピュータ、２２はインタフェース、２３は誤シ検出符号
ジェネレータ、チェッカ、２４はバッファメモリ、２６
は誤り訂正回路、２６はディジタル変復調回路、２７は
記録媒体である。

次に、光ディスクのセクタのデータ部のデータ配列を第
２図に示す。第２図において、Ｄｉ２．はバイトデータ
、”ｉ　ｋは誤り訂正符号、００〜Ｃ３は誤り検出符号
を示す。

第２図と第３図を用いて信号処理の概要を説明する。

まず、データの記録時には、ホストコンピュータ１から
のデーター　ＤＯ，１０３，Ｄｌ　、１０３．Ｄ２，１
０３　、”””ＩＤ４．。、Ｄ５．。はインタフェース
２２を通してバッファメモリ２４に格納され、それと並
行して誤シ検出符号ジェネレータ２３で誤り検出符号Ｃ
８〜Ｃ３が計算され、同様にバッファメモリ２４に格納
される。

次に、バッファメモリ２４内の第２図の各横一列に関す
るデータＤ。１゜３Ｄ０，１ｏ２・・・・・・、Ｄ　　
　ＤＯ，０，１，１０３゜・・・・・・　Ｄ　　　・・・・・・　ＤＤｌ、１０２
　　　＋　１．０．　　＋　５，１０３．５，１０２．
　”’・・・、Ｄ５．。、Ｄ６，１゜３　、　Ｄ６．１
゜２．・・・・・・ＩＤ６，１．Ｃ３’・・・・・・。

Ｄ９，１０３　、　Ｄ９，１０２　、”””　ｔ　Ｄ９
，１　、　ｃｏ　に関する誤シ訂正符号ＥＯ，１５，Ｅ
Ｏ，１４，”””　ｌ　ＥＯ，０，Ｅｌ、１６．Ｅｌ　
、１４゜・・・・・・、Ｅｌ、。、・・・・・・Ｔ　Ｅ
５，１５．Ｅ５，１４．・・・・・・、Ｅ６．。。

Ｅ６，１５．　Ｅ６，１４．・・・・・・、Ｅ６．。、
・・・・・・Ｔ　Ｅ９，１５．　Ｅ９，１４゜・・・・
・・、Ｅ９゜が誤り訂正回路２５でそれぞれ計算され、
同様にバッファメモリ２４に格納される。

これらのデータは頴次−ＤＯ，１０３，Ｄｌ　、１０３
．Ｄ２，１０３゜”””　＋　Ｄ９，１０３　、ＤＯ，
１０２、Ｄｌ　、１０２．Ｄ２，１０２．”””　ＩＤ
９，１０２．”””　ｌ　ＥＯ，０，Ｅｊ　、Ｏ，Ｅ２
，０．”””　ｌ　Ｅ９，０の順にディジタル変調回路
２６を通して記録媒体２７（ディスク）に記録される。

一方、再生時には、記録媒体２７から再生されたデータ
はディジタル復調回路２ｅ全通して、バッファメモリ２
４の記録時と同じアドレスに格納される。次に、第２図
の各横一列のデータに対して誤り訂正回路２５で誤り訂
正処理が実行され、最後に全データＤＯ，１０３，Ｄ１
，１０３．Ｄ２，１０３．　”””ｔＤＤＤ　　　と誤
シ検出符号Ｃ０〜Ｃ３に対３．０．　４，０．　５．０し誤９検出符号チェッカ２３で誤り検査が行われる。こ
こでは、各横一列の誤り訂正処理に対して、訂正能力を
越えた場合、あるいは、訂正処理は実行されたが、誤検
出、誤訂正がなされた場合の誤りチェックがされる。誤
り検出符号としては、１６次あるいは３２次のバイナリ
型のサイクリックリダンダンダンシー・チェック符号（
一般にＣＲＣと呼ばれる）が用いられることが多い。

発明が解決しようとする問題点しかしながら、上記の様な方法では誤シ訂正処理を全て
完了してからＣＲＣチェック全する必要があり、高速処
理化の妨げ、及び、誤り訂正後、バッファメモリからホ
ストコンピュータへノテータ転送時にＣＲＣチェックを
行うため、ホストコンピュータへデータを転送し終った
後でしか誤り検出結果が得られず、インタフェースによ
っては何らホストコンピュータ側へ誤シ検出情報？知ら
せることができないという欠点を有していた。

本発明は、上記欠点に鑑み、誤り訂正処理と並行してＣ
ＲＣチェックを行い、処理の高速化を可能にするととも
に、バッファメモリからホストコンピュータへのデータ
転送前にデータの誤り検出を可能とする符号誤り検出方
法を提供するものである。

問題点を解決するための手段この目的を達成するために、本発明は光ディスクを用い
た記録再生装置の誤シ検出符号として、バイト単位の誤
り検出用リードソロモン符号を用い、（１）再生した全データを一担バッファメモリの。

Ａ領域に格納する。

（１１）連続するｎ個のデータに対し、第１のｎデータ
置きのｍ個のデータを前記バッファメモリのＡ領域より
読み出し、誤り訂正回路へ入力するとともに前記バッフ
ァメモリの別のｍ個のアドレスのＢ領域へ格納する。

（１１Ｄ　　誤り訂正回路で誤りの大きさと位置を求め
、前記バッファメモリのＡ領域、Ｂ領域の誤り位置に対
応するデータをそれぞれ訂正する。

１ｉｖ）　　前記とは別の第２のｎデータ置きのｍ個の
データを前記バッファメモリのＡ領域より読み出し、誤
り訂正回路へ入力するとともに前記バッファメモリのＢ
領域よりデータを読み出し。

前記Ａ領域のデータとそれぞれ２データのＸＯＲ加算ｉ
ｍ回行い、再び、前記バッファメモリのＢ領域の元のア
ドレスへそれぞれ格納する。

（ｖ）　　Ｈり訂正回路で前記第２のｎデータ置きのｍ
個のデータに関する誤りの大きさと位置を求め、前記バ
ッファメモリの第２のｎデータ置きのｍ個のデータに関
するバッファメモリのＡ領域のデータと、Ｂ領域のデー
タの誤り位置に対応するデータをそれぞれ訂正する。

（い　以上の処理（１）〜（■）を繰り返す。

これらにより、最後に得られた前記バッファメモリのＢ
領域のｍ個のデータと、前記バッファメモリのＡ領域の
Ｐ個のバイト単位の誤り検出用パリティ′ｆ、あらかじ
め定められた生成多項式で除算し、その剰余が零か非零
かで誤り検出するものである。

作　　用この方法によって、誤り訂正実行と並行してあらかじめ
計算された複数シンボルＸＯＲ累積加算で表されるＣＲ
Ｃ演算用データに修正を施し、これが完了後、この修正
後のＣＲＣ演算用データのみをＣＲＣチェックすること
で、誤り訂正完了と同時にＣＲＣチェックが完了し、高
速に誤り検出ができ、かつ、バッファメモリからホスト
コンピュータへデータ転送する前に誤９検出チエツクが
可能となる。

実施例以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例における誤り検出方法を実現
する誤り検出装置のブロック図を示すものである。第１
図において、１はホストコンピュータ、２はインタフェ
ース、３はディジタル変調回路、４はディジタル復調回
路、５はバッファメモリ、６はＣＲＣ演算用ｎシンボル
ＸＯＲ累積加算回路、７はＣＲＣ符号ジェネレータ／チ
ェッカ、８は誤り訂正回路、９は２値ＸＯＲ加算回路、
１ｏ。

１１はエンコード／デコード切換スイッチ、１２はデー
タバス、１３は記録媒体である。

以下、説明を簡単にするために、第２図に示すセクタフ
ォーマットのデータ配置図に基づいて説明する。

まず、記録時にはホストコンピュータ１より、バイト単
位のデータがインタフェース２．データバス１２ｔｊＭ
してバッファメモリ５にり。、　１０３　。

Ｄｌ　、１０３．　Ｄ２，１０３．”””Ｄ９，１０３
．ＤＯ，１０２，Ｄｌ　、１０２゜Ｄ２．１０２　、”
””　ｌ　Ｄ９，１０２　、”””　Ｉ　ＤＯ，１、Ｄ
Ｉ　、１　、Ｄ２．１　。

””’ｌ　Ｄ９，１　、ＤＯ，０，ＤＩ　、Ｏ，Ｄ２，
０．Ｄ３，０．Ｄ４，０．Ｄ５，０の順に格納される。

それと同時にＣＲＣ演算用ＸＯＲ累積加算を行う累積加
算回路６へ入力され、次式に示すＸＯＲ累積加算が実行
される。

工１０３＝Ｄｏ、１０３■Ｄ１，１０３■Ｄ２．１０３
■°°゛”°ｅＤ９１０３　＝ｉ”＠　Ｄｉ　、１０３
１０２　　ｌ＝ｏ　　ｚ、１０２Ｉ、＝ｉミ。Ｄｉ、１１ｏ＝ｉも。Ｄｉ、。

これラノ工１０３．工１０２．”曲１　工１　、工０は
ＣＲＣジェネレータ了へ入力され、誤り検出用パリティ
Ｃ８〜Ｃ３が計算され、その結果はバッファメモリ６へ
格納される。

次に、バッファメモリ５．ｌ、Ｄｌ、の各ｉに”＋］関する各横一列のデータが読み出され、誤り訂正回路８
で誤り訂正用パリティＥｉ　ｋが計算され、バッファメ
モリ６に格納される。

最後に、バッファメモリ５のデータは、Ｄ。、１゜３；
Ｄｌ　、１０３．２，１０３．”””　Ｔ　Ｄ９，１０
３．ＤＯ，１０２，Ｄｌ　、１０２゜Ｄ２．１０２　、
’“°°°°アＤ９，１０２　、”””　ｌ　ＤＯ，１
、Ｄｌ　、１　、Ｄ２．１　。

”’　”’　Ｄ９＋　’　ｒＤｏ＋○ｌＤ１　ＩＱ　Ｉ
Ｄ２１ｏｒ”’””　Ｄ５＋Ｏ＋０３”２　’Ｃ１、Ｃ
Ｑフ　も、１５．Ｅｌ　　、１５．Ｅ２，１５．”°“
”　　ｌ　　Ｅ９，１５．ＥＯ，１４゜Ｅｌ、１４．Ｅ
２，１４．”””ｌＥ９，１４．”’“°°ツ”０，０
．Ｅｌ、○。

Ｅ２ｏ・・・・・・、Ｅ９゜の順に読み出され、ディジ
タル変調回路３に入力され、同期信号等必要な信号が付
加され、記録媒体１３に記録される。

一方、再生時には、記録媒体１３から読み出されたデー
タは、ディジタル復調回路＼４で復調され、バッファメ
モリ５に記録時と同じアドレスに対応し、第２図の様な
セクタフォーマットを形成する様に格納される。

次に、まずバッファメモリ５より、第２図の最上段横一
列のデータと誤り訂正用パリティＤ０′、１゜３゜み出
され、誤り訂正回路８に入力される。同時にメモリ５の
ＣＲＣ演算用データ格納月別アドレスへ格納される。誤
シ訂正回路８では、誤りの大きさくパターン）と誤りの
位置が計算され、この誤り位置に対応するバッファメモ
リ６のアドレスから誤りデータが読み出てれ、それに、
先程の誤９の大きさが誤り訂正回路８でＸＯＲ加算され
、元のアドレスへ再格納でれることで誤り訂正が実行さ
れる。この後、バッファメモリ５から先程の誤り位置に
対応するＣＲＣ演算演算用データ格納ドアドレス、上記
と同じ誤９データが読み出され、それに、先程と同様の
誤りの大きさが誤り訂正回路８でＸＯＲ加算され、河び
元の別アドレスへ再格納でれる。

次に、第２図の上から２段目の横一列のデータ誤り訂正
回路８に入力される。これと並行して、横一列のデータ
は、まず、Ｄ　　　が２値ＸＯＲ加１．１０３算回路９に入力され次に、ＣＲＣ演算用データ格納アド
レスから修正済のＤｏ、１０３　が読み出され同様に２
値Ｘ０Ｒ７＋醪沖Ｊ各９に入力される。ここで、工１０
３　＝　ＤＯ，１０３ｅＤ１１０３が計算式れ、再び元
のＣＲＣ演算用データアドレスへ格納される。これらの
加算は誤り訂正回路８内の２値ＸＯＲ加算回路９で代行
するＤｏ、。（ＥＩ　Ｄ１’、。が計算され、元のＣＲ
Ｃ演算用データ格納アドレスへ格納される。この後、誤
り訂正回路８で、２段目の横一列のデータとパリティに
関する誤りの大きさと誤りの位置が計算され、この誤り
位置に対応するバッファメモリ６のアドレスから誤りデ
ータが読み出され、それに、先程の誤りの大きさが誤り
訂正回路８でＸＯＲ加算され、元のアドレスへ再格納さ
れることで２段目の横一列に関する誤り訂正が実行され
る。この後、先程の誤り位置に対応する工ｌがバッファ
メモリ６のＣＲＣ演算用データアドレスから読み出され
、これに先程の誤りの大きさが誤り訂正回路８でＸＯＲ
加算され、これにより、ＣＲＣ演算用データに修正が加
えられ１元のアドレスへ再格納される。以後。

３段目から１０段目まで同様の処理を繰り返す。

ここで、Ｄ、ｊ、Ｅ、には再生データを表し、Ｄｉ、ｊ
は誤り修正後のデータを表す。また、Ｉａ　は誤り修正
後のＸＯＲ累積加算データを表す。その結果、１ｏ段目
の横一列に関する誤り訂正処理、および、ＣＲＣ演算用
データへの修正処理が完了した時点での、バッファメモ
リ５のＣＲＣ演算用データＩ６は以下の様になっている
。

■。＝己。Ｄｉ、。

最後に、従来方式の全データＤ。、　１０３　、・・・
・・・、Ｃ３゜Ｃ２，Ｃ１，Ｃ０に比べてはるかに少な
いデータが。

バッファメモリ５より、ＩＩ　　　・・・・・・　工１
０３’　　１０２＋　　　　１　１’Ｉ０．Ｃ３，Ｃ２
，Ｃ１，Ｃ０のｊ＠に読み出され、ＣＲＣチェッカ７に
入力され、誤りの有無がチェックされる。これにより、
誤り訂正処理完了後、従来方式より短時間にＣＲＣチェ
ックが完了する。この結果より、バッファメモリ５の内
容がデータバス１２、インタフェース２全通して、ホス
トコンピュータ１へ転送されたり、禁止されたり、ある
いは、データとともにＣＲＣチェックの結果が転送され
る。

この場合のＣＲＣ用パリティ生成多項式はバイト単位の
誤シ検出用リードソロモン符号が用いられる。例えば、Ｇ（３）も丁　　（Ｘ＋ｃｔｉ）ｌ二〇ここで、ぼけ８次の法多項式を満たす有限体の原始光で
ある。

発明の効果以上の様に本発明によれば、誤シ検出用ＣＲＣ符号とし
てバイト単位のリードンロモン符号を用い、データの誤
り訂正と並行してＣＲＣ処理を実行することで、誤り検
出処理の高速化と、バッフ、　アメモリからホストコン
ピュータへのデータ転送前にデータの誤り検出を可能と
することができ、いかなるインタフェースにも対応でき
るものである。

【図面の簡単な説明】

第１図は本発明の一実施例における誤り検出方法を実現
する誤り検出装置のブロック図、第２図は光ディスクの
セクタフォーマットのデータ配列図、第３図は従来の誤
シ検出装置のブロック図である。１．２１・・・・・・ホストコンピュータ、２．２２・
・・・・・インタフェース、３・・・・・・ディジタル
変調回路、４・・・・・・ディジタル復調回路、５，２
４・・・・・・バッファメモリ、６・・・・・・累積加
算回路、７．２３・・・・・・ＣＲＣジェネレータ、チ
ェッカ、８，２５・・・・・・誤り訂正回路、９・・・
・・・ＸＯＲ加算回路、１０．１１・・・・・・切換ス
イッチ、１２・・・・・・データバス、１３゜２ア・・
・・・・記録媒体、２６・・・・・・ディジタル変復調
回路。

Claims

【特許請求の範囲】

光ディスクを用いた記録再生装置の誤り検出符号として
、バイト単位の誤り検出用リードソロモン符号を用い、
（イ）再生した全データを一担バッファメモリのＡ領域
に格納し、（ロ）連続するｎ個のデータに対し、第１の
ｎデータ置きのｍ個のデータを前記バッファメモリのＡ
領域より読み出し、誤り訂正回路へ入力するとともに前
記バッファメモリの別のｍ個のアドレスのＢ領域へ格納
し、（ハ）前記誤り訂正回路で誤りの大きさと位置を求
め、前記バッファメモリのＡ領域、Ｂ領域の誤り位置に
対応するデータをそれぞれ訂正し、（ニ）前記（ロ）と
は別の第２のｎデータ置きのｍ個のデータを前記バッフ
ァメモリのＡ領域より読み出し、前記誤り訂正回路へ入
力するとともに前記バッファメモリのＢ領域よりデータ
を読み出し、前記Ａ領域のデータとそれぞれ２データの
ＸＯＲ加算をｍ回行い、再び、前記バッファメモリのＢ
領域の元のアドレスへそれぞれ格納し、（ホ）前記誤り
訂正回路で前記第２のｎデータ置きのｍ個のデータに関
する誤りの大きさと位置を求め、前記バッファメモリの
第２のｎデータ置きのｍ個のデータに関するバッファメ
モリのＡ領域のデータと、Ｂ領域のデータの誤り位置に
対応するデータをそれぞれ訂正し、（ヘ）上記（イ）〜
（ホ）の処理を繰り返し、最後に得られた前記バッファ
メモリのＢ領域のｍ個のデータと、前記バッファメモリ
のＡ領域のＰ個のバイト単位の誤り検出用パリテイをあ
らかじめ定められた生成多項式で除算し、その剰余が零
か非零かで誤り検出することを特徴とする符号誤り検出
方法。