JPS63257327A - Gate circuit for gate turn-off thyristor - Google Patents

Gate circuit for gate turn-off thyristor

Info

Publication number
JPS63257327A
JPS63257327A JP62090990A JP9099087A JPS63257327A JP S63257327 A JPS63257327 A JP S63257327A JP 62090990 A JP62090990 A JP 62090990A JP 9099087 A JP9099087 A JP 9099087A JP S63257327 A JPS63257327 A JP S63257327A
Authority
JP
Japan
Prior art keywords
gate
circuit
signal
pulse
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62090990A
Other languages
Japanese (ja)
Inventor
Fumiyasu Moriya
守谷 文康
Mitsuhiro Numazaki
光浩 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62090990A priority Critical patent/JPS63257327A/en
Publication of JPS63257327A publication Critical patent/JPS63257327A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain a gate control circuit not affected by electromagnetic induction disturbance by connecting a gate logic circuit and a gate circuit by a fiber scope. CONSTITUTION:A signal giving on/off command of a GTO thyristor 20 is sent through an optical fiber 2 to a gate circuit and separated into a higher gate pulse signal, an on-gate signal and an off-gate signal by a logic circuit GL in the gate circuit. Even with noise applied to a logic circuit GL, after each gate signal is interlocked without destructing the GTO thyristor 20, a signal is given to semiconductor switch elements 14, 15 generating a gate signal pulse to generate a gate pulse driving the GTO thyristor. Thus, the gate circuit of the GTO thyristor immune to external electromagnetic induction noise is obtained.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、鉄道車両用制御装置や、電源装置に使用され
るゲートターンオフサイリスタのゲートパルス発生回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a gate pulse generation circuit for a gate turn-off thyristor used in a railway vehicle control device or a power supply device.

(従来の技術) ゲートターンオフ(以下、GT○と言う。)サイリスタ
のゲート回路の代表例を第3図に示す、G′I゛0サイ
リスタのオン・オフを制御するためには、GTOサイリ
スタのゲート・カソード間に、電圧を与えて、ゲート電
源を流す必要がある。それぞれの波高値及びパルス幅は
、適用するGT○サイリスタの規格によって定められた
値を満足しなければならない。
(Prior art) A typical example of a gate circuit of a gate turn-off (hereinafter referred to as GT○) thyristor is shown in Fig. 3. In order to control the on/off of the G'I゛0 thyristor, It is necessary to apply a voltage between the gate and cathode to supply gate power. The peak value and pulse width of each must satisfy the values determined by the applicable GT○ thyristor standard.

このようなゲート電圧及び電流を得るためには、第3図
に示す従来のゲート回路ではオンパルス及びオフパルス
を発生させるための制御論理回路からの信号を、オンと
オフをそれぞれ別々にゲートパルス発生回路まで伝送す
る。ゲート回路の駆動するGTOサイリスタ20のオン
・オフによって電位が常に変化するので例えばパルスト
ランス21及び22により、電気的な絶縁を施した後に
、バッファ回路7によって信号増幅した後、オンパルス
を発生させるための、例えばトランジスタのような半導
体スイッチ素子14及び15を駆動して規定のタイミン
グにパルスを発生させていた。
In order to obtain such a gate voltage and current, in the conventional gate circuit shown in FIG. 3, signals from a control logic circuit for generating on-pulses and off-pulses are sent to gate pulse generation circuits for on and off pulses separately. Transmit up to Since the potential always changes depending on whether the GTO thyristor 20 driven by the gate circuit is turned on or off, for example, after providing electrical insulation using the pulse transformers 21 and 22 and amplifying the signal using the buffer circuit 7, an on-pulse is generated. For example, semiconductor switching elements 14 and 15 such as transistors are driven to generate pulses at prescribed timings.

(発明が解決しようとする問題点) 電気信号でゲート回路の駆動信号を伝送する場合には、
どうしても、駆動しようとしているGTOサイリスタの
主回路のスイッチングによって生ずる電磁誘導障害を受
け、いわゆるit!気的ノイズによって、ゲート回路が
誤動作する。
(Problem to be solved by the invention) When transmitting the drive signal of the gate circuit using an electric signal,
Inevitably, electromagnetic induction interference occurs due to the switching of the main circuit of the GTO thyristor that is being driven, so-called IT! The gate circuit malfunctions due to atmospheric noise.

本発明は電磁誘導障害の影響を受けないグー1−制御回
路を提供することを目的とする。
The object of the present invention is to provide a control circuit that is not affected by electromagnetic induction disturbances.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明においては、ゲート信号を光信号に変換して出力
するゲート論理回路と、このゲート論理回路の出力する
光信号を伝送する光伝送路と、この光伝送路を介してゲ
ート論理回路より入力したゲート信号をハイヤーゲート
信号とオフゲート信号とオングー1−信号に分割し出力
する論理回路と、この論理回路の出力するハイヤーゲー
ト信号に基づいてゲートターンオフサイリスタにハイヤ
ーパルスを供給するハイヤーパルス回路と、論理回路の
出力するオフゲート信号に基づいてゲートターンオフサ
イリスタにオフゲートパルスを供給するオフゲート回路
と、論理回路の出力するオンゲート信号に基づ°いてゲ
ートターンオフサイリスタにオンゲートパルスを供給す
るオンゲート回路とを設ける。
(Means for solving the problem) The present invention includes a gate logic circuit that converts a gate signal into an optical signal and outputs it, an optical transmission line that transmits the optical signal output from the gate logic circuit, and an optical transmission line that transmits the optical signal output from the gate logic circuit. A logic circuit that divides and outputs a gate signal input from a gate logic circuit via a transmission line into a higher gate signal, an off gate signal, and an ongu1- signal, and a gate turn-off thyristor based on the higher gate signal output from this logic circuit. A higher pulse circuit that supplies higher pulses, an off-gate circuit that supplies off-gate pulses to the gate turn-off thyristor based on the off-gate signal output from the logic circuit, and an off-gate circuit that supplies the off-gate pulse to the gate turn-off thyristor based on the on-gate signal output from the logic circuit. An on-gate circuit that supplies an on-gate pulse is provided.

(作 用) ゲート論理回路は光伝送路を介して論理回路にゲート信
号を送信する。論理回路は光伝送路を介してゲート論理
回路より入力したゲート信号をハイヤーゲート信号とオ
フゲート信号とオンゲート信号に分割しそれぞれをハイ
ヤーパルス回路、オフグー1−回路及びオンゲート回路
に出力する。
(Function) The gate logic circuit transmits a gate signal to the logic circuit via the optical transmission line. The logic circuit divides the gate signal inputted from the gate logic circuit via the optical transmission line into a higher gate signal, an off-gate signal, and an on-gate signal, and outputs each to a higher pulse circuit, an off-gate circuit, and an on-gate circuit.

ハイヤーパルス回路は論理回路の出力するハイヤーゲー
ト信号に基づいてゲートターンオフサイリスタにハイヤ
ーパルスを供給する。
The higher pulse circuit supplies a higher pulse to the gate turn-off thyristor based on the higher gate signal output from the logic circuit.

オフゲート回路は論理回路の出力するオフゲート信号に
基づいてゲートターンオフサイリスタにオフゲートパル
スを供給する9   ′オフゲート回路は論理回路の出
力するオンゲート信号に基づいてゲートターンオフサイ
リスタにオンゲートパルスを供給する。
The off-gate circuit supplies an off-gate pulse to the gate turn-off thyristor based on the off-gate signal output from the logic circuit.9' The off-gate circuit supplies an on-gate pulse to the gate turn-off thyristor based on the on-gate signal output from the logic circuit.

(実施例) 電気信号を光信号に変換する光送信器を、ゲート信号を
発生するゲート論理回路に設けて、GTOサイリスタの
ゲートパルスを発生するゲート回路内に光信号を電気信
号に再変換する光受信器を設け、光送信器と光受信器と
を光フアイバーケーブルで接続することによって信号の
伝送路は2本の電線に変えて1本の光ファイバーとする
ことができる。
(Example) An optical transmitter that converts an electrical signal into an optical signal is provided in a gate logic circuit that generates a gate signal, and the optical signal is reconverted into an electrical signal within the gate circuit that generates a gate pulse of the GTO thyristor. By providing an optical receiver and connecting the optical transmitter and optical receiver with an optical fiber cable, the signal transmission path can be replaced with two electric wires and made into one optical fiber.

本発明では、更に、従来は、1個のGTOサイリスタに
対して必要としていたオン・オフ2チヤンネルの信号を
1チヤンネルとして、GTOサイリスタのオンゲートパ
ルス、ハイヤーゲートパルス、及びオフゲートパルスを
与える信号の発生を、ゲート回路側に設けた論理回路に
よって行い、従来、4本の電線で信号を伝送していたゲ
ート信号の伝送を1本の光ファイバーによって行う事が
可能となる。
The present invention further provides a signal that provides the on-gate pulse, higher gate pulse, and off-gate pulse of the GTO thyristor by converting the on-off two-channel signal, which was conventionally required for one GTO thyristor, into one channel. is generated by a logic circuit provided on the gate circuit side, and it becomes possible to transmit the gate signal using a single optical fiber, whereas the signal was conventionally transmitted using four electric wires.

本発明に基づく一実施例を図面を用いて説明する。第1
図は本発明に基づく一実施例のGTOサイリスタのゲー
ト回路の回路図を示す。
An embodiment based on the present invention will be described with reference to the drawings. 1st
The figure shows a circuit diagram of a gate circuit of a GTO thyristor according to an embodiment of the present invention.

この発明に係るゲート回路は、第1図に構成を示すよう
に、QTOサイリスタのオン又はオフの指令を与える信
号は、ゲート論理回路OL側に設けられた、光送信器1
に伝えられる。そこで、電気信号から光信号に変換され
て、1本の光ファイバーによって、本発明のゲート回路
に伝送される。
In the gate circuit according to the present invention, as shown in FIG.
can be conveyed to. There, the electrical signal is converted into an optical signal and transmitted to the gate circuit of the present invention through a single optical fiber.

光受信器3によって光伝号から電気信号に再変換した後
、ゲート回路内で論理回路によって、ハイヤーゲートパ
ルス信号及びオンゲート信号、オフゲート信号に分離し
、ノイズ等が論理回路に加わっても、GTOサイリスタ
を破壊しないように、各ゲート信号にインターロックを
掛けた後、各々のゲート信号パルスを発生させる半導体
スイッチ素子に信号を与えて、GTOサイリスタを駆動
するゲー1へパルスを発生する。
After the optical signal is reconverted into an electrical signal by the optical receiver 3, it is separated into a higher gate pulse signal, an on-gate signal, and an off-gate signal by a logic circuit within the gate circuit, and even if noise etc. are added to the logic circuit, the GTO After each gate signal is interlocked so as not to destroy the thyristor, a signal is applied to the semiconductor switch element that generates each gate signal pulse, and a pulse is generated to the gate 1 that drives the GTO thyristor.

第1図中、第3図に示されるものと同一のものには同一
符号を付する。第1図において、GT○サイリスタのオ
ン又はオフの状態を規定する論理信号は、ゲート論理回
路GLの後段に設けられた光送信器1によって光信号に
変換される。光送信器1の出力は光フアイバーケーブル
2によって。
Components in FIG. 1 that are the same as those shown in FIG. 3 are given the same reference numerals. In FIG. 1, a logic signal that defines the ON or OFF state of the GT○ thyristor is converted into an optical signal by an optical transmitter 1 provided after the gate logic circuit GL. The output of the optical transmitter 1 is transmitted through an optical fiber cable 2.

ゲート回路側に設けられた。光受信器3に伝えられる。Installed on the gate circuit side. The signal is transmitted to the optical receiver 3.

一方、ゲート回路の電源は、交流fat EI A C
より供給され、トランスlOによって1回路の絶縁と。
On the other hand, the power supply for the gate circuit is AC fat EI AC
and one circuit isolation by transformer lO.

電圧変換が行われる。電源は、ハイヤーゲート用電源、
オンゲート用電源及び、オフゲート用電源に3分割され
、各々整流された後、各々の電源回路に設けられたコン
デンサ12に直流電力として蓄えられる。光受信器3及
び光受信器の後段に接続されている論理回路の電源は、
オフゲート用電源と併用されるものとする。先受49器
3の出力は、第1図に示すような論理回路に接続されて
バッファーゲート7を介して、ハイヤーゲート用半導体
スイッチ13.オンパルス用半導体スイッチ14.及び
オフパルス用半導体スイッチ15へ接続される。ノ1イ
ヤーゲートパルス用半導体スイッチ13及びオンゲート
パルス用半導体スイッチ14には、直列に電流制限用抵
抗器16及び、17が接続される。また、オフパルス用
半導体スイッチには並列に、バイアス電流制限抵抗器1
8が接続される。ゲート回路の出力である、GTOサイ
リスタのゲート・カソード間には、ゲート抵抗19が並
列接続される。
A voltage conversion is performed. The power source is the power source for the higher gate,
The power supply is divided into three parts, an on-gate power supply and an off-gate power supply, and after each is rectified, it is stored as DC power in a capacitor 12 provided in each power supply circuit. The power supply for the optical receiver 3 and the logic circuit connected to the latter stage of the optical receiver is as follows.
It shall be used together with the off-gate power supply. The output of the pre-receiver 49 device 3 is connected to a logic circuit as shown in FIG. On-pulse semiconductor switch 14. and is connected to the off-pulse semiconductor switch 15. Current limiting resistors 16 and 17 are connected in series to the semiconductor switch 13 for the first-year gate pulse and the semiconductor switch 14 for the on-gate pulse. In addition, a bias current limiting resistor 1 is connected in parallel to the off-pulse semiconductor switch.
8 is connected. A gate resistor 19 is connected in parallel between the gate and cathode of the GTO thyristor, which is the output of the gate circuit.

上述の構成によるゲート回路の作用を第2図を用いて説
明する。第2図中、(a)はGTOサイリスタ20の制
御モード、(b)はゲート論理回路の出力信号LQ、(
c)は光受信器3の出力信号、(d)及び(e)はモノ
ステーブルマルチバイブレータ4の出力信号、Cf)は
オンパルス用スイッチ素子14のオン・オフ状態図、(
7)はハイヤーパルス用スイッチ素子13のオン・オフ
状態図、(7f)はオフパルス用スイッチ素子15のオ
ン・オフ状態図、(i)はハイヤーパルス電流制限抵抗
16を流れる電流。
The operation of the gate circuit having the above configuration will be explained using FIG. 2. In FIG. 2, (a) shows the control mode of the GTO thyristor 20, (b) shows the output signal LQ of the gate logic circuit, (
c) is the output signal of the optical receiver 3, (d) and (e) are the output signals of the monostable multivibrator 4, Cf) is the on/off state diagram of the on-pulse switching element 14, (
7) is an on/off state diagram of the higher pulse switching element 13, (7f) is an on/off state diagram of the off pulse switching element 15, and (i) is a current flowing through the higher pulse current limiting resistor 16.

(り)はオンゲート電流制限抵抗17を流れる電流、(
()はバイアス電流制限抵抗18を流れる電流、(I2
)はGTOサイリスタ20のゲート・カソード間の電圧
及びゲート電流を示す。
(ri) is the current flowing through the on-gate current limiting resistor 17, (
() is the current flowing through the bias current limiting resistor 18, (I2
) indicates the gate-cathode voltage and gate current of the GTO thyristor 20.

第2図に本発明のゲート回路の動作を現わしたタイムチ
ャートを示す、ゲート論理回路が規定するGTOサイリ
スタの制御モードのオン期間に、先送イR器1に信号電
流taが与えられて、発光し光ファイバー2によって光
信号は、光受信器3へ伝えられる。この場合の光受信器
3の出力は、光を受信した時に出力が“0′″レベルに
なり、熱信号時には、“1″ルベルとなるようにする。
FIG. 2 shows a time chart showing the operation of the gate circuit of the present invention. During the ON period of the control mode of the GTO thyristor prescribed by the gate logic circuit, a signal current ta is applied to the forward resistor 1. , and the optical signal is transmitted by the optical fiber 2 to the optical receiver 3. In this case, the output of the optical receiver 3 is set to be at the "0'" level when receiving light, and to be at the "1" level when receiving a heat signal.

光受信器3の出力信号は反転器5によって反転された後
に、半導体スイッチ14に伝えられ、オン期間に半導体
スイッチ14はオン状態となる。
After the output signal of the optical receiver 3 is inverted by the inverter 5, it is transmitted to the semiconductor switch 14, and the semiconductor switch 14 is turned on during the on period.

又、反転器5の出力信号の立上りに同期して。Also, in synchronization with the rise of the output signal of the inverter 5.

一定期間1.の幅のシングルパルスを発生するモノステ
ーブルマルチバイブレータ4によって発生したパルスは
、反転器5の出力信号が“1″である場合にのみ、半導
体スイッチ13に伝えられて、半導体スイッチ13を、
1.の期間オン状態にする。tHの時間幅は、GTOサ
イリスタ20の規格によって要求されるハイヤーゲート
パルス幅とする。
Fixed period 1. The pulse generated by the monostable multivibrator 4 that generates a single pulse with a width of is transmitted to the semiconductor switch 13 only when the output signal of the inverter 5 is "1".
1. Turn on for a period of . The time width of tH is the higher gate pulse width required by the GTO thyristor 20 standard.

同様に、反転器5の出力信号の立上りに同期して、一定
時間tpの幅のシングルパルスを発生するモノステーブ
ルマルチバイブレータ4によって発生したパルスは、光
受信器3の出力信号とA N l)条件をとって、光受
信器3の出力信号がパ1″′である時のみ、半導体スイ
ッチ15に伝えられて半導体スイッチ15をtFの期間
オン状態にする。 tFの時間幅は、GTOサイリスタ
20の規格によって要求されるゲートターンオフ時間以
上とする。バイアス電流制限抵抗18及び、ゲート抵抗
19は、すべての半導体スイッチがオフしている期間に
オフゲート電圧を分圧して、GTOサイリスタ20のゲ
ート・カソード間に規定のオフバイアス電圧をonを与
える。以上により、ゲート回路への信号の伝送を1対の
光リンクによって行う事ができ、経済的に。
Similarly, the pulse generated by the monostable multivibrator 4, which generates a single pulse with a width of a certain time tp in synchronization with the rise of the output signal of the inverter 5, is A N l) with the output signal of the optical receiver 3. Under certain conditions, only when the output signal of the optical receiver 3 is P1''', it is transmitted to the semiconductor switch 15 to turn on the semiconductor switch 15 for a period of tF. The bias current limiting resistor 18 and the gate resistor 19 divide the off-gate voltage during the period when all the semiconductor switches are off, and turn off the gate and cathode of the GTO thyristor 20. A predetermined off-bias voltage is applied between them.Thus, the signal transmission to the gate circuit can be carried out economically by a pair of optical links.

外部からの電磁誘導ノイズに強いGT○サイリスタのゲ
ート回路を構成することができる。
It is possible to construct a gate circuit for a GT○ thyristor that is resistant to electromagnetic induction noise from the outside.

(他の実施例) 第1図では、ハイヤーゲートパルスを発生させるための
回路をONゲートパルスの回路とは独立して設けている
が、回路構成を簡略化するために、半導体スイッチ13
及び、その駆動回路を削略して、第3図のようにONケ
−1・電流制限抵抗17に並列にハイヤーゲート用スピ
ードアップコンデンサ23を接続した構成とする事も可
能である。
(Other Embodiments) In FIG. 1, the circuit for generating the higher gate pulse is provided independently from the ON gate pulse circuit, but in order to simplify the circuit configuration, the semiconductor switch 13
It is also possible to omit the drive circuit and adopt a configuration in which a higher gate speed-up capacitor 23 is connected in parallel to the ON cable 1/current limiting resistor 17 as shown in FIG.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、電磁誘導ノイズに対
して強く、また、ゲート論理回路と、ゲート回路との間
がファイバースコープという絶縁物によって結ばれるの
で、ゲート回路の電位は、ゲート電源の渉電源変圧器1
0が耐えられる限り高くする事ができ、高電圧変換装置
のゲート回路に適した特性を備える事ができる。
As described above, according to the present invention, it is strong against electromagnetic induction noise, and since the gate logic circuit and the gate circuit are connected by an insulating material called a fiberscope, the potential of the gate circuit is Wandering power transformer 1
0 can be made as high as possible, and characteristics suitable for a gate circuit of a high voltage converter can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に基づく一実施例のグー1−回路の回
路図、第2図は1本発明の実施例のタイムチャート図、
第3図は、従来のゲー1−I!I Nの回路図を示す。 1・・・光送信器 2・・・光ファイバー 3・・・光受信器 4・・・モノステーブルマルチバイブレータ5・・・反
転論理ゲート      6・・加算論理ゲート7・・
・バッファーゲート     1o・・・tt[fトラ
ンス11・・・整流回路         12・・・
コンデンサ13・・・ハイヤーパルス用スイッチ 14・・・ONパルス用スイッチ 15・・・OFFパルス用スイッチ 16・・・ハイヤーパルスfIt流¥IJ限抵抗17・
・・オンゲート電流制限抵抗 18・・・バイアス電流無限抵抗゛ 19・・・ゲート抵抗       2o・・・GTO
サイリスタ第  2 図
FIG. 1 is a circuit diagram of a goo circuit according to an embodiment of the present invention, and FIG. 2 is a time chart diagram of an embodiment of the present invention.
FIG. 3 shows the conventional game 1-I! The circuit diagram of IN is shown. 1... Optical transmitter 2... Optical fiber 3... Optical receiver 4... Monostable multivibrator 5... Inverting logic gate 6... Adding logic gate 7...
・Buffer gate 1o...tt [f transformer 11... rectifier circuit 12...
Capacitor 13... Higher pulse switch 14... ON pulse switch 15... OFF pulse switch 16... Higher pulse fIt flow\IJ limiting resistor 17.
...On-gate current limiting resistance 18...Bias current infinite resistance゛19...Gate resistance 2o...GTO
Thyristor diagram 2

Claims (1)

【特許請求の範囲】 ゲート信号を光信号に変換して出力するゲート論理回路
と、 このゲート論理回路の出力する光信号を伝送する光伝送
路と、 この光伝送路を介して前記ゲート論理回路より入力した
ゲート信号をハイヤーゲート信号とオフゲート信号とオ
ンゲート信号に分割し出力する論理回路と、 この論理回路の出力するハイヤーゲート信号に基づいて
ゲートターンオフサイリスタにハイヤーパルスを供給す
るハイヤーパルス回路と、 前記論理回路の出力するオフゲート信号に基づいてゲー
トターンオフサイリスタにオフゲートパルスを供給する
オフゲート回路と、 前記論理回路の出力するオンゲート信号に基づいてゲー
トターンオフサイリスタにオンゲートパルスを供給する
オンゲート回路とを有することを特徴とするゲートター
ンオフサイリスタのゲート回路。
[Scope of Claims] A gate logic circuit that converts a gate signal into an optical signal and outputs it; an optical transmission line that transmits the optical signal output from this gate logic circuit; a logic circuit that divides and outputs a gate signal inputted from the gate signal into a higher gate signal, an off-gate signal, and an on-gate signal, and a higher pulse circuit that supplies a higher pulse to a gate turn-off thyristor based on the higher gate signal output from this logic circuit; an off-gate circuit that supplies an off-gate pulse to the gate turn-off thyristor based on an off-gate signal output from the logic circuit; and an on-gate circuit that supplies an on-gate pulse to the gate turn-off thyristor based on an on-gate signal output from the logic circuit. A gate circuit for a gate turn-off thyristor comprising:
JP62090990A 1987-04-15 1987-04-15 Gate circuit for gate turn-off thyristor Pending JPS63257327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62090990A JPS63257327A (en) 1987-04-15 1987-04-15 Gate circuit for gate turn-off thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62090990A JPS63257327A (en) 1987-04-15 1987-04-15 Gate circuit for gate turn-off thyristor

Publications (1)

Publication Number Publication Date
JPS63257327A true JPS63257327A (en) 1988-10-25

Family

ID=14013951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62090990A Pending JPS63257327A (en) 1987-04-15 1987-04-15 Gate circuit for gate turn-off thyristor

Country Status (1)

Country Link
JP (1) JPS63257327A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02136062A (en) * 1988-11-15 1990-05-24 Meidensha Corp Gate circuit of gate turn-off thyristor
JPH02141124A (en) * 1988-11-22 1990-05-30 Fuji Electric Co Ltd Poly-phase contactless switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135671A (en) * 1981-02-13 1982-08-21 Toshiba Corp Gate circuit for thyristor converter
JPS6150420A (en) * 1984-08-20 1986-03-12 Shinko Electric Co Ltd Gate circuit of gto thyristor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135671A (en) * 1981-02-13 1982-08-21 Toshiba Corp Gate circuit for thyristor converter
JPS6150420A (en) * 1984-08-20 1986-03-12 Shinko Electric Co Ltd Gate circuit of gto thyristor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02136062A (en) * 1988-11-15 1990-05-24 Meidensha Corp Gate circuit of gate turn-off thyristor
JPH02141124A (en) * 1988-11-22 1990-05-30 Fuji Electric Co Ltd Poly-phase contactless switch

Similar Documents

Publication Publication Date Title
US4937468A (en) Isolation circuit for pulse waveforms
US5949659A (en) Galvanically isolated transmission of power and information to an electronic unit
JP6030224B2 (en) Communication protocol
EP1619782B1 (en) Power converter with short circuit protection
US5168182A (en) 0-100% duty cycle, transformer isolated fet driver
JPS63257327A (en) Gate circuit for gate turn-off thyristor
JP4055115B2 (en) Gate drive circuit
JP2006238546A (en) Inverter temperature detector
JP2014011708A (en) Bidirectional communication system, semiconductor driving device, and power conversion device
GB2311387A (en) Regulated resonant converter
US3441832A (en) Transistor direct current to alternating current conversion circuit
US5170059A (en) Optically coupled fast turn off load switch drive
SE9804454L (en) Synchronous flyback converter
KR940001197Y1 (en) Inverter control circuit of uninterruptible power supply system
JPH11214144A (en) High voltage drive circuit
SU1233121A1 (en) A.c.voltage stabilizer
SU658683A1 (en) Two-cycle transistorized inverter
JPS63294122A (en) Driving circuit for self arc suppression type element
KR0123206B1 (en) Bipolar signal transmission circuit
SU1440780A1 (en) Apparatus for transmitting signals via track circiut
JPH01194857A (en) Base drive circuit
JPH04252510A (en) Drive circuit for static induction thyristor
JPS59101949A (en) Insulation type digital signal transmitting circuit
JPH04360436A (en) Signal transmitting/receiving device
SU1343527A2 (en) Inverter