JPS6325740B2 - - Google Patents
Info
- Publication number
- JPS6325740B2 JPS6325740B2 JP16750680A JP16750680A JPS6325740B2 JP S6325740 B2 JPS6325740 B2 JP S6325740B2 JP 16750680 A JP16750680 A JP 16750680A JP 16750680 A JP16750680 A JP 16750680A JP S6325740 B2 JPS6325740 B2 JP S6325740B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power
- turned
- transistors
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
本発明はインターフエイス回路に係り、特に電
源断時に地気を出力することのできるインターフ
エイス回路に関する。
源断時に地気を出力することのできるインターフ
エイス回路に関する。
一般に電話通話網においては、第１図に示す如
く電話機１は交換機２、端局装置３を夫々介して
中継機４より所望の伝送線に接続される。この場
合、交換機２や端局装置３などにおいては、多く
の制御信号がオープン／地気インターフエイスを
使用している。例えば、電話のダイアリング信号
を端局装置３においてインターフエイスする時、
第１図及び第２図に示す如くSS／SR線と呼ばれ
る信号線でインターフエイスする方式がある。
く電話機１は交換機２、端局装置３を夫々介して
中継機４より所望の伝送線に接続される。この場
合、交換機２や端局装置３などにおいては、多く
の制御信号がオープン／地気インターフエイスを
使用している。例えば、電話のダイアリング信号
を端局装置３においてインターフエイスする時、
第１図及び第２図に示す如くSS／SR線と呼ばれ
る信号線でインターフエイスする方式がある。
すなわち、ダイアリング信号などが交換機２の
SRトランク（又はSS SRトランク）２ａと端局
装置３のシグナリング処理部３ａとの間で送受さ
れるが、シグナリング処理部３ａからSRトラン
ク２ａへは第２図に示すスイツチSW1のオン又は
オフによつてSR信号が送出される。同様にして、
SRトランク２ａからシグナリング処理部３ａへ
は第１図及び第２図に示す如く、スイツチSW2の
オン又はオフによつてSS信号が送出される。ス
イツチSW1がオンのときには地気がSRトランク
２ａ内の一端が−48Vの局舎電源に接続されてい
るリレー５に送出されてこれを動作せしめ、これ
により、例えば交換機２はその回線が通話中であ
ると判断してアクセスしない。同様に、スイツチ
SW2がオンのときには、シグナリング処理部３ａ
内の一端が−48Vの局舎電源に接続されているリ
レー６に地気が送出されてこれを動作せしめる。
SRトランク（又はSS SRトランク）２ａと端局
装置３のシグナリング処理部３ａとの間で送受さ
れるが、シグナリング処理部３ａからSRトラン
ク２ａへは第２図に示すスイツチSW1のオン又は
オフによつてSR信号が送出される。同様にして、
SRトランク２ａからシグナリング処理部３ａへ
は第１図及び第２図に示す如く、スイツチSW2の
オン又はオフによつてSS信号が送出される。ス
イツチSW1がオンのときには地気がSRトランク
２ａ内の一端が−48Vの局舎電源に接続されてい
るリレー５に送出されてこれを動作せしめ、これ
により、例えば交換機２はその回線が通話中であ
ると判断してアクセスしない。同様に、スイツチ
SW2がオンのときには、シグナリング処理部３ａ
内の一端が−48Vの局舎電源に接続されているリ
レー６に地気が送出されてこれを動作せしめる。
上記のスイツチSW1，SW2としては、従来から
メカニカルリレーが使用されており、そのタイプ
によつてメカニカルリレーの電源断時を規定して
いた。すなわち、上記メカニカルリレーとして通
電時オンとなるノーマリイ・オフ・タイプを使用
した場合は電源断時のときオープンとなるし、一
方、通電時オフとなるノーマリイ・オン・タイプ
を用いれば、電源断時は地気送出となる。このよ
うに、メカニカルリレーを使用した場合は、電源
断時に対処できていた。
メカニカルリレーが使用されており、そのタイプ
によつてメカニカルリレーの電源断時を規定して
いた。すなわち、上記メカニカルリレーとして通
電時オンとなるノーマリイ・オフ・タイプを使用
した場合は電源断時のときオープンとなるし、一
方、通電時オフとなるノーマリイ・オン・タイプ
を用いれば、電源断時は地気送出となる。このよ
うに、メカニカルリレーを使用した場合は、電源
断時に対処できていた。
しかしながら、近年、小型、高信頼化及び低価
格を目的としてSW1，SW2としてスイツチングト
ランジスタ（所謂電子リレー）を使用する傾向に
あり、かかる電子リレーを使用した場合は、電子
リレーの電源断時に、その動作を規定できないと
いう欠点があつた。
格を目的としてSW1，SW2としてスイツチングト
ランジスタ（所謂電子リレー）を使用する傾向に
あり、かかる電子リレーを使用した場合は、電子
リレーの電源断時に、その動作を規定できないと
いう欠点があつた。
本発明の目的は、特にSR信号出力用スイツチ
として電子リレーを用いた端局装置において、電
源断時に素子数最小にして、かつ、低消費電力で
地気を送出し得るインターフエイス回路を提供す
るにある。
として電子リレーを用いた端局装置において、電
源断時に素子数最小にして、かつ、低消費電力で
地気を送出し得るインターフエイス回路を提供す
るにある。
本発明は、交換機と端局装置との間をSS／SR
線でインターフエイスする回路において、SR信
号送出用スイツチとして独立に使用される１又は
２以上のトランジスタのベースに夫々各別に一端
が接続される１又は２以上のダイオードと、ダイ
オードの他端に接続され電源断時オンとされてこ
のダイオードを順方向にバイアスする単一のスイ
ツチとよりインターフエイス回路を構成すること
により、前記欠点を除去したものであり、以下第
３図と共にその各実施例につき説明する。
線でインターフエイスする回路において、SR信
号送出用スイツチとして独立に使用される１又は
２以上のトランジスタのベースに夫々各別に一端
が接続される１又は２以上のダイオードと、ダイ
オードの他端に接続され電源断時オンとされてこ
のダイオードを順方向にバイアスする単一のスイ
ツチとよりインターフエイス回路を構成すること
により、前記欠点を除去したものであり、以下第
３図と共にその各実施例につき説明する。
第３図は本発明になるインターフエイス回路の
第１実施例の回路図を示す。本実施例及び後述す
る第２実施例は端局装置としてPCM24Bを使用
した場合を例にとつて説明する。PCM24Bは１
システム24チヤンネルであり、システム毎に電源
を有している。また基本的には制御はシステム独
立となる。従つて、例えば電源断時、SR地気送
出等を実施する場合、電源盤の障害信号により24
チヤンネル分のSR線全部に地気を送出する必要
がある。
第１実施例の回路図を示す。本実施例及び後述す
る第２実施例は端局装置としてPCM24Bを使用
した場合を例にとつて説明する。PCM24Bは１
システム24チヤンネルであり、システム毎に電源
を有している。また基本的には制御はシステム独
立となる。従つて、例えば電源断時、SR地気送
出等を実施する場合、電源盤の障害信号により24
チヤンネル分のSR線全部に地気を送出する必要
がある。
第３図において、Q1，Q2，…，Q24は前記シグ
ナリング処理部３ａ内のスイツチング用NPNト
ランジスタ（第２図のSW1に相当）で、CH１
SR，CH２SR，…，CH２４SRで示す各チヤン
ネルのSR線にエミツタが接続され、コレクタが
接地されている。またトランジスタQ1〜Q24の各
ベースは電流源I1〜I24を介してダイアリング信号
入力端子７1〜７24に接続されている。
ナリング処理部３ａ内のスイツチング用NPNト
ランジスタ（第２図のSW1に相当）で、CH１
SR，CH２SR，…，CH２４SRで示す各チヤン
ネルのSR線にエミツタが接続され、コレクタが
接地されている。またトランジスタQ1〜Q24の各
ベースは電流源I1〜I24を介してダイアリング信号
入力端子７1〜７24に接続されている。
本実施例は上記のトランジスタQ1〜Q24のベー
スにダイオードD1〜D24のカソードを各別に接続
し、かつ、、ダイオードD1〜D24のアノードを、
電源断時にオンとされるスイツチ８に接続するよ
うに構成したものである。
スにダイオードD1〜D24のカソードを各別に接続
し、かつ、、ダイオードD1〜D24のアノードを、
電源断時にオンとされるスイツチ８に接続するよ
うに構成したものである。
第３図において、電源が正常に供給されている
場合には、スイツチ８がオフであり、ダイオード
D1〜D24のアノードが夫々オープンとされるた
め、トランジスタQ1〜Q24はそのベースに入力端
子７1〜７24から入力された２値のダイアリング
信号に応じて独立に動作し、そのエミツタから
SR線にSR信号を出力する。
場合には、スイツチ８がオフであり、ダイオード
D1〜D24のアノードが夫々オープンとされるた
め、トランジスタQ1〜Q24はそのベースに入力端
子７1〜７24から入力された２値のダイアリング
信号に応じて独立に動作し、そのエミツタから
SR線にSR信号を出力する。
一方、電源（これは端局装置の局舎電源から分
圧して得た電源であり、局舎電源自体は断するこ
とはここでは考えなくてよい。）が、何らかの原
因で断となるとスイツチ８がオンとされ、ダイオ
ードD1〜D24のアノードがスイツチ８を介して接
地され、これらが順方向にバイアスされる。この
結果、Q1〜Q24のベースにダイオードD1〜D24を
介してベース電流が流れ、Q1〜Q24の各エミツタ
より地気を送出できる。ここで、トランジスタ
Q1〜Q24の各電流増幅率を夫々βとすると、スイ
ツチ８に流れる電流はSR線電流の総和の1/βで済
むから、スイツチ８として電流容量の小なるもの
を使用できる。
圧して得た電源であり、局舎電源自体は断するこ
とはここでは考えなくてよい。）が、何らかの原
因で断となるとスイツチ８がオンとされ、ダイオ
ードD1〜D24のアノードがスイツチ８を介して接
地され、これらが順方向にバイアスされる。この
結果、Q1〜Q24のベースにダイオードD1〜D24を
介してベース電流が流れ、Q1〜Q24の各エミツタ
より地気を送出できる。ここで、トランジスタ
Q1〜Q24の各電流増幅率を夫々βとすると、スイ
ツチ８に流れる電流はSR線電流の総和の1/βで済
むから、スイツチ８として電流容量の小なるもの
を使用できる。
第４図は本発明回路の第２実施例の回路図を示
す。同図中、Q1′〜Q24′は夫々SR信号送出用スイ
ツチングPNPトランジスタで、エミツタが接地
され、コレクタがCH１SR〜CH２４SRで示す各
チヤンネルのSR線に接続されている。また９1〜
９24はダイアリング信号入力端子で、レベルシフ
タ１０1〜１０24を介してトランジスタQ1′〜
Q24′のベースに接続されている。上記構成の回路
において、本実施例はダイオードD1′〜D24′のア
ノードをトランジスタQ1′〜Q24′のベースに各別
に接続し、ダイオードD1′〜D24′のカソードは抵
抗Ｒを介して電源断時オンとされるスイツチ１１
の一端に接続したものである。スイツチ１１の他
端は端局装置の−48Vの局舎電源に接続されてい
る。
す。同図中、Q1′〜Q24′は夫々SR信号送出用スイ
ツチングPNPトランジスタで、エミツタが接地
され、コレクタがCH１SR〜CH２４SRで示す各
チヤンネルのSR線に接続されている。また９1〜
９24はダイアリング信号入力端子で、レベルシフ
タ１０1〜１０24を介してトランジスタQ1′〜
Q24′のベースに接続されている。上記構成の回路
において、本実施例はダイオードD1′〜D24′のア
ノードをトランジスタQ1′〜Q24′のベースに各別
に接続し、ダイオードD1′〜D24′のカソードは抵
抗Ｒを介して電源断時オンとされるスイツチ１１
の一端に接続したものである。スイツチ１１の他
端は端局装置の−48Vの局舎電源に接続されてい
る。
本実施例も第１実施例と同様に、正常時にはス
イツチ１１がオフとされているから、トランジス
タQ1′〜Q24′は入力端子９1〜９24に入来する２値
のダイアリング信号に応じて互いに独立してスイ
ツチング動作する。例えば、トランジスタQ1′〜
Q24′のベースには、ダイアリング信号に応じて−
2V又は＋1Vが印加され、−2VのときはQ1′〜
Q24′はオン、＋1VのときはQ1′〜Q24′はオフとな
る。
イツチ１１がオフとされているから、トランジス
タQ1′〜Q24′は入力端子９1〜９24に入来する２値
のダイアリング信号に応じて互いに独立してスイ
ツチング動作する。例えば、トランジスタQ1′〜
Q24′のベースには、ダイアリング信号に応じて−
2V又は＋1Vが印加され、−2VのときはQ1′〜
Q24′はオン、＋1VのときはQ1′〜Q24′はオフとな
る。
一方、電源が断になるとスイツチ１１がオンと
され、トランジスタQ1′〜Q24′のベースから、順
方向にバイアスされたダイオードD1′〜D24′、抵
抗Ｒ及びスイツチ１１を介してベース電流が流れ
る。従つて、本実施例も第１実施例と同様にこの
ときはトランジスタQ1′〜Q24′が夫々オンとされ、
SR線には地気が送出される。またトランジスタ
Q1′〜Q24′の電流増幅率を夫々β′とすると、この
とき各チヤンネルのSR線にはQ1′〜Q24′の各ベー
ス電流のβ′倍の電流が流れるから、スイツチ１１
にはSR線電流の総和の1/β′の電流が流れる。
され、トランジスタQ1′〜Q24′のベースから、順
方向にバイアスされたダイオードD1′〜D24′、抵
抗Ｒ及びスイツチ１１を介してベース電流が流れ
る。従つて、本実施例も第１実施例と同様にこの
ときはトランジスタQ1′〜Q24′が夫々オンとされ、
SR線には地気が送出される。またトランジスタ
Q1′〜Q24′の電流増幅率を夫々β′とすると、この
とき各チヤンネルのSR線にはQ1′〜Q24′の各ベー
ス電流のβ′倍の電流が流れるから、スイツチ１１
にはSR線電流の総和の1/β′の電流が流れる。
なお、PCM２４Ｂ端局装置などにおいては、
電源盤に電源障害情報を出力する地気インターフ
エイス接点が既存であり、スイツチSWとしてこ
の地気インターフエイス接点を用いるようにして
もよい。
電源盤に電源障害情報を出力する地気インターフ
エイス接点が既存であり、スイツチSWとしてこ
の地気インターフエイス接点を用いるようにして
もよい。
上述の如く、本発明によれば、SR信号送出用
スイツチとして独立に使用されるトランジスタの
ベースにダイオードの一端を接続し、ダイオード
の他端を共通に接続して電源断時にオンとなる単
一のスイツチに接続するよう構成したので、電源
断時に上記トランジスタのコレクタ又はエミツタ
より地気送出ができ、また地気を送出するので別
途に電源を設ける必要がなく、またダイオードの
追加のみで済むので安価に構成でき、更に電源断
時においてもトランジスタの電流増幅作用を有効
に利用でき、単一のスイツチを流れる電流がSR
線電流の総和の1/β（βは電流増幅率）で済み、
よつて上記スイツチとして電流容量の小さな安価
なスイツチを使用することができる。
スイツチとして独立に使用されるトランジスタの
ベースにダイオードの一端を接続し、ダイオード
の他端を共通に接続して電源断時にオンとなる単
一のスイツチに接続するよう構成したので、電源
断時に上記トランジスタのコレクタ又はエミツタ
より地気送出ができ、また地気を送出するので別
途に電源を設ける必要がなく、またダイオードの
追加のみで済むので安価に構成でき、更に電源断
時においてもトランジスタの電流増幅作用を有効
に利用でき、単一のスイツチを流れる電流がSR
線電流の総和の1/β（βは電流増幅率）で済み、
よつて上記スイツチとして電流容量の小さな安価
なスイツチを使用することができる。
第１図は電話通話網の概略構成の一例を示す
図、第２図は一般的なインターフエイス回路の一
例を示す回路図、第３図及び第４図は夫々本発明
回路の各実施例を示す回路図である。 ２…交換機、３…端局装置、５，６…リレー、
７1〜７24，９1〜９24…ダイアリング信号入力端
子、８，１１…スイツチ、Q1〜Q24…スイツチン
グ用NPNトランジスタ、Q1′〜Q24′…スイツチン
グ用PNPトランジスタ、D1〜D24，D1′〜D24′…
ダイオード。
図、第２図は一般的なインターフエイス回路の一
例を示す回路図、第３図及び第４図は夫々本発明
回路の各実施例を示す回路図である。 ２…交換機、３…端局装置、５，６…リレー、
７1〜７24，９1〜９24…ダイアリング信号入力端
子、８，１１…スイツチ、Q1〜Q24…スイツチン
グ用NPNトランジスタ、Q1′〜Q24′…スイツチン
グ用PNPトランジスタ、D1〜D24，D1′〜D24′…
ダイオード。
Claims (1)
- １ 交換機と端局装置との間をSS／SR線でイン
ターフエイスする回路において、SR信号送出用
スイツチとして独立に使用される１又は２以上の
スイツチングトランジスタのベースに夫々各別に
一端が接続される１又は２以上のダイオードと、
該ダイオードの他端に共通に接続され電源断時オ
ンとされて該ダイオードを順方向にバイアスする
単一のスイツチとよりなり、該電源断時に上記ト
ランジスタのエミツタ又はコレクタに接続された
SR線に地気を送出することを特徴とするインタ
ーフエイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750680A JPS5792961A (en) | 1980-11-28 | 1980-11-28 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16750680A JPS5792961A (en) | 1980-11-28 | 1980-11-28 | Interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792961A JPS5792961A (en) | 1982-06-09 |
| JPS6325740B2 true JPS6325740B2 (ja) | 1988-05-26 |
Family
ID=15850939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16750680A Granted JPS5792961A (en) | 1980-11-28 | 1980-11-28 | Interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5792961A (ja) |
-
1980
- 1980-11-28 JP JP16750680A patent/JPS5792961A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5792961A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214862A (en) | Distributed switched component audio/video system | |
| US4593211A (en) | Low-dissipation output stage for binary transmitters | |
| US4063045A (en) | Telecommunication line switching circuit | |
| JPS6325740B2 (ja) | ||
| JPS60176378A (ja) | スイツチ装置 | |
| JP2968887B2 (ja) | クロスポイントスイッチ | |
| US3418432A (en) | Remote control matrix dictating system | |
| US4745308A (en) | Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| EP0146236B1 (en) | High speed solid state multiplexer | |
| CA1217844A (en) | Duplex digital span transmission circuit arrangement | |
| JPS6325741B2 (ja) | ||
| US3986174A (en) | Communication switching system | |
| US5001474A (en) | Switching matrix for telecommunication exchanges | |
| JPS5844846A (ja) | ボタン電話装置 | |
| KR880001872Y1 (ko) | 멀티드롭전송방식에 의한 단말장치의 입력회로 | |
| KR860000113Y1 (ko) | 전자식 간이 교환장치의 복합주파수 단축다이알 및 재다이알 장치 | |
| JP2663489B2 (ja) | 電源制御装置 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| SU1406599A2 (ru) | Устройство дл сопр жени каналов ввода-вывода с абонентами | |
| JP2842742B2 (ja) | 予備加入者回路切替方式 | |
| JPS59144251A (ja) | 電話装置 | |
| JPS62237845A (ja) | 電話機のダイヤル回路制御方式 | |
| JPS6313564A (ja) | 加入者接続線路の心線を給電回路から分離する回路装置 | |
| JPS59225652A (ja) | 複流電信信号出力結合回路 |