JPS6325766Y2 - - Google Patents

Info

Publication number
JPS6325766Y2
JPS6325766Y2 JP3862380U JP3862380U JPS6325766Y2 JP S6325766 Y2 JPS6325766 Y2 JP S6325766Y2 JP 3862380 U JP3862380 U JP 3862380U JP 3862380 U JP3862380 U JP 3862380U JP S6325766 Y2 JPS6325766 Y2 JP S6325766Y2
Authority
JP
Japan
Prior art keywords
amplifier
current
positive
ground point
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3862380U
Other languages
English (en)
Other versions
JPS56140216U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3862380U priority Critical patent/JPS6325766Y2/ja
Publication of JPS56140216U publication Critical patent/JPS56140216U/ja
Application granted granted Critical
Publication of JPS6325766Y2 publication Critical patent/JPS6325766Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 この考案は、正負電源電圧の供給を受けて動作
する増幅回路において、電源電流を一定化して音
質の向上を計つた増幅回路に関する。
従来一般のオーデイオシステム等に用いられる
増幅回路においては、負荷に流れる電流に応じて
電源回路の電流値が変化し、これに伴い電源イン
ピーダンスに応じて電源電圧の変動を招来し、こ
の電源電圧の変動に起因して歪率特性の悪化をも
たらす問題があつた。
そこで近年になつて、上述した問題を解決する
方法として、負荷に流れる信号電流の如何に関わ
らず、電源回路に流れる電流を一定化した増幅回
路が注目されている。
第1図は、この種の増幅回路の1例を示すもの
である。この増幅回路は、入力端子1a,1b間
に印加された入力信号に応じて出力端子2a,2
b間に介挿された負荷3を駆動する増幅器4と、
この増幅器4に定電流回路5a,5bを経由して
電源電圧を供給する正負電源6a,6bと、前記
増幅器4と定電流回路5a,5bとの接続点7
a,7bと前記出力端子2bとの間に各々介挿さ
れた定電圧回路8a,8bとからなるもので、正
負電源6a,6bが各々定電流回路5a,5bを
経由して各々定電圧回路8a,8bおよび増幅器
4に一定電流を供給し、増幅器4から負荷3に流
れる電流を定電圧回路8a,8bによつて吸収す
るようにしたものである。
ところで、この増幅回路においては、大電流を
流し得る定電流回路5a,5bおよび定電圧回路
8a,8bを構成することが困難であり、また正
負電源6a,6bの接続点6cと出力端子2b間
(接地線)には、定電流回路5a,5bの設定電
流i1a,i1bの不揃に起因する電流(i1a−i1b)と、
定電圧回路8a,8bに負荷3に流れる電流を吸
収し得なかつた電流i2が流れる。この場合定電流
回路5a,5bの設定電流の不揃に起因する電流
(i1a−i1b)は、接地線のインピーダンスに応じ
てこの接地線と任意設定し得る接地点とに所定の
電位を生じ、この増幅回路を他の回路と切換接続
する際に両回路の接地電位の差に基づいて不快音
を生ずる等の問題を有していた。また定電圧回路
8a,8bによつて吸収し得なかつた電流i2は、
接地線の接地点を経由して入力端子1b側に回り
込み、これによつてクロストーク等の歪が発生し
て増幅回路の性能および音質の劣化を招来する問
題を有していた。更に定電流回路5a,5bが増
幅器4と正負電源6a,6bとの間に各々介挿さ
れていることから、電源電圧利用効率が低下し、
この増幅器4の最大出力等が下がつてしまう欠点
があつた。
この考案は上記事情に鑑み、簡単な回路構成で
電源インピーダンスおよび接地線のインピーダン
スに起因する諸問題を解決した増幅回路を提供す
るもので、入力端子と仮想接地点との間に印加さ
れる入力信号に応じてその出力端子と仮想接地点
との間に介装された負荷を駆動する第1の増幅器
と、この第1の増幅器に正負電源電圧を供給する
少なくとも1組の正負電源と、この正負電源から
正負電源電圧の供給を受け当該正負電源の接地点
に正入力端が接続され負入力端および出力端が前
記第1の増幅器の前記仮想接地点に接続されてな
る第2の増幅器とを具備してなることを特徴とす
る。
以下、この考案の実施例を図面を参照して説明
する。
第2図は、この考案による増幅回路の一実施例
の構成を示す回路図である。
この図に示す増幅回路は、入力端子11a,1
1b間に印加された入力信号が第1の増幅器12
によつて電力増幅された後、この出力が出力端子
13と仮想接地点14との間に介挿された負荷1
5に供給される。一方、この第1の増幅器12に
電源電圧を供給する正負電源16a,16bが設
けられており、またこれら正負電源16a,16
bから前記第1の増幅器12の電源側の接続点1
7a,17bを経由して電源電圧の供給を受ける
第2の増幅器18が設けられている。この第2の
増幅器18は、入力端19に正負電源16a,1
6bの接地点16cの電位が印加され、仮想接地
点14に接続された出力端側より負荷15に流れ
る電流を吸収しながら仮想接地点14の電位を略
零とするように動作するものである。また入力端
子11bが仮想接地点14と接続されている。な
おこの実施例において、第1、第2の増幅器1
2,18のアイドル電流、I1,I2は、これらの増
幅器がA級動作するように設定されるものとす
る。更に第2の増幅器18のアイドル電流I2が第
1の増幅器12のアイドル電流I1より高目に設定
されるものとする。
次に、この増幅回路の動作について説明する。
まず、入力端子11a,11b間に印加される
入力信号が零の場合には出力端子13と仮想接地
点14との間の電位差(すなわち出力信号)が零
となり負荷15に電流が流れない。すなわち第1
の増幅器12には接地点17a側および接地点1
7b側のいずれの側でもI1なるアイドル電流が供
給され、また第2の増幅器18には接地点17a
側および接地点17b側のいずれの側でもI2なる
アイドル電流が供給される。この場合、第1、第
2の増幅器12,18に供給される電流の和は、
I1+I2となり、一定となる。
次に、入力端子11a,11b間に正の入力信
号が印加された場合には、第1の増幅器12を経
由して負荷15にΔIなる電流が流れる。すなわ
ち第1の増幅器12においては、この増幅器12
がA級動作することから、接続点17a側からI1
+ΔI/2なる電流が供給され、また接続点17b側 からI1−ΔI/2なる電流が供給される。一方第2の 増幅器18は、入力端19が正負電源16a,1
6bの接地点16cと接続されているから、出力
端に接続された仮想接地点14の電位を略零にす
るようにA級動作する。この場合、仮想接地点1
4の電位を零とするということは、負荷15に流
れる電流ΔIに対して第2の増幅器18側が−ΔI
の出力電流を供給するということと等価になる。
すなわち、第2の増幅器18が前記第1の増幅器
12の出力電流ΔIを過不足なく吸収することが
仮想接地点の電位を安定に保つ条件であり、これ
が満足されて同仮想接地点の電位は安定状態、つ
まり第2の増幅器18の入力電位である正負電源
16a,16bの接地点16cの電位となるわけ
である。かくして、第2の増幅器18で電流−
ΔIを供給することとなり、そのためには、接続
点17a側からI2−ΔI/2なる電流が供給され、ま た接続点17b側からI2+ΔI/2なる電流が供給さ れる。
したがつて、正負電源16a,16bから第1
の増幅器12および第2の増幅器18に供給され
る電流の和は、各々両者の増幅器12,18のア
イドル電流の和(I1+I2)となり、一定となる。
なお、上記の説明から明らかなように第2の増幅
器18の出力電流容量は、第1の増幅器12の出
力電流容量と同程度であれば理想的であるが、仮
に第2の増幅器18の出力電流容量が小さくても
その出力電流容量までは充分その所期の効果を奏
するものである。
また、入力端子11a,11b間に負の入力信
号が印加された場合にも、上記と同様の作用効果
が得られる。
第3図は、第2図に示す増幅回路の具体的構成
例を示す図であり、この図において、第2図の各
部と対応する部分には同一の符号が付してある。
この図に示す増幅回路は、第1、第2の増幅器
12,18を各々演算増幅器と、相補形に構成さ
れた出力段トランジスタとで構成してなるもので
ある。
すなわち、第1の増幅器12は、入力端子11
a,11b間に印加される入力信号を演算増幅器
21によつて電圧増幅した後、バイアス電源22
a,22bを介してトランジスタ23a,23b
の各ベースに印加し、これらトランジスタ23
a,23bによつて電力増幅した出力をトランジ
スタ23a,23bの共通エミツタ側の出力端子
13から負荷15に供給するようにしたものであ
る。また演算増幅器21の非反転入力端と各入力
端子11b、出力端子13との間には各々負帰還
用抵抗24,25が介挿されており、これにより
第1の増幅器12が所定の増幅度を得るようにし
たものである。
また第2の増幅器18は、演算増幅器31の非
反転入力端に正負電源16a,16bの接地点1
6cの電位を印加し、その出力をバイアス電源3
2a,32bを介して各々トランジスタ33a,
33bの各ベースを印加し、これらトランジスタ
33a,33bの共通エミツタ側より得られた電
圧を前記演算増幅器31の反転入力端に100%負
帰還するようにしたもので、接地線16cの電位
を基準として、仮想接地点14の電位を略零にす
るように電流増幅するようにしたものである。
上記の構成からなる増幅回路においては、接地
点16cから演算増幅器31の非反転入力端に供
給される接地電流が、従来の増幅回路と比べて
100db以下(測定不能)となつた。なお、この回
路においてもバイアス電源22a,22bは、第
1の増幅器12がA級動作するようにその値が設
定され、またバイアス電源32a,32bは第2
の増幅器18が第1の増幅器12よりアイドル電
流が多くなるように設定される。この場合、第2
の増幅器18はA級動作する。
かくして、この増幅回路においても第2図に示
す増幅回路と同様の作用効果が得られる。
なお、以上の実施例では、第1、第2の増幅器
12,18をA級動作させるものとして説明した
が、要は一方の出力電流の吸収作用が他方に生ず
れば充分であるから基本的には動作級にかかわり
なく、AB級動作、B級動作のいずれでも同等の
効果を奏するものである。
以上説明したように、この考案によれば、入力
端子と仮想接地点との間に印加される入力信号に
応じてその出力端子と仮想接地点との間に介装さ
れた負荷を駆動する第1の増幅器と、この第1の
増幅器に正負電源電圧を供給する少なくとも1組
の正負電源と、この正負電源から正負電源電圧の
供給を受け当該正負電源の接地点に正入力端が接
続され負入力端および出力端が前記第1の増幅器
の前記仮想接地点に接続されてなる第2の増幅器
とを具備したので、簡単な回路構成で電源電圧利
用効率の低下を防止することができ、電源回路に
用いられるダイオード等の非線形素子による電源
電圧の変動を防止することができ、電源インピー
ダンスおよび接地線のインピーダンスに起因する
諸問題を解決する効果が得られる。
【図面の簡単な説明】
第1図は従来の増幅回路の一例を示す回路図、
第2図はこの考案による増幅回路の一実施例の構
成を示す回路図第3図は第2図に示す増幅回路の
具体的構成を示す回路図である。 12……第1の増幅器、13……出力端子、1
4……仮想接地点、15……負荷、16a,16
b……正負電源、16c……接地点、18……第
2の増幅器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力端子と仮想接地点との間に印加される入力
    信号に応じてその出力端子と仮想接地点との間に
    介装された負荷を駆動する第1の増幅器と、この
    第1の増幅器に正負電源電圧を供給する少なくと
    も1組の正負電源と、この正負電源から正負電源
    電圧の供給を受け当該正負電源の接地点に正入力
    端が接続され負入力端および出力端が前記第1の
    増幅器の前記仮想接地点に接続されてなる第2の
    増幅器とを具備してなることを特徴とする増幅回
    路。
JP3862380U 1980-03-24 1980-03-24 Expired JPS6325766Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3862380U JPS6325766Y2 (ja) 1980-03-24 1980-03-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3862380U JPS6325766Y2 (ja) 1980-03-24 1980-03-24

Publications (2)

Publication Number Publication Date
JPS56140216U JPS56140216U (ja) 1981-10-23
JPS6325766Y2 true JPS6325766Y2 (ja) 1988-07-13

Family

ID=29634121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3862380U Expired JPS6325766Y2 (ja) 1980-03-24 1980-03-24

Country Status (1)

Country Link
JP (1) JPS6325766Y2 (ja)

Also Published As

Publication number Publication date
JPS56140216U (ja) 1981-10-23

Similar Documents

Publication Publication Date Title
US4115739A (en) Power amplifier
US5475343A (en) Class AB complementary output stage
EP1550210A1 (en) Capacitor coupled dynamic bias boosting circuit for a power amplifier
WO1998023027A1 (en) Folded-cascode amplifier stage
US5923216A (en) Frequency selective amplifier circuit
US5162751A (en) Amplifier arrangement
JPH0452649B2 (ja)
JP2001203544A (ja) 増幅器装置及び増幅方法
JP4295109B2 (ja) 電力増幅器モジュール
JPH0626287B2 (ja) 増幅装置
US4290026A (en) Power amplifier whose bias voltage changes depending on power supply voltage
US4283683A (en) Audio bridge circuit
GB1579945A (en) Audio-frequency power amplifiers
US4206419A (en) Power amplifier
JPS631768B2 (ja)
JPS58147211A (ja) 集積可能な差動増幅器
US5122759A (en) Class-A differential amplifier and method
JP3427482B2 (ja) 演算増幅器
JPH0212053B2 (ja)
US4027272A (en) Amplifier
JPS6214726Y2 (ja)
JP2752836B2 (ja) 電圧・電流変換回路
JP3338334B2 (ja) 増幅回路
JPS6336745Y2 (ja)
JPS6119548Y2 (ja)