JPS63258040A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS63258040A JPS63258040A JP9365787A JP9365787A JPS63258040A JP S63258040 A JPS63258040 A JP S63258040A JP 9365787 A JP9365787 A JP 9365787A JP 9365787 A JP9365787 A JP 9365787A JP S63258040 A JPS63258040 A JP S63258040A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- oxidation
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims description 23
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract 5
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 241000293849 Cordylanthus Species 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 48
- 239000013078 crystal Substances 0.000 description 4
- 244000025254 Cannabis sativa Species 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔厘業上の利用分野〕
本発明は、半導体装置における素子間の分離領域の形成
方法に関するもので、特に微細な素子領域の形成を可能
とする素子分離領域の形成方法に関する。
方法に関するもので、特に微細な素子領域の形成を可能
とする素子分離領域の形成方法に関する。
従来、素子分離領域の形成方法としては、ＬＯ−ＣＯ８
法が用いられる事が多い。ＬＯＣＯ８法では、シリコン
単結晶基板に応力緩和のための熱酸化膜すべき領域のシ
リコン窒化膜をエツチングし、続いて熱酸化を行うと、
素子分離領域にのみ酸化膜が形成される。この熱酸化膜
が素子分離として作用する。
法が用いられる事が多い。ＬＯＣＯ８法では、シリコン
単結晶基板に応力緩和のための熱酸化膜すべき領域のシ
リコン窒化膜をエツチングし、続いて熱酸化を行うと、
素子分離領域にのみ酸化膜が形成される。この熱酸化膜
が素子分離として作用する。
しかしながら、上述し［ＬＯＣＯ８法では、一般に１バ
ーズビーク”と呼ばれる素子分離領域から素子領域へ向
っての熱ば化膜の侵入層がある。これは酸化種が基板表
面に垂直゛な方向だけでなく横方向にも拡散し、シリコ
ン窒化膜下のシリコン基板を酸化することによる。特に
前述した応力緩和のｔめの熱酸化膜の存在によってこの
現象が増速させられる。
ーズビーク”と呼ばれる素子分離領域から素子領域へ向
っての熱ば化膜の侵入層がある。これは酸化種が基板表
面に垂直゛な方向だけでなく横方向にも拡散し、シリコ
ン窒化膜下のシリコン基板を酸化することによる。特に
前述した応力緩和のｔめの熱酸化膜の存在によってこの
現象が増速させられる。
従って、ＬＯＣＯ８法ではバーズビークの巾の２倍１度
の中以下の微細表素子領域の形成が困難であるという欠
点がある。しかも、素子分離に厚い酸化膜を必要とする
時には、上のバーズビークの巾も大きくなり、ますます
微細な素子領域の形成は困難となる。
の中以下の微細表素子領域の形成が困難であるという欠
点がある。しかも、素子分離に厚い酸化膜を必要とする
時には、上のバーズビークの巾も大きくなり、ますます
微細な素子領域の形成は困難となる。
本発明の素子分離領域の形成方法は半導体基板の一重部
に半導体素子形成領域を囲む（直を形成する工程と、こ
の溝の側壁に耐酸化性を有する膜を形成する工程と、溝
内に酸化されて安定な酸化物となる物質層を選択的に形
成する工程と、溝内に形成され文物質層を酸化する工程
とを有している。
に半導体素子形成領域を囲む（直を形成する工程と、こ
の溝の側壁に耐酸化性を有する膜を形成する工程と、溝
内に酸化されて安定な酸化物となる物質層を選択的に形
成する工程と、溝内に形成され文物質層を酸化する工程
とを有している。
溝の側壁に耐酸化性を有する膜を形成する工程は、耐酸
化性を有する膜を半導体基板上の一重部及び前記溝内の
表面上に被着する工程と、耐酸化性を有する膜上に多結
晶半導体層を被着する工程と、多結晶半導体層を異方性
を有するエツチング方法によりエツチングし、溝の側壁
にのみ多結晶半導体層を残存させる工程と、多結晶半導
体層をマスクとして、耐酸化性を有する膜をエツチング
除去する工程とを有する工程とすることができる。
化性を有する膜を半導体基板上の一重部及び前記溝内の
表面上に被着する工程と、耐酸化性を有する膜上に多結
晶半導体層を被着する工程と、多結晶半導体層を異方性
を有するエツチング方法によりエツチングし、溝の側壁
にのみ多結晶半導体層を残存させる工程と、多結晶半導
体層をマスクとして、耐酸化性を有する膜をエツチング
除去する工程とを有する工程とすることができる。
また、溝内に酸化されて安定な酸化物となる物質層を選
択的に形成する工程は、溝の側壁に前記耐酸化性を有す
る膜を選択的に形成し溝の底面を露呈させる工程と、露
呈した底面を樵として、酸化されて安定な酸化物となる
物質層を選択的にエピタキシャル成長させる工程とを有
する工程とすることもできる。
択的に形成する工程は、溝の側壁に前記耐酸化性を有す
る膜を選択的に形成し溝の底面を露呈させる工程と、露
呈した底面を樵として、酸化されて安定な酸化物となる
物質層を選択的にエピタキシャル成長させる工程とを有
する工程とすることもできる。
本発明による素子分離の形成方法では、素子分離領域を
形成する熱酸化を行う際に溝内に成長され九半導体膜が
熱酸化されるので、素子領域の半導体基板は、溝側壁に
設けられ次例えばシリコン窒化膜などのマスク膜によっ
て、酸化に対して保護されていて、バーズビークの発生
がない。
形成する熱酸化を行う際に溝内に成長され九半導体膜が
熱酸化されるので、素子領域の半導体基板は、溝側壁に
設けられ次例えばシリコン窒化膜などのマスク膜によっ
て、酸化に対して保護されていて、バーズビークの発生
がない。
次に、本発明について図面を参照して説明する。
第１図は本発明の第一の実施例の主な工程を示す断面図
である。
である。
シリコン単結晶基板１０１の一重部を例えば３００Ａ熱
酸化することによシシリコン酸化膜１０２’ｉ形成し、
次にシリコン窒化膜１０３、ンリコン酸化膜１０４ｔ−
順に例えばそれぞれ５００Ａ、１００ＯＡ気相成長技術
を用いて被着する（第１図（ａ））。
酸化することによシシリコン酸化膜１０２’ｉ形成し、
次にシリコン窒化膜１０３、ンリコン酸化膜１０４ｔ−
順に例えばそれぞれ５００Ａ、１００ＯＡ気相成長技術
を用いて被着する（第１図（ａ））。
次にリングラフィ技術を用いて素子分離領域を形成すべ
き領域のシリコン酸化膜１０４．シリコン窒化膜１０３
．シリコン窒化膜１０２．シリコン基板１０１ｔ−シリ
コン基板１０１の溝深さが例えば６０００＾となる様に
異方性ドライエツチングすると、第１図（ｂ）の断面形
状を得る。
き領域のシリコン酸化膜１０４．シリコン窒化膜１０３
．シリコン窒化膜１０２．シリコン基板１０１ｔ−シリ
コン基板１０１の溝深さが例えば６０００＾となる様に
異方性ドライエツチングすると、第１図（ｂ）の断面形
状を得る。
次に露出したシリコン基板を例えば２００Ａ熱酸化する
ことによりシリコン酸化膜１０５’ｉ形成し。
ことによりシリコン酸化膜１０５’ｉ形成し。
次にシリコン窒化膜１０６．ポリシリコン膜１０７を例
えば２００Ａ 、 ５００Ａ気相成長技術を用いてそれ
ぞれ被着する（第１図（Ｃ））。
えば２００Ａ 、 ５００Ａ気相成長技術を用いてそれ
ぞれ被着する（第１図（Ｃ））。
次にポリシリコン膜１０７’ｅ異万性ドライエツチング
し、／リコン゛窒化ｔｅ１０６．シリコン酸化）換１０
５を順に、例えばワエヴトエッチングすれば、第１図−
）の様な断面形状となる。この時シリコン酸化膜１０４
があるために％溝の肩部の７リコン窒化膜１０３と１０
６がエツチングから保護されている。かつ、異方性ドラ
イエツチングをポリシリコン膜１０７に対して行うので
、溝側面の形状が基板表面に対して完全に垂直でない場
合ポリシリコン膜１０７を厚膜化することで、第１図ノ
リコン基板１０１のエツチングの加工精度がわるい場合
でもシリコン窒化膜１０６は酸化に対するマスク性を有
する限り例えば２００Ａの薄膜でもかまわない。このよ
うにシリコン窒化１４％１０６が薄くてもよいため、後
工程での熱酸化の時の応力発生を抑制し、結晶欠陥の発
生を防ぐことができる。
し、／リコン゛窒化ｔｅ１０６．シリコン酸化）換１０
５を順に、例えばワエヴトエッチングすれば、第１図−
）の様な断面形状となる。この時シリコン酸化膜１０４
があるために％溝の肩部の７リコン窒化膜１０３と１０
６がエツチングから保護されている。かつ、異方性ドラ
イエツチングをポリシリコン膜１０７に対して行うので
、溝側面の形状が基板表面に対して完全に垂直でない場
合ポリシリコン膜１０７を厚膜化することで、第１図ノ
リコン基板１０１のエツチングの加工精度がわるい場合
でもシリコン窒化膜１０６は酸化に対するマスク性を有
する限り例えば２００Ａの薄膜でもかまわない。このよ
うにシリコン窒化１４％１０６が薄くてもよいため、後
工程での熱酸化の時の応力発生を抑制し、結晶欠陥の発
生を防ぐことができる。
次に第１図（ｅ）に示す様にα与底部に露出したシリコ
ン基技１０１を（道として、溝内部にのみシリコンを選
択的にエピタキシャル成長させる。この時溝側壁にポリ
シリコン膜１０７があるので、エピタキシャル成長時の
７アセツトの発生が、抑制されている。エピタキシャル
成長層１０８の厚さは、ぶ。
ン基技１０１を（道として、溝内部にのみシリコンを選
択的にエピタキシャル成長させる。この時溝側壁にポリ
シリコン膜１０７があるので、エピタキシャル成長時の
７アセツトの発生が、抑制されている。エピタキシャル
成長層１０８の厚さは、ぶ。
次にポリシリコン膜１０７とシリコン酸化膜１０４をエ
ツチングして第１図げ）の断面形状を得る。
ツチングして第１図げ）の断面形状を得る。
次にクリコンエビタキ７ヤルｆｆｊ１０８を熱ｉツ化し
、シリコン窒化膜１０３とシリコン酸化膜１０２をエツ
チングで除去すれば第１図（ｇ）の様な断面形状となり
、素子領域１１０が６００ＯＡの厚さめシリコン酸化Ｂ
Ａ Ｉ Ｏ９で素子分離される。
、シリコン窒化膜１０３とシリコン酸化膜１０２をエツ
チングで除去すれば第１図（ｇ）の様な断面形状となり
、素子領域１１０が６００ＯＡの厚さめシリコン酸化Ｂ
Ａ Ｉ Ｏ９で素子分離される。
第２図は、本発明の第２の実施例の主な工程を示す断面
図である。
図である。
第２の実施例は、溝分離の球に特に深い分離領域を必要
とする場合に本発明の方法全適用した列である。
とする場合に本発明の方法全適用した列である。
第２の実施例では、第１の実施例と異なシ、シリコン基
板の溝のエツチングを例えば３μｍの様に菌くし、索子
分離に必要なｌ＃深さを確保する。
板の溝のエツチングを例えば３μｍの様に菌くし、索子
分離に必要なｌ＃深さを確保する。
第２図（ａｌはシリコン基板１０１（７）溝のエツチン
グを３μｍとし、第１の実施例と同様の工程でエピタキ
シャル成長゛までを行った工８−ｉ面図である。
グを３μｍとし、第１の実施例と同様の工程でエピタキ
シャル成長゛までを行った工８−ｉ面図である。
友だしエピタキシャル成長層１０８の厚さは、エピタキ
シャル層表面とシリコン基板１０１の表面の段差が例え
ば３００ＯＡとなる様に選ぶ。
シャル層表面とシリコン基板１０１の表面の段差が例え
ば３００ＯＡとなる様に選ぶ。
この後、第１ ＣＤ実施例と同様の工・１ｔ−経ると第
２図（ｂｌの様な素子分離領域を得る。ここでエビタ
くキゾヤル層１０８μ、・列えば６０００Ａ熱酸化さ
れ、素子領域と素子分離領域はほぼ−Ｐ担となる。
２図（ｂｌの様な素子分離領域を得る。ここでエビタ
くキゾヤル層１０８μ、・列えば６０００Ａ熱酸化さ
れ、素子領域と素子分離領域はほぼ−Ｐ担となる。
〔発明の効果Ｊ
以上説明し比様に本発明は、溝側面に例えばシリコン窒
化膜の様な酸化に対しマスク性を有する薄膜を残す工程
と、溝内部にのみ例えばシリコンを選択的にエピタキシ
ャル成長させ、エピタキシャル成長層を熱酸化する工程
によって素子分離領域を得る。従ってＬＯＣＯ８法の様
な素子分離領域から素子領域への熱酸化膜の侵入（バー
ズビーク）がなく、微細な素子領域の形成が可能である
。
化膜の様な酸化に対しマスク性を有する薄膜を残す工程
と、溝内部にのみ例えばシリコンを選択的にエピタキシ
ャル成長させ、エピタキシャル成長層を熱酸化する工程
によって素子分離領域を得る。従ってＬＯＣＯ８法の様
な素子分離領域から素子領域への熱酸化膜の侵入（バー
ズビーク）がなく、微細な素子領域の形成が可能である
。
しかも選択エピタキシャル成長は溝巾の大小にかかわら
ずほぼ同一の成長速度で行えるので、本発明の素子分離
領域の形成方法においては、素子分離領域の巾に制限が
ない。
ずほぼ同一の成長速度で行えるので、本発明の素子分離
領域の形成方法においては、素子分離領域の巾に制限が
ない。
さらにバーズビークがない事によってノリコン基板へ加
わる応力が少なく、結晶欠陥の発生が少ないという利点
もある。
わる応力が少なく、結晶欠陥の発生が少ないという利点
もある。
第１図は本発明の第１の実施例の主な工程を示す断面図
、第２図は本発明の第２の実施例の主な工程を示す断面
図である。 １０１・・・・・・ノリコン基板、１０２・・・・・・
シリコン酸化膜％ １０３・・・・・・シリコン窒化膜
、１０４・・・・・・シリコン酸化膜、１０５・・・・
・・シリコン酸化膜。 １０６・・・・・・７リコン窒化膜、１０７・・・・・
・ポリシリコン［，１０８・・・・・・シリコンエピタ
キシャル層、１０９・・・・・・シリコン酸化膜、１１
０・・・・・・素子領域。 代理人 弁理士 内 原 晋“・・、・、、′−
ｊ 茅 １ｒｇＪ 茅 １ 図 茅 ２ 目
、第２図は本発明の第２の実施例の主な工程を示す断面
図である。 １０１・・・・・・ノリコン基板、１０２・・・・・・
シリコン酸化膜％ １０３・・・・・・シリコン窒化膜
、１０４・・・・・・シリコン酸化膜、１０５・・・・
・・シリコン酸化膜。 １０６・・・・・・７リコン窒化膜、１０７・・・・・
・ポリシリコン［，１０８・・・・・・シリコンエピタ
キシャル層、１０９・・・・・・シリコン酸化膜、１１
０・・・・・・素子領域。 代理人 弁理士 内 原 晋“・・、・、、′−
ｊ 茅 １ｒｇＪ 茅 １ 図 茅 ２ 目
Claims (6)
- （１）半導体基板の一主面に半導体素子形成領域を囲む
溝を形成する工程と、該溝の側壁に耐酸化性を有する膜
を形成する工程と、前記溝内に酸化されて安定な酸化物
となる物質層を選択的に形成する工程と、前記溝内に形
成された物質層を酸化する工程とを有することを特徴と
する素子分離領域の形成方法。 - （２）前記溝の側壁に耐酸化性を有する膜を形成する工
程は、前記耐酸化性を有する膜を前記半導体基板上の前
記一主面及び前記溝内の表面上に被着する工程と、前記
耐酸化性を有する膜上に多結晶半導体層を被着する工程
と、前記多結晶半導体層を異方性を有するエッチング方
法によりエッチングし、前記溝の側壁にのみ前記多結晶
半導体層を残存させる工程と、前記多結晶半導体層をマ
スクとして、前記耐酸化性を有する膜をエッチング除去
する工程とを有する工程であることを特徴とする特許請
求の範囲第１項記載の素子分離領域の形成方法。 - （３）前記溝内に酸化されて安定な酸化物となる物質層
を選択的に形成する工程は、前記溝の側壁に前記耐酸化
性を有する膜を選択的に形成し前記溝の底面を露呈させ
る工程と、前記露呈した底面を種として、前記酸化され
て安定な酸化物となる物質層を選択的にエピタキシャル
成長させる工程とを有する工程であることを特徴とする
特許請求の範囲第１項記載の素子分離領域の形成方法。 - （４）前記耐酸化性を有する膜はシリコン窒化膜である
ことを特徴とする特許請求の範囲第１項、第２項又は第
３項記載の素子分離領域の形成方法。 - （５）前記酸化されて安定な酸化物となる物質はシリコ
ンであることを特徴とする特許請求の範囲第１項、第２
項又は第３項記載の素子分離領域の形成方法。 - （６）前記多結晶半導体層は多結晶シリコンであること
を特徴とする特許請求の範囲第２項記載の素子分離領域
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9365787A JPS63258040A (ja) | 1987-04-15 | 1987-04-15 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9365787A JPS63258040A (ja) | 1987-04-15 | 1987-04-15 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63258040A true JPS63258040A (ja) | 1988-10-25 |
Family
ID=14088457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9365787A Pending JPS63258040A (ja) | 1987-04-15 | 1987-04-15 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63258040A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410176A (en) * | 1991-04-05 | 1995-04-25 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with planarized shallow trench isolation |
| US5512509A (en) * | 1993-11-23 | 1996-04-30 | Hyundai Electronics Industries Co., Ltd. | Method for forming an isolation layer in a semiconductor device |
| US5681776A (en) * | 1994-03-15 | 1997-10-28 | National Semiconductor Corporation | Planar selective field oxide isolation process using SEG/ELO |
| US6118163A (en) * | 1998-02-04 | 2000-09-12 | Advanced Micro Devices, Inc. | Transistor with integrated poly/metal gate electrode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943547A (ja) * | 1982-09-03 | 1984-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60171737A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | 半導体装置の製造方法 |
-
1987
- 1987-04-15 JP JP9365787A patent/JPS63258040A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943547A (ja) * | 1982-09-03 | 1984-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60171737A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410176A (en) * | 1991-04-05 | 1995-04-25 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with planarized shallow trench isolation |
| US5512509A (en) * | 1993-11-23 | 1996-04-30 | Hyundai Electronics Industries Co., Ltd. | Method for forming an isolation layer in a semiconductor device |
| US5681776A (en) * | 1994-03-15 | 1997-10-28 | National Semiconductor Corporation | Planar selective field oxide isolation process using SEG/ELO |
| US6118163A (en) * | 1998-02-04 | 2000-09-12 | Advanced Micro Devices, Inc. | Transistor with integrated poly/metal gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509249A (en) | Method for fabricating isolation region in semiconductor devices | |
| US4546538A (en) | Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions | |
| JPS6340337A (ja) | 集積回路分離法 | |
| EP0395330B1 (en) | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench | |
| JPS6175540A (ja) | 集積回路の製法 | |
| US6033969A (en) | Method of forming a shallow trench isolation that has rounded and protected corners | |
| US5926721A (en) | Isolation method for semiconductor device using selective epitaxial growth | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JPS63258040A (ja) | 素子分離領域の形成方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH1041290A (ja) | 半導体装置及びその素子分離方法 | |
| US20060145288A1 (en) | Method of forming shallow trench isolation of semiconductor device | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JP3231754B2 (ja) | 半導体装置の製造方法 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| KR100266024B1 (ko) | 반도체장치의소자격리방법 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| JPS62254444A (ja) | 半導体装置の製造方法 | |
| KR960015595B1 (ko) | 반도체 장치의 소자격리 방법 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2827338B2 (ja) | 半導体装置の製造方法 | |
| JPH01108507A (ja) | 光導波路の形成方法 |