JPS63258176A

JPS63258176A - 液晶表示装置

Info

Publication number: JPS63258176A
Application number: JP9290387A
Authority: JP
Inventors: Shuhei Yasuda; 安田　修平
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-04-15
Filing date: 1987-04-15
Publication date: 1988-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はテレビジョン信号で駆動される液晶表示装置に
関するものである。

従来の技術第５図は従来の斯種液晶表示装置の表示部についての構
成を回路的に示している。この第５図において、（１）
は等価的にコンデンサとして顕わされた液晶セルであり
、（２）はその表示電極、（３）は対向電極である。液
晶セル（１）を駆動するスイッチング能動素子としてＭ
ＩＳ型構造の薄膜トランジスタ（４）が各液晶セル（１
）に接続して設けられている。そして、前記液晶セル（
１）と薄膜トランジスタ（４）はマトリックス状に多数
配列されているが、第５図では、その一部のみを示して
いる。

そのマトリックス配列における一行目のトランジスタの
ゲート電極は第１制御端子（Ｇ１）に接続され、以下同
様に２行目のトランジスタのゲート電極は第２制御端子
（Ｇ、）に、３行目及び４行目について、は第３、第４
制御端子（Ｇ３）（Ｇ４）にそれぞれ接続されている。

そして、第１、第３制御端子（Ｇ＋）　（Ｇｓ）はテレ
ビジョン信号の奇数ライン走査で励起され、第２、第４
制御端子（Ｇり　（Ｇ４）は偶数ライン走査で励起され
る如（各制御端子に接続された行はインターレース走査
される。液晶セル（１）の対向電極（３）にはフレーム
ごとに反転した一定電圧が駆動電圧として印加される。

尚、第６図は前記液晶セル（２）が受は持つ色画素を顕
しており、（Ｒ）は赤、（Ｇ）は緑、（Ｂ）は青である
。

第５図において、（Ｓｌ）〜（Ｓ４）は表示すべきビデ
オ信号（例えば各Ｒ，Ｇ、Ｂ）信号が伝送されてくるソ
ースラインを示している。

奇数フィールドでは走査信号（水平同期信号に準じた線
順次パルス）によって第１、第３制御端子が順次励起し
、それに応じて１行目の液晶セル、３行目の液晶セルに
順次ビデオ信号電圧が印加される。このとき、２行目と
４行目のトランジスタはオフ状態となっている。

次に、偶数フィールドでは走査信号により２行目、４行
目が順次走査され、それらの液晶セルにビデオ信号が印
加される。このとき、１行目と３行目はオフ状態であり
、奇数フィールドでの信号は維持されたままとなる。

次のフレームでは液晶セル（１）の電極（２）　（３）
間に加わる電圧の極性が反転される。この場合、ＮＴＳ
Ｃ方式のテレビジョン信号で駆動すると、液晶駆動周波
は１５Ｈ２となる。これはテレビジョン信号が画面の奇
数行目と偶数行目をフィールドごとに走査するインター
レース走査となっていることと、一方前記液晶セル（１
）に印加される電界が液晶の寿命の観点から周期的に反
転してやらなければならないことに起因している。そこ
で、分り易く１つの画素に着目してみると、例えば液晶
セルの両電極間に正電圧が印加された状態から再び正電
圧が印加されるのは４フイールド後である。何故なら、
前記１つの画素はｎ番目のフィールドで走査された後、
次の（ｎ＋　１　）番目のフィールドではインターレー
スのために走査されず、更に次の（ｎ＋２）番目のフィ
ールドでは前記液晶セルの寿命の観点から負電圧がかけ
られた状態で走査され、（ｎ＋３）番目フィールドはイ
ンターレースのために前記画素は走査されない。そして
、次の（ｎ＋４）番目のフィールドになって再び正電圧
が前記画素の液晶セルにかけられるからである。

このように４フイールドごとにもとの駆動状態になるこ
とは駆動周波数でいえばＮＴＳＣの場合１５Ｈｚである
。因みにＰＡＬ方式では１２．５Ｈ２となる。

発明が解決しようとする問題点上述のように従来例の構成ではインターレース走査によ
る表示を行うと、液晶セルを交流駆動する関係から液晶
駆動周波数がフレーム周波数の１７２、即ち１５Ｈｚと
なる。−最に３０Ｈ２は人間の目にフリッカとして感受
されないが、１５Ｈ２は画面上にフリッカとして把握さ
れ、その結果見苦しい画面となる。これを解決する方法
として２本の行を組として、その２本の組み合わせを各
フィールドごとに変えて２本の行を同一のビデオ信号で
同時に駆動す葛方法が提案されているが、この方法は駆
動周波数を３０Ｈｚに改善できるものの、同一の信号で
駆動するため有効表示走査線を４８０本とすると、１フ
ィールド当り２４０本であるという点は何ら改善されて
おらず、従って垂直解像度は充分でないという問題を残
している。

また、別の方法としてフレームメモリを使用しｌ水平走
査期間内に２ライン分の画像データを表示する方法も存
するが、前記トランジスタを駆動するドライバのクロッ
ク周波数の高速性が要求され消費電力も大きくなるとい
う欠点がある。

それ故に、本発明の目的は上記各問題を払拭した新規且
つ有効な液晶表示装置を提供することにある。

問題点を解決するための手段本発明では、液晶セル及び該液晶セルを駆動するスイッ
チング能動素子をマトリックス配列すると共にインター
レース走査方式に対応したアクティブマトリックス型の
液晶表示装置において、前記マトリックスの隣接する一
対ずつの行を組として各組をインターレース走査信号に
よってどのフィールドでも走査する手段と、前記各組の
一方の行に接続された奇数ソースラインと、前記各組の
他方の行に接続された偶数ソースラインと、前記奇数ソ
ースラインにはどのフィーノ（ドタイムにも奇数フィー
ルドの信号を与え前記偶数ソースラインにはどのフィー
ルドタイムにも偶数フィールドの信号を与える手段とを
設けている。

作用上記本発明の構成では隣接する一対ずつの行からなる各
組がインターレース走査され、しかも各組の一方の行に
は奇数フィールドの信号がどのフィールドタイムにも与
えられ、また他方の行には偶数フィールドの信号がやは
りどのフィールドタイムにも与えられる。従って、１つ
の画素に注目−してみると、どのフィールドタイムでも
走査されるので、フィールドごとに液晶セルの両電極間
に加わる電圧を反転するようになすことができる。

このことは、駆動周波数が３０Ｈ２になることを意味す
る。しかも、各組の一方の行には奇数フィールド信号、
他方の行には偶数フィールド信号が与えられるので、有
効表示走査線を４８０本とすると１フィールド当り４８
０本全てが使用されることになる。また、−行当りの走
査時間は１水平期間であり、高速性は要求されない。

実施例以下、本発明を実施した第１図及び第２図の液晶表示装
置について説明する。まず本実施例では第１図に示すよ
うに液晶セル（Ｃａ＋）〜ＣＣａａ）　と薄膜トランジ
スタ（Ｔ、）〜（Ｔ０ｎ）をマトリックス配列し、その
マトリックスの隣接する２つの行を１組として複数の組
（ＡＩ）（Ａｘ）を形成し、各組をインターレース走査
信号により駆動する。従って、１行目のトランジスタ（
Ｔ、）〜（ＴＩ４）　と２行目のトランジスタ（Ｔｚ＋
）〜（ＴＺ４）のゲート電極は共通に第１制御端子（Ｇ
１）に結合され、同様に３行目のトランジスタ（ｒｉｂ
）〜（Ｔ３４）　と４行目のトランジスタ（Ｔ４＋）〜
（Ｔ０ｎ）のゲート電極は第２制御端子（Ｇ２）に結合
される。（１１）は奇数ソースライントライバであって
、その出力信号路（ｓｔ）　（Ｇ３）　（ＳＳ）　（ｓ
ｔ）は前記各組（Ａｔ）　（Ａｘ）の一方の行、即ち本
実施例では１行目と３行目のトランジスタのソース電極
に接続されている。また、（１２）は偶数ソースライン
トライバであって、その出力路（ｈ）　（Ｇ４）　Ｃ５
ｂ）　（Ｓｓ）は前記各組（ＡＩ）（Ａりの他方の行、
即ち２行目と４行目のトランジスタのソース電極に接続
されている。

奇数ソースライントライバ（１１）には奇数フィールド
の赤信号（Ｒｏ）、緑信号（Ｇｏ）、青信号（Ｂｏ）が
入力される。そして、第１図の液晶セルは第６図のよう
に各色画素を形成するので、出力路（Ｓｌ）（Ｓｔ）に
は赤信号（Ｒｏ）が出力され、（Ｓ、）には緑信号（Ｇ
ｏ）、（Ｓ、）には青信号（Ｂｏ）がそれぞれ出力され
る。一方、偶数ソースライントライバ（１２）には偶数
フィールドの赤信号（Ｒｅ）、緑信号（Ｇｅ）、青信号
（Ｂｅ）が入力され、その出力路（ＳＺ）　（Ｓｓ）に
赤信号（Ｒｅ）、（Ｇ４）に緑信号（Ｇｅ）、（Ｓ、）
に青信号（Ｂｅ）が出力される。前記出力路（Ｓｌ）　
（Ｓｌ）　（Ｓｓ）　（Ｓｔ）及び（Ｓｔ）　（ｓｍ）
　（Ｇ６）　（Ｓｌ）には、特にこれに限ることはない
が、時系列で信号が出力されるものとする。そのため、
各ソースライントライバ（１１）　（１２）は入力を順
次出力路に与えるためのシフトレジスタ等を含んでいる
。また、前記入力信号を第４図（ニ）に示す如く各走査
ラインごとに反転する手段も包含しているものとする。

前記奇数ソースライントライバ（１１）には、どのフィ
ールドタイムにも奇数フィールドの信号が与えられ、同
様に偶数ソースライントライバ（１２）には、どのフィ
ールドタイムにも偶数フィールドの信号が与えられるよ
うになっているが、これらの信号を供給する回路は第２
図に示されている。

第２図において、（１３）はビデオ信号（ｃ）から赤（
Ｖ＊　）　、緑（ｖ、）、青（ｖｍ　）　、　ノ色信号
ヲソレソれ分離で出力する色分離回路であり、その出力
はアナログ・ディジタル変換器（以下ｒ　Ａ／Ｄ変換器
」と言う＞　（１４）でディジタル量に変換される。

そのディジタル出力はリアルタイム経路（１５）と、第
１．２遅延経路（１６）　（１７）に分岐される。リア
ルタイム経路（１５）にはディジタル量をアナログ量に
戻すディジタル・アナログ変換器（以下ｒ　Ｄ／Ａ変換
器」と言う）　（２４）とローパス、フィルタ（２６）
及び第１、第２アナログゲート（２８）　（２９）が設
けられていて、アナログ量に変換された奇数フィールド
の赤（Ｒｏ）、緑（Ｇｏ）、青（Ｂｏ）信号は第１アナ
ログゲート（２８）を介して上記第１図の奇数ソースラ
イントライバ（１ｉ）へ導かれ、偶数フィールドの赤（
Ｒｅ）、緑（Ｇｅ）、青（Ｂｅ）信号は第２アナログゲ
ート（２９）を介して上記偶数ソースライントライバ（
１２）へ導かれる。

一方、第１、第２遅延経路（１６）　（１７）には、そ
れぞれＲＡＭ等よりなるフィールドメモリ（２０）　（
２］）を挟んでディジタルゲート（１８）　（２２）、
（１９）　（２３）が設けられ、更にＤ／Ａ変換器（２
５）、ローパスフィルタ（２７）、第３、第４アナログ
ゲート（３０）　（３１）が共通に配されている。第３
アナログゲート（３０）は１フイールド前の奇数フィー
ルド信号を奇数ソースライントライバ（１１）に与え、
第４アナログゲート（３１）は１フイ〜ルド前の偶数フ
ィールド信号を偶数ソースライントライバ（１２）に与
える機能を有する。

Ａ／Ｄ変換器（１４）は各色信号を８ビツトのディジタ
ル量に変換するので、第２図におけるディジタル回路部
分では１つの色信号につき８ビツトの処理が行われるこ
とになる。

メモリ（２０）は奇数フィールドの色信号データを、メ
モリ（２１）は偶数フィールドでの色信号データを記憶
する。奇数フィールドでメモリ（２０）に色信号データ
を書き込んでいるとき、メモリ（２１）は１フイールド
前の偶数フィールドの色信号データを読み出す。逆に偶
数フィールドでメモリ（２１）に色信号データを書き込
んでいるとき、メモリ（２０）は１フイールド前の奇数
フィールドの色信号データを読み出す。従って、奇数フ
ィールドのときは奇数フィールドの信号がリアルタイム
経路（１５）を通して奇数ソースライントライバ（１１
）に与えられ、一方偶数ソースラインドライバ（１２）
にメモリ（２１）から読み出された１フイールド前の偶
数フィールド信号が与えられる。このとき、メモリ（２
０）には奇数フィールドの信号が書き込まれる。次に、
偶数フィールドのときには偶数フィールドの信号がリア
ルタイム経路（１５）を通して偶数ソースライントライ
バ（１２）に与えられ、奇数ソースライントライバ（１
１）にはメモリ（２０）から読み出された１フイールド
前の奇数フィールド信号が与えられるのである。このと
き、メモリ（２１）は偶数フィールドの信号を書き込ん
でいる。尚、第２図において、リアルタイム経路（１５
）は第１、第２遅延経路（１６）　（１７）がディジタ
ル回路であるためこのディジタル回路処理で信号が受け
る影響を同じようにリアルタイム信号にも与える目的か
らＡ／Ｄ変換し、且つＤ／Ａ変換するという形態を採っ
ているが、そのような配慮を考えない場合には色分離回
路（１３）の出力を直接第１、第２アナログゲート（２
Ｂ）　（２９）に導くような構成を採ってもよい、また
、メモリ（２０）　（２１）がＣＣＤ等のアナログメモ
リである場合には、ディジタル処理が不要になることは
言うまでもない。

第３図は第２図の各ゲート信号のタイムチャートを示し
ており、（ａ）はビデオ信号中の垂直同期信号である。

そして、（ＯＤＤ）は奇数フィールド、（ＥＶＥＮ）は
偶数フィールドであることを表している。

（ｂ）は水平同期信号であり、等化パルス部分は省略し
ている。（Ｃ）は色分離回路（１３）に入力されるビデ
オ信号である。（ｄ）はＡ／Ｄ変換器（１４）のサンプ
リングパルスであり、その周波数をここでｆｓとする。

　　Ｄ／Ａ変換器（２４）　（２５）は、この周波数ｆ
ｓの２倍の２ｆｓでオーバーサンプルを行い、変換波形
を滑らかになす、（ｅ）は奇数フィールドでのメモリ（
２０）への書き込み信号であり、（ｆ）は偶数フィール
ドでのメモリ（２１）への書き込み信号である。また、
（８）は奇数フィールド時のゲート（１８）　（２３）
の導通制御信号、（ｈ）は偶数フィールドでのゲート（
１９）　（２２）の導通制御信号である。

以上のようにして第２図の回路から第１図の奇数ソース
ライントライバ（１１）と、偶数ソースライントライバ
（１２）に奇数フィールドの色信号と偶数フィールドの
色信号がそれぞれ与えられるが、その第１図の各部分の
駆動信号は第４図に示される。

第４図において、（イ）は垂直同期信号であり、（ロ）
（ハ）はそれぞれ第１、第２制御端子（Ｇｌ）（Ｇりに
与えられる走査信号である。（ニ）は奇数ソースライン
トライバ（１１）と偶数ソースライントライバ（１２）
から出力路（Ｓ＋）　（Ｓ３）　（５５）　（Ｓ？）及
び（Ｓ２）（Ｓ４）　（Ｓ＆）　（ｓａ）を通してトラ
ンジスタのソース電極に印加される色信号の極性を示す
。（ホ）（へ）（ト）（チ）（す）（ヌ）は液晶セル（
Ｃ＋　＋）　（Ｃｔｔ）　（Ｃｆｆ＋）　（Ｃ＋ｚ）　
（ＣＢ）　（ＣＢ）の対向電極（３）に印加される駆動
電圧を代表的に示しており、これらの駆動電圧は１フイ
ールドごとに反転している。従って、駆動周波数として
は３０Ｈ２であり、フリッカは生じない。

しかも、本実施例ではビデオ信号（色信号）も上記（ニ
）の如くラインごとに反転しそいるので、フリッカ防止
は一層確実となる。各組（ＡＩ）（Ａりはどのフィール
ドであっても通常のインターレース走査信号によって動
作する。即ち、奇数フィールドの走査信号は、まず第１
制御端子（Ｇυに与えられて１行目だけでなく２行目も
オンさせ、続いて次の走査では第２制御端子（Ｇ、）に
与えられて３行目だけでなく４行目もオンさせるからで
あり、偶数フィールドの走査信号はまず第１制御端子（
Ｇ、）に与えられて２行目だけでなく１行目もオンし、
続いて次の走査では第２制御端子（Ｇ２）に与えられて
４行目だけでなく３行目もオンするからである。

尚、第１図はマトリックスの一部分を示しているだけで
あって、実際には同じような配列の繰り返しで多数の液
晶セル及びトランジスタが並んでいる。

以上において、本発明を実施例に沿って説明したが、本
発明は上述の実施例に限定されるものでなく、特許請求
の範囲に記載した発明の要旨を逸脱しない範囲内で種々
の変更、修正が可能であり、またＰＡＬ方式にも適用で
きる。

発明の効果本発明によれば、液晶セルの駆動周波数を３０Ｈ２とす
ることができ、従ってプリン力が画面に生じないという
効果がある。また、いずれのフィールドにおいても奇数
フィールドの信号と偶数フィールドの信号によって２本
の行が同時に作動されるので、有効走査線数の全てを各
フィールドで使うことができ、従って垂直方向の解像度
が大いに向上する。しかも、その構成は通常のインター
レース走査で且つ通常の走査スピードでよい。また、デ
ータ転送に高速性が要求されることもない。

【図面の簡単な説明】

第１図は本発明を実施した液晶表示装置の表示部の構成
を回路的に示す図であり、第２図は信号処理部の回路構
成図、第３図はそのゲート信号等を示す波形図、そして
第４図は第１図の表示部を駆動する信号を示す波形図で
ある。第５図は従来例の表示部の構成を回路的に示す図
であり、第６図はその醜明図である。（Ｃ＋＋）〜（Ｃ４４）・・・液晶セル、　　（Ｔ、）
〜（Ｔ４４）・・・トランジスタ　（スイッチング能動
素子）、（ＡＩ）（Ａり・・・組、　　（１１）・・・
奇数ソースライントライバ、　　（１２）・・・偶数ソ
ースライントライバ、（１５）・・・リアルタイム経路
、　　（１６）・・・第１遅延経路、　　（１７）・・
・第２遅延経路、　　（２８）〜（３１）・・・アナロ
グスイッチ。

Claims

【特許請求の範囲】

（１）液晶セル及び該液晶セルを駆動するスイッチング
能動素子をマトリックス配列すると共にインターレース
走査方式に対応したアクティブマトリックス型の液晶表
示装置において、前記マトリックスの隣接する一対ずつ
の行を組として各組をインターレース走査信号によって
どのフィールドでも走査する手段と、前記各組の一方の
行に接続された奇数ソースラインと、前記各組の他方の
行に接続された偶数ソースラインと、前記奇数ソースラ
インにはどのフィールドタイムにも奇数フィールドの信
号を与え前記偶数ソースラインにはどのフィールドタイ
ムにも偶数フィールドの信号を与える手段とを備えるこ
とを特徴とする液晶表示装置。