JPH088674B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH088674B2
JPH088674B2 JP1180054A JP18005489A JPH088674B2 JP H088674 B2 JPH088674 B2 JP H088674B2 JP 1180054 A JP1180054 A JP 1180054A JP 18005489 A JP18005489 A JP 18005489A JP H088674 B2 JPH088674 B2 JP H088674B2
Authority
JP
Japan
Prior art keywords
signal
period
display
clock signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1180054A
Other languages
English (en)
Other versions
JPH0344178A (ja
Inventor
信 竹田
宏 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1180054A priority Critical patent/JPH088674B2/ja
Priority to US07/544,977 priority patent/US5223824A/en
Priority to KR1019900010196A priority patent/KR940000600B1/ko
Priority to EP90307603A priority patent/EP0408347B1/en
Priority to DE69012246T priority patent/DE69012246T2/de
Priority to ES90307603T priority patent/ES2060048T3/es
Publication of JPH0344178A publication Critical patent/JPH0344178A/ja
Publication of JPH088674B2 publication Critical patent/JPH088674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば液晶表示装置などの表示装置に関
し、さらに詳しくは行列状に配列された表示絵素毎にス
イッチング素子を付加してアクティブマトリクス駆動を
行う表示装置に関する。
従来の技術 小形軽量の表示装置として液晶表示装置が広く用いら
れており、とりわけ表示絵素を行列状に配列して各表示
絵素にたとえばスイッチングトランジスタをそれぞれ付
加したアクティブマトリクス形液晶表示装置は、スイッ
チングトランジスタのスイッチング効果を用いて表示絵
素を順次選択し、表示データに対応した態様の表示電圧
を印加し表示を得るものである。このようなアクティブ
マトリクス形液晶表示装置は、高コントラストでありし
かも多段階の階調表示が可能な表示装置としてテレビジ
ョン受信機やビデオテープレコーダのモニタ装置などと
して多く用いられている。
第10図にこのような従来例の液晶表示装置１のブロッ
ク図を示す。液晶表示装置１は表示絵素２が多数行列状
に配列された表示部３を備え、各表示絵素２にはスイッ
チングトランジスタ４の一方端子がそれぞれ接続され
る。各スイッチングトランジスタ４の他方端子はそれぞ
れ列電極５に接続され、スイッチングトランジスタ４の
ゲートはそれぞれ行電極６−1,6−2,…,6−ｎ（必要な
場合は参照符６で総称する）に接続される。各行電極６
は走査回路７にそれぞれ接続され、列電極５はデータ信
号回路８に接続され、これらの回路7,8は制御回路９に
よってその動作が制御される。
前記走査回路７は行電極６を、順次的にたとえばハイ
レベルとして当該行電極６に接続された各スイッチング
トランジスタ４を導通状態とする。このとき各列電極５
は所望の表示に対応する表示電圧が印加される。これに
より各表示絵素２は対応する表示を行う。このような表
示を各行電極６毎に繰返し、一画面分の表示が終了す
る。このような処理がたとえば1/60秒または1/30秒毎に
繰返されて表示が行われる。
このような液晶表示装置１をいわゆる液晶テレビジョ
ン受信装置として用いる場合には、前記表示用信号とし
てたとえばNTSC方式の映像信号が用いられる。このよう
な場合、映像信号はアンテナ10で受信され、たとえば検
波回路や増幅回路などを含む受信回路11にて所望の映像
信号を分離し、アナログ／デジタル変換回路（以下、A/
D変換回路と略す）12でデジタル信号に変換した後、信
号処理回路13で各種の信号処理が行われ、デジタル／ア
ナログ変換回路（以下、D/A変換回路と略す）14でアナ
ログ信号に変換され、前記データ信号回路８に供給され
るとともに、基準信号Syが回路8,9に入力され、所定の
走査動作を行う。
上述したようなマトリクス形の液晶表示装置１におい
て、テレビジョン映像信号に基づいて表示を行おうとす
る場合、前記行電極６の数がテレビジョン信号の有効走
査線数（NTSC方式の場合約480本）に近いとき、または
その1/2の数に近いときには、当該テレビジョン信号を
その水平走査期間毎に線順次方式で、液晶表示装置１に
供給する駆動方式が用いられている。このとき、行電極
６の数が前記有効走査線数に近い場合には、フレーム周
期毎に表示部３の一画面分の表示が行われ、有効走査線
数の1/2に近い場合にはフィールド期間毎に表示部３の
一画面毎の表示が行われる。
一方、前記行電極６の数が前述した有効走査線数やそ
の1/2の数に対して比較的小さい場合には、前述したよ
うな表示を行わせた場合、たとえば映像信号の一垂直走
査期間内の水平走査線を、行電極６に垂直走査方向上方
側から割当てていくと、全走査線数分の映像信号が入力
されないうちに行電極６が割当てられ終わってしまい、
表示部３には適正な画面の下方が欠落した表示が行われ
てしまうことになる。また前記欠落分の映像信号を一垂
直走査期間の先頭から除外して、残余の映像信号を表示
部３で表示させた場合には適正な映像信号の上部が欠落
した表示が行われてしまう。
このため行電極６の数が有効走査線数やその1/2の数
より比較的小さい場合には、見掛け上適正な全画面を表
示するために一垂直走査期間内の映像信号のうち、特定
の走査線に対応する映像信号を間引く方法が用いられ
る。この方法はたとえばPAL方式（走査線数625本）の映
像信号をNTSC方式（走査線数525本）の信号へ変換する
場合などでも同様に行われ得る。現在行われているこの
ような一つまたは複数の走査線に対応する映像信号を間
引く信号処理は、処理上の精度などの点で第10図に示す
信号処理回路13などデジタル回路で行われており、この
ため前述したようなA/D変換回路12、信号処理回路13お
よびD/A変換回路14などが必須となり、回路構成がきわ
めて繁雑になってしまうという課題がある。
本発明の目的は上述の技術的課題を解消し、簡便な構
成にてしかも表示品質の劣化をもたらすことなく、表示
上の走査線数を変化することができる表示装置を提供す
ることである。
課題を解決するための手段 本発明は、複数の表示絵素が行列状に配置された表示
手段と、水平走査方向に沿う行方向の複数の表示絵素列
の１つを選択する複数の行電極と、列方向に沿う複数の
表示絵素列に同時に信号を印加する複数の列電極とが設
けられ、行電極数は、映像信号の１垂直走査期間中の水
平走査線数未満であり、映像信号に基づいて表示を行う
表示装置において、 各列電極に映像信号に対応する表示データを出力する
列電極駆動手段と、 各水平走査期間を周期とするクロック信号を発生する
クロック信号発生手段と、 クロック信号発生手段からのクロック信号に応答し、
１水平走査期間に等しい休止期間W1だけ、そのクロック
信号を予め定める一定レベルに固定するとともに、１フ
レーム内の中止期間W1は、列方向に沿って少なくとも１
水平走査期間を空けるように複数、発生され、これによ
って行電極の数にほぼ等しい数の水平走査線に対応する
クロック信号CL1を得る制御回路29と、 各行電極の数のビット数を有し、制御回路からの休止
期間W1が設けられたクロック信号CL1に応答して、行電
極毎の順次的なシフト動作を行い、休止期間W1だけシフ
ト動作を停止するシフトレジスタと、 各行電極に個別的に対応してそれぞれ設けられるAND
ゲートであって、 各ANDゲートには、シフトレジスタの各ビット毎の出
力が対応して与えられ、これらのANDゲートに共通に、
制御回路からの休止期間W1が設けられたクロック信号CL
1が共通に与えられ、休止期間W1中、破断状態となるAND
ゲートとを含むことを特徴とする表示装置である。
作用 本発明に従えば、複数の表示絵素が行列状に配置され
た表示手段に表示を行うにあたって、表示手段に設けら
れている行電極数が映像信号の１垂直走査期間の水平走
査線数未満であるときには、制御回路29は、１水平走査
期間に等しい休止期間W1だけ、クロック信号発生手段か
らのクロック信号を予め定める一定レベル（たとえば後
述の実施例ではハイレベル）に固定し、これによって行
電極の数にほぼ等しい数の水平走査線に対応するクロッ
ク信号CL1を得て、シフトレジスタに与え、これによっ
てシフトレジスタは、休止期間W1だけシフト動作を停止
し、しかも各行電極毎のANDゲートに共通に、その休止
期間W1を有するクロック信号が与えられて一斉に遮断状
態とされる。
したがって前述した休止期間W1では、映像信号が表示
装置に入力されながら、行電極の選択動作が停止され、
この休止期間W1に亘る映像信号が間引かれる。これによ
り表示装置の行電極の数が映像信号の水平走査線数未満
であるとき、垂直走査期間の全範囲内の映像を表示する
ことができる。
このような本発明の構成は、きわめて簡単であり、映
像信号の１垂直走査期間中の水平走査線数が各種異なる
場合であっても、１垂直走査期間中のクロック信号の休
止期間W1の数を変化することが容易であり、したがって
各種の水平走査線数が異なる映像信号に簡便に対処して
本発明を実施することができる。
また本発明に従えば、前記休止期間W1は、１フレーム
内において、列方向に沿って少なくとも１水平走査期間
を空けるように複数、発生され、これによって間引かれ
る水平走査線が１フレーム期間内で垂直走査方向に隣接
してしまう事態が防がれ、表示品質の低下を防止するこ
とができる。
実施例 第１図は本発明の一実施例の表示装置である液晶表示
装置21の構成を示すブロック図であり、第２図は液晶表
示装置21の表示手段である表示部22の構成を示す系統図
である。これらの図面を参照して、液晶表示装置21につ
いて説明する。液晶表示装置21は第２図に示されるよう
に、表示電極などとして構成される表示絵素23が行列状
に配列された前記表示部22を備える。各表示絵素23に
は、たとえばTFT（薄膜トランジスタ）素子などとして
実現されるスイッチングトランジスタ24がそれぞれ配置
される。
スイッチングトランジスタ24の出力端子は表示絵素23
に接続され、入力端子は垂直走査方向に沿う列方向（第
２図上下方向）の表示絵素列毎に設けられる列電極25に
接続される。スイッチングトランジスタ24のゲートは水
平走査方向に沿う行方向の表示絵素列毎に形成される行
電極26にそれぞれ接続される。各列電極25は列電極駆動
手段である列電極駆動回路27に接続され、行電極26は行
電極選択手段である行電極駆動回路28に接続される。各
駆動回路27,28は、たとえばマイクロプロセッサなどを
含んで構成される停止信号発生手段である制御回路29に
てその動作状態が制御される。制御回路29には液晶表示
装置21に供給される映像信号から分離される垂直同期信
号および水平同期信号などの基準信号Syが入力される。
前記行電極駆動回路28は、制御回路29からのクロック
信号CLをクロック入力とし、走査開始信号SPを入力デー
タとし、行電極26の数のビット数を有するシフトレジス
タ30を備える。シフトレジスタ30の各ビット毎の出力は
対応するAND回路31を経て各行電極26へ与えられる。AND
回路31の他方入力には、前記クロック信号CLが反転回路
32で反転された信号が与えられ、これらAND31は後述す
る機能を実現する休止回路33を構成する。
第３図は液晶表示装置21の表示部22の基本的表示動作
を説明するタイムチャートである。第３図を参照して、
表示部22の表示動作について説明する。なおこの説明で
は説明の簡略化のため、前記列電極25および行電極26が
それぞれ５本である場合について説明し、行電極26には
個別に参照符G1,G2,…,G5を付す。各行電極G1〜G5に垂
直走査方向（第１図上方から下方に向かう方向）に沿っ
て第３図（１）〜（５）のような走査信号G1〜G5が時間
順次的に印加される。第３図（６）の信号Siはある列電
極25に印加される信号波形であり、v1〜v5は５本の行電
極G1〜G5のそれぞれに接続されたスイッチングトランジ
スタ24を通して各表示絵素23に印加される表示電圧の例
である。
ここで垂直走査方向の最初の行電極G1に接続された表
示絵素23について着目すると、走査信号G1により期間T1
の間、スイッチングトランジスタ24は導通状態となり、
その間に前記表示電圧v1が表示絵素23に印加される。こ
のような表示電圧の印加動作は、前記駆動期間T1に亘り
各列電極25に関して行われる。また前記駆動期間T1以外
の残余の期間T2〜T5では、スイッチングトランジスタ24
は遮断状態となり、前記印加電圧v1は表示絵素23と対応
する液晶材料（図示せず）の液晶容量に保持される。
上述したような動作が残余の行電極26の駆動期間T2〜
T5において行われた後、垂直走査期間TV1は終了し、次
の垂直走査期間TV2の駆動期間T1′で再び１本目の行電
極G1のスイッチングトランジスタ24が導通状態となる。
このとき第３図（６）に示すように、印加電圧を−v1と
すれば、表示絵素23の液晶容量に対応する電荷が保持さ
れ、結果としてこの表示絵素23には第３図（７）に示す
振幅v1の交流矩形波である駆動信号V1iが印加されるこ
とになる。残余の表示絵素23についても同様である。
このようなスイッチングトランジスタ24を用いた液晶
表示装置21では、スイッチングトランジスタ24が導通状
態となっている間の表示電圧が常に表示絵素23に対応す
る液晶に印加され、スイッチングトランジスタ24が遮断
状態の間もこの電荷が保持されるため、クロストークが
なく、かつ高コントラストの表示を実現することができ
る。
本実施例はこのような表示方式の液晶表示装置21にお
いて、行電極26の数が表示しようとするテレビジョン映
像信号の走査線数またはその1/2の数よりも小さい場合
であっても、垂直走査期間の全範囲を含む表示を実現し
ようしするものである。これはたとえば前述したPAL方
式のテレビジョン映像信号を用いて、NTSC方式の行電極
数の液晶表示装置21に表示を行う場合などである。
このために本実施例では、行電極駆動回路28に行電極
26への走査パルスの発生を特定の期間休止するためのAN
D回路31から成る休止回路33を設けており、テレビジョ
ン映像信号のうち、間引かれるべき走査線に対応する期
間は走査信号の発生を休止して、この期間は受信されて
いるテレビジョン映像信号が表示絵素電極に供給されな
いようにする。これにより間引き動作を行い、少ない行
電極数の表示部22にて大きな有効表示範囲を得られるよ
うにするものである。
またこのための構成は本実施例においては休止回路33
であり、これはシフトレジスタ30の各ビット毎の出力が
入力される複数のAND回路31から構成されており、半導
体技術および薄膜技術にてきわめて容易にかつ簡便な構
成にて実現が可能であるという前述した従来技術にない
特徴を有する。
第４図は本実施例の動作を説明するタイムチャートで
ある。第１図および第２図に併せて参照して、本実施例
について説明する。以下の説明では行電極26の数は任意
とし、個別の参照符G1,G2,…,Gnを付す。制御回路29か
ら出力されるクロック信号CLはテレビジョン映像信号の
水平同期信号と同期した信号であり、走査開始信号SPは
垂直同期信号と同期した信号である。制御回路29は第４
図（１）に示されるようにクロック信号CLについて、た
とえば７クロックおきに休止期間W1だけハイレベル状態
を維持する信号を出力する。このクロック信号CLによっ
てシフトレジスタ30では、第４図（２）の走査開始信号
SPが第４図（４）〜（12）に示されるように順次的にシ
フトされ、休止回路33を経て各行電極G1〜Gnに出力され
る。
このときクロック信号CLには休止期間W1が設けられて
おり、この期間はシフトレジスタ30におけるシフト動作
が停止されるとともに、各AND回路31は遮断状態とな
り、行電極26に走査信号G1,G2…が出力されないことに
なる。したがって第４図（３）に示すようにクロック信
号CLの休止期間W1が設定されているタイミングで休止期
間となり、この休止期間に対応する映像信号の走査線が
間引かれることになる。
現在、各国で採用されているテレビジョンシステム
は、主に走査線数が525本（有効走査線数約485本）と62
5本（同約576本）のシステムである。ここで走査線数62
5本のシステムの映像信号を、走査線数約525本のシステ
ム用の液晶表示装置21に表示する場合を考えると、有効
走査線数の比は、485;576＝1:1.19となるが、この比に
近い整数の比は、6:7＝1.17または5:6＝1:1.20であり、
走査線を６本または７本のうちから１本の割合で間引く
のが有効である。たとえば、行電極数240本の表示装置
で７本中１本を間引く駆動を行った場合、240＋６×７
＝280本相当の表示範囲が得られる。
第５図はこのような間引き動作の他の例を示す図であ
り、第６図はこの例を実現するタイムチャートである。
本動作例では映像信号の走査線H1,H2,…が第６図（１）
に示されるように21本の場合、すなわち走査線H1,H2,
…,H21が一垂直走査期間を構成する場合について説明す
る。このような映像信号を第５図（２）に示される行電
極数が18本の液晶表示装置21に表示する場合、前記第１
図および第４図を参照して説明したクロック信号CLを第
６図（１）に示されるようにたとえば７クロックおきに
休止期間W1を設定するようにする。
これによれば、たとえば走査線H4,H11,H18が間引か
れ、行電極G1,G2,…,G18に水平走査線H1,…,H3,H5,…,H
10,H12,…,H17,H19,…,H21がそれぞれ割当てられる。こ
れにより全垂直走査期間の範囲を含む映像が表示され得
ることになる。
本実施例は第１図示のような構成を用いて、上述した
ような間引き動作を行うものであり、これにより前述し
たように間引き処理などを行う構成の簡略化を図ること
ができる。一方、第１図示の構成のみでは後述するよう
に、一フレーム期間内で隣接する走査線が間引かれた
り、または時間的に遅い偶数フィールドで間引かれる走
査線の位置が奇数フィールドで間引かれる走査線の位置
よりも垂直走査方向の上流側に位置し、表示品質が低下
するなどの事態が想定される。
すなわち、行電極26の数が前記有効走査線数に近く、
かつ小さい場合には、表示部22で一フレーム周期毎に表
示が行われるが、テレビジョン映像信号は奇数フィール
ドおよび偶数フィールドが繰返されて構成されており、
したがって前述した間引き処理は奇数フィールドと偶数
フィールドとのそれぞれについて同一走査線ずつ行う必
要がある。一方、たとえば奇数フィールドで間引かれた
走査線の垂直走査方向に関する位置と、偶数フィールド
で間引かれた走査線の前記位置とが、これらを合わせた
一フレームとして見た場合に、垂直走査方向に沿って隣
接する場合には、連続した２本の走査線の信号が表示さ
れないことになり、信号の欠落が視認されてしまうな
ど、画質が劣化してしまうという課題がある。
第７図は前記想定される問題点を説明する図である。
以下、行電極26の数が走査線数の1/2以下の場合につい
て説明する。このような場合には前述した奇数フィール
ドの映像信号と偶数フィールドの映像信号とが交互に同
一の行電極26に印加される。この状態が第７図（１）に
示される。以下、第７図において実線はたとえば奇数フ
ィールドを示し、破線は偶数フィールドを示し、符号1
o,2o,…は奇数フィールドにおける走査線を示し、符号1
e,2e,…は偶数フィールドにおける走査線を示す。
走査線数と行電極26の数とが一致している場合には第
７図（１）に示されるように、一フィールド期間では行
電極G1,G2,…,G6には奇数フィールドの走査線1o,2o,3o,
…,6oが割当てられ、次のフィールド期間では走査線1e,
2e,…,6eがそれぞれ割当てられる。したがって各行電極
G1〜G6には、フレーム期間の垂直走査方向に関して隣接
する走査線の信号がそれぞれ与えられることになり、表
示上の障害は生じていない。
一方、間引き処理するに当って、時間的に早いフィー
ルド、すなわち奇数フィールドから間引き処理を行い、
しかも奇数フィールドの間引き位置が、偶数フィールド
の間引き位置より垂直走査方向上流側である場合を第７
図（２）に示す。この例では奇数フィールドの第３走査
線3oと偶数フィールドの第５走査線5eとが間引かれてい
る。この例でも各行電極６には一フレーム内で隣接する
走査線が割当てられ、表示上の障害は起こしていない。
一方、第７図（３）に示されるように、偶数フィール
ドの走査線3eと奇数フィールドの走査線6oとが間引れる
場合、時間的に遅い偶数フィールドの走査線が、垂直走
査方向に関して上流側にある。このような場合、図に示
されるように、フレーム期間内で隣接しない走査線3o,4
e;4o,5e;5o,6eが同一行電極G3,G4,G5に割当てられるこ
とになり、画質が劣化してしまう事態が想定される。し
たがって前述したように走査線を間引く信号処理を行う
場合であっても、前述のような事態に配慮した処理が望
しい。
第８図は本発明の他の実施例の構成を説明するブロッ
ク図である。本実施例は前述の実施例に類似し、対応す
る部分には同一の参照符を付す。この具体的回路例にお
いては、制御回路29と行電極駆動回路28との間に、具体
的には第８図示のように７進カウンタ34、間引き位置設
定回路35および、当該間引き位置設定回路35によって設
定される間引き位置をフィールド毎に切換えるための切
換信号Ｆを出力するフリップフロップ回路36が設けられ
る。
制御回路29からは、映像信号の垂直同期信号に同期し
た走査開始信号SPと、水平同期信号に同期したクロック
信号CLと、垂直同期信号VSとモード切換え信号SWとが出
力される。モード切換え信号SWは、液晶表示装置21の動
作を、間引き処理を行う動作と入力される映像信号の走
査線を各行電極26に１対１に対応させて表示を行う動作
とのいずれかを選択する信号であり、本実施例ではモー
ド切換信号SWのレベルがハイレベルのときに間引き動作
を含む表示動作を行う。
前記７進カウンタ34はクロック信号CLが入力される３
ビットのカウンタ37を備え、各ビットQ2,Q1,Q0の出力は
パラレルに間引き位置設定回路35に入力されるとともに
NAND回路38に入力され、NAND回路38の出力は１対のNAND
回路39,40から構成されるラッチ回路41に入力される。
ラッチ回路41では、NAND回路38の出力をリセット信号と
してカウンタ37のリセット端子Ｒに入力するにあたり、
クロック信号CLと同期した波形に整形する。
ラッチ回路41の出力はNAND回路42に入力され、NAND回
路42には映像信号の垂直同期信号VSが反転回路43で反転
された信号とモード切換え信号SWとが入力される。
前記垂直同期信号VSはフィールド毎に後述される間引
き位置設定回路35における間引き位置を切換えるための
フリップフロップ回路36のクロック端子に入力される。
フリップフロップ回路36は反転出力がデータ入力端子
Ｄに接続され、出力端子Ｑが間引き位置設定回路35の排
他的論理和回路（以下、EX回路と略す）44に入力され
る。間引き位置設定回路35の前記EX回路44にはカウンタ
37の最上位ビットQ2が入力され、その出力は、NAND回路
45に入力される。NAND回路45には、カウンタ37のビット
Q1の反転回路46による反転信号と最下位ビットQ0とが入
力される。
NAND回路45の出力は、クロック信号CLの反転回路47に
よる反転信号が入力されるNAND回路48に入力され、その
出力はクロック信号CL1として前記シフトレジスタ30の
クロック入力端子CKに入力されるとともに、前記反転回
路32を介して休止回路33のAND回路31に共通に入力され
る。
第９図は第８図示の構成の動作を説明するタイムチャ
ートである。第８図および第９図を併せて参照して、本
実施例の動作について説明する。走査開始信号SP、クロ
ック信号CLおよび垂直同期信号VSは第９図（１）〜同図
（３）に示すように供給され、７進カウンタ34では垂直
同期信号VSによりNAND回路42の出力がハイレベルとな
り、カウンタ37がリセットされる。この後第９図（２）
に示したようにクロック信号CL毎にカウンタ37はカウン
トアップする。
カウンタ37は３ビットであり、したがってカウント値
０〜７をカウントするが、出力（Q2,Q1,Q0）＝（1,1,
1）となったとき、NAND回路38の出力が残余のカウント
値000〜110では、ハイレベルであったのに対し、ローレ
ベルに切換わり、これによりNAND回路42の出力がローレ
ベルからハイレベルに反転され、カウンタ37はリセット
される。このようにして第７図示の７進カウンタ34は３
ビットのカウンタ37を用いて０〜６の間の７進カウント
を実現できる。
（１） 切換え信号Ｆがハイレベルの場合 切換え信号Ｆがハイレベルの場合において、NAND回路
45の出力である休止信号STがローレベルとなり、NAND回
路48からクロック信号CL1供給されない状態となるの
は、NAND回路45の入力が全てハイレベルとなる場合であ
り、これは（Q2,Q1,Q0）＝（0,0,1）の場合である。し
たがって第９図（４）に示すように、カウンタ37のカウ
ント値が０のときは、NAND回路45の出力である休止信号
STはハイレベルであり、NAND回路48を介してクロック信
号CL1が出力される。これにより、走査開始信号SPがシ
フトレジスタ30でワンクロック分シフトされ、また各NA
ND回路31も導通状態となり、行電極G1〜Gnには第９図
（６）〜（８）に示されるように行電極G1のみに走査信
号G1が導出される。
カウンタ37のカウント値が１になると、前記休止信号
STがローレベルとなり、NAND回路48は遮断され、クロッ
ク信号CL1はハイレベルに固定される。これによりシフ
トレジスタ30はシフト動作が休止され、また各AND回路3
1も遮断状態となる。これにより時刻t1〜t2の休止期間W
1では液晶表示装置21に入力される映像信号の走査線に
対応する信号が表示部22にては表示されないことにな
る。以下、カウンタ37のカウンタ値が増加するに従い、
残余の行電極G2,G3,…が順次的に選択され、カウンタ37
を用いた７進カウンタ34の周期で以上の動作が繰返し行
われる。
（２） 切換え信号Ｆがローレベルのとき このとき前記休止信号STがローレベルになる条件は
（Q2,Q1,Q0）＝（1,0,1）である。したがって第９図
（９）〜（13）で示されるように、カウンタ37のカウン
タ値が５のときに休止信号STがハイレベルからローレベ
ルに立下がり、この休止期間W1では前述したように、行
電極G1〜Gnのいずれも選択されないことになる。残余の
カウント値の場合には前述の説明と同様に、各行電極G1
〜Gnが順次的に選択される。
前述の説明では、モード切換え信号SWがハイレベルの
場合を説明したが、この信号がローレベルであれば、NA
ND回路42の出力はハイレベルに固定され、カウンタ37は
リセット状態に固定される。これによりNAND回路45の出
力である休止信号STはハイレベルに固定され、NAND回路
48は導通状態に保持される。したがってシフトレジスタ
30のクロック入力端子CKには、クロック信号CLが反転回
路47、NAND回路48を介して入力される。このときのクロ
ック信号CL1は第９図（15）に示すようにクロック信号C
Lと同一の信号となる。
このように本実施例によれば７進カウンタ34を用い
て、入力される映像信号の走査線に関して７本のうち１
本を間引く処理を行い、表示部22にて映像信号の垂直走
査期間の全体に亘る映像範囲を実現することができる。
また第８図示の構成によれば、フィールド毎に間引く位
置を切換え、しかも１フレームで見た場合に間引かれる
走査線の位置が隣接することがないようにしている。こ
れにより間引かれる走査線が１フレーム内で隣接して表
示品位が劣化する事態を防ぐことができる。
前述の実施例では、フィールド毎に間引かれる走査線
の位置を切換えるようにしているが、本発明の他の具体
例として第８図におけるフリップフロップ回路36を、奇
数フィールドと偶数フィールドとを判別できる周知のフ
ィールド判別回路に変更し、奇数フィールドの場合に
は、垂直走査期間内で間引かれる走査線の位置を偶数フ
ィールドで間引かれる走査線の位置よりも垂直走査方向
上流側であるようにできる。第８図の例によれば、奇数
フィールドで切換え信号Ｆをハイレベルとし、偶数フィ
ールドで切換え信号Ｆをローレベルとすればよい。この
ような構成によれば、第７図を参照して説明した同一行
電極26に対して垂直走査方向に関して隣接しない走査線
に対応する映像信号が割り当てられてしまう事態を防ぐ
ことができ、この点に関する表示品位の劣化を併せて防
ぐことができる。またモード切換信号SWを設定したので
走査線数が異なるシステムに対応でき、利便性が格段に
向上される。
前述の各実施例では走査線数の７本中の１本を間引く
動作を説明したが、その他の数の走査線から１本を間引
くようにしてもよいのは勿論である。
また各実施例は液晶表示装置21として説明したが、そ
の他マトリクス方式の表示装置に関連して広く実施する
ことができる。
発明の効果 以上のように本発明によれば、複数の表示絵素が行列
状に配置された表示手段に表示を行うにあたって、表示
手段に設けられている行電極数が映像信号の１垂直走査
期間の水平走査線数より小さいとき、制御回路29は、休
止期間W1だけクロック信号発生手段からのクロック信号
を一定レベルに固定して、シフトレジスタのシフト動作
を停止するとともに、各行電極に個別的に対応するAND
ゲートのすべてを遮断状態とし、これによって簡便な構
成を用いて、映像信号の垂直走査期間の全範囲内の映像
を表示することができるようになる。
また本発明によれば、制御回路29による１フレーム内
の前記休止期間W1は列方向に沿って少なくとも１水平走
査期間を空けるように複数、発生される。これによっ
て、間引かれた水平走査線が１フレーム内で垂直走査方
向に隣接してしまう事態が防がれ、表示品質の低下を防
止することができる。
さらに本発明によれば、映像信号の１垂直走査期間中
における水平走査線数が各種異なるときにおいては、制
御回路における休止期間W1の設定数を変更すればよく、
したがって水平走査線数が異なる各種の映像信号に本発
明は対処して広範囲に本発明を実施することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の液晶表示装置21の構成を示
すブロック図、第２図は表示部22の電気的構成を示す電
気回路図、第３図は第２図の構成例の動作を示すタイム
チャート、第４図は第１図の液晶表示装置21の基本的動
作を説明するタイムチャート、第５図は本実施例の他の
動作例を説明する図、第６図は第５図の動作を説明する
タイムチャート、第７図は本実施例の作用を説明する
図、第８図は本発明の他の実施例の液晶表示装置の一部
分の構成を示すブロック図、第９図は第８図の構成の動
作を示すタイムチャート、第10図は典型的な従来例の液
晶表示装置１の構成を示すブロック図である。 10……液晶表示装置、22……表示部、23……表示絵素、
25……列電極、26……行電極、27……列電極駆動回路、
28……行電極駆動回路、29……制御回路、30……シフト
レジスタ、33……休止回路、34……７進カウンタ、35…
…間引き位置設定回路、36……フリップフロップ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数の表示絵素が行列状に配置された表示
    手段と、水平走査方向に沿う行方向の複数の表示絵素列
    の１つを選択する複数の行電極と、列方向に沿う複数の
    表示絵素列に同時に信号を印加する複数の列電極とが設
    けられ、行電極数は、映像信号の１垂直走査期間中の水
    平走査線数未満であり、映像信号に基づいて表示を行う
    表示装置において、 各列電極に映像信号に対応する表示データを出力する列
    電極駆動手段と、 各水平走査期間を周期とするクロック信号を発生するク
    ロック信号発生手段と、 クロック信号発生手段からのクロック信号に応答し、１
    水平走査期間に等しい休止期間W1だけ、そのクロック信
    号を予め定める一定レベルに固定するとともに、１フレ
    ーム内の中止期間W1は、列方向に沿って少なくとも１水
    平走査期間を空けるように複数、発生され、これによっ
    て行電極の数にほぼ等しい数の水平走査線に対応するク
    ロック信号CL1を得る制御回路29と、 各行電極の数のビット数を有し、制御回路からの休止期
    間W1が設けられたクロック信号CL1に応答して、行電極
    毎の順次的なシフト動作を行い、休止期間W1だけシフト
    動作を停止するシフトレジスタと、 各行電極に個別的に対応してそれぞれ設けられるANDゲ
    ートであって、 各ANDゲートには、シフトレジスタの各ビット毎の出力
    が対応して与えられ、これらのANDゲートに共通に、制
    御回路からの休止期間W1が設けられたクロック信号CL1
    が共通に与えられ、休止期間W1中、破断状態となるAND
    ゲートとを含むことを特徴とする表示装置。
JP1180054A 1989-07-11 1989-07-11 表示装置 Expired - Lifetime JPH088674B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1180054A JPH088674B2 (ja) 1989-07-11 1989-07-11 表示装置
US07/544,977 US5223824A (en) 1989-07-11 1990-06-28 Display apparatus with variable scan line selection
KR1019900010196A KR940000600B1 (ko) 1989-07-11 1990-07-06 표시장치
EP90307603A EP0408347B1 (en) 1989-07-11 1990-07-11 Display apparatus
DE69012246T DE69012246T2 (de) 1989-07-11 1990-07-11 Anzeigevorrichtung.
ES90307603T ES2060048T3 (es) 1989-07-11 1990-07-11 Aparato de pantalla.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1180054A JPH088674B2 (ja) 1989-07-11 1989-07-11 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8335236A Division JP3032721B2 (ja) 1996-12-16 1996-12-16 表示装置

Publications (2)

Publication Number Publication Date
JPH0344178A JPH0344178A (ja) 1991-02-26
JPH088674B2 true JPH088674B2 (ja) 1996-01-29

Family

ID=16076684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1180054A Expired - Lifetime JPH088674B2 (ja) 1989-07-11 1989-07-11 表示装置

Country Status (6)

Country Link
US (1) US5223824A (ja)
EP (1) EP0408347B1 (ja)
JP (1) JPH088674B2 (ja)
KR (1) KR940000600B1 (ja)
DE (1) DE69012246T2 (ja)
ES (1) ES2060048T3 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
US5844534A (en) * 1993-12-28 1998-12-01 Kabushiki Kaisha Toshiba Liquid crystal display apparatus
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置
JPH0836374A (ja) * 1994-07-22 1996-02-06 Sony Corp 表示装置
CN100576306C (zh) 1995-02-01 2009-12-30 精工爱普生株式会社 液晶显示装置
TW340937B (en) * 1995-09-28 1998-09-21 Toshiba Co Ltd Display controller and display control method
DE19546221A1 (de) * 1995-11-30 1998-02-12 Dietmar Dipl Ing Hennig Matrixschaltungsanordnung mit Permutations-Dekoder
KR100195276B1 (ko) * 1995-12-01 1999-06-15 윤종용 구동회로를 내장한 액정 표시장치 및 그 구동방법
FR2749431B1 (fr) * 1996-05-31 1998-08-14 Pixtech Sa Reglage de la luminosite d'ensemble d'un ecran matriciel a emission de champ
JP3572473B2 (ja) 1997-01-30 2004-10-06 株式会社ルネサステクノロジ 液晶表示制御装置
TW491954B (en) 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP3620434B2 (ja) * 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP2003005720A (ja) * 2001-06-21 2003-01-08 Matsushita Electric Ind Co Ltd 液晶表示方法、液晶表示装置、プログラム、および媒体
JP2007178784A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd 駆動装置
KR102734508B1 (ko) * 2016-11-21 2024-11-25 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시패널

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614296A (en) * 1979-07-17 1981-02-12 Matsushita Electric Industrial Co Ltd Drive gear for matrix display device
JPS57171884A (en) * 1981-03-12 1982-10-22 Victor Co Of Japan Ltd Conversion system for number of scanning lines
US4701799A (en) * 1984-03-13 1987-10-20 Sharp Kabushiki Kaisha Image display panel drive
JPH07113819B2 (ja) * 1984-11-06 1995-12-06 キヤノン株式会社 表示装置及びその駆動法
JPH0652938B2 (ja) * 1986-01-28 1994-07-06 株式会社精工舎 液晶表示装置
KR930004307B1 (ko) * 1989-06-15 1993-05-22 샤프 가부시끼가이샤 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기

Also Published As

Publication number Publication date
ES2060048T3 (es) 1994-11-16
DE69012246D1 (de) 1994-10-13
JPH0344178A (ja) 1991-02-26
KR910003561A (ko) 1991-02-27
US5223824A (en) 1993-06-29
KR940000600B1 (ko) 1994-01-26
DE69012246T2 (de) 1995-03-09
EP0408347A1 (en) 1991-01-16
EP0408347B1 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
EP0382567B1 (en) Liquid crystal display device and driving method therefor
EP0408347B1 (en) Display apparatus
JP2000206492A (ja) 液晶表示装置
JPH0695071A (ja) 液晶表示装置
JP2003140624A (ja) アクティブマトリクス型液晶表示装置
JPS6253989B2 (ja)
JPH03132274A (ja) 液晶表示装置
JP3015544B2 (ja) 液晶表示装置
JPH07168542A (ja) 液晶表示装置
JP3032721B2 (ja) 表示装置
JPH04292087A (ja) 液晶表示装置
JPS6253990B2 (ja)
JPH0537909A (ja) 液晶映像表示装置
JP2524112B2 (ja) 液晶表示装置
JPH04204890A (ja) 液晶表示装置
JP3211320B2 (ja) 液晶駆動方式
JPS6313582B2 (ja)
JPS61288579A (ja) 液晶テレビパネルの駆動方式
JPH02211784A (ja) 液晶表示装置
JP2730887B2 (ja) 液晶表示装置
JP3453199B2 (ja) マトリクス型平面ディスプレイ装置
JPH09247587A (ja) マトリクス型表示装置
JPH0616223B2 (ja) 倍速線順次走査回路
JPH07121098B2 (ja) 液晶マトリクス・パネルの駆動方法
JPH04249989A (ja) 画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14