JPS6325906Y2 - - Google Patents
Info
- Publication number
- JPS6325906Y2 JPS6325906Y2 JP1087382U JP1087382U JPS6325906Y2 JP S6325906 Y2 JPS6325906 Y2 JP S6325906Y2 JP 1087382 U JP1087382 U JP 1087382U JP 1087382 U JP1087382 U JP 1087382U JP S6325906 Y2 JPS6325906 Y2 JP S6325906Y2
- Authority
- JP
- Japan
- Prior art keywords
- rectifier circuit
- thyristor
- transistor
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000004568 cement Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、スイツチングレギユレータに関
し、特に電源投入時のスタート動作の構成に関す
る。
し、特に電源投入時のスタート動作の構成に関す
る。
従来のスイツチングレギユレータとしては第1
図〔実開昭53−52344号公報参照〕に示すような
ものがある。同図において、1がスイツチングト
ランジスタを示し、このトランジスタ1がドライ
ブ回路としてのパルス幅変調回路2の出力パルス
によつてドライブされる。第2の整流回路3〔以
下、単に整流回路と称する〕及び平滑回路25に
よつて交流電源が整流され、その整流出力がトラ
ンス4の1次コイル5aとトランジスタ1のコレ
クタ・エミツタ通路との直列接続に供給されるこ
とでチヨツピングされる。トランス4の2次コイ
ル5bに接続された整流回路6によつて出力電圧
が形成され、この出力電圧が負荷7例えばテレビ
ジヨン受像機の回路に与えられる。パルス幅変調
回路2には、その出力端子8からエラー電圧が供
給され、このエラー電圧によつて出力電圧が規定
の電圧となるようなパルス幅のドライブパルスが
生成される。トランス4のコイル5cと接続され
た整流回路9からの検出電圧と基準電圧10とが
レベル比較回路11にて比較されることで、エラ
ー電圧が形成される。エラー電圧は、負荷7に与
えられる出力電圧を抵抗分割で取り出すようにし
ても良い。
図〔実開昭53−52344号公報参照〕に示すような
ものがある。同図において、1がスイツチングト
ランジスタを示し、このトランジスタ1がドライ
ブ回路としてのパルス幅変調回路2の出力パルス
によつてドライブされる。第2の整流回路3〔以
下、単に整流回路と称する〕及び平滑回路25に
よつて交流電源が整流され、その整流出力がトラ
ンス4の1次コイル5aとトランジスタ1のコレ
クタ・エミツタ通路との直列接続に供給されるこ
とでチヨツピングされる。トランス4の2次コイ
ル5bに接続された整流回路6によつて出力電圧
が形成され、この出力電圧が負荷7例えばテレビ
ジヨン受像機の回路に与えられる。パルス幅変調
回路2には、その出力端子8からエラー電圧が供
給され、このエラー電圧によつて出力電圧が規定
の電圧となるようなパルス幅のドライブパルスが
生成される。トランス4のコイル5cと接続され
た整流回路9からの検出電圧と基準電圧10とが
レベル比較回路11にて比較されることで、エラ
ー電圧が形成される。エラー電圧は、負荷7に与
えられる出力電圧を抵抗分割で取り出すようにし
ても良い。
入力側の整流回路3の出力電圧が抵抗12及び
ツエナーダイオード13の直列接続に加えられ、
この両者の接続点がトランジスタ14のベースに
接続されている。このトランジスタ14のコレク
タには、整流回路3の出力電圧が電流制限用の抵
抗15を介して供給され、そのエミツタに現れる
電圧がパルス幅変調回路2の電源端子16に供給
されている。したがつて、電源スイツチ(図示せ
ず)がオンにされる電源投入時には、整流回路3
の出力によつてトランジスタ14がオンし、パル
ス幅変調回路2に電源電圧が与えられ、パルス幅
変調回路2からドライブパルスが発生してレギユ
レータの動作が開始される。この時のトランジス
タ14のベース電圧は、ツエナーダイオード13
のツエナー電圧となつている。そしてトランス4
のコイル5dと接続された第3の整流回路17
〔以下、単に整流回路〕から発生する電圧がトラ
ンジスタ14のエミツタに帰還されており、これ
によつてトランジスタ14がオフとなり、定常時
では、整流回路17からの電圧がパルス幅変調回
路2の電源電圧とされる。
ツエナーダイオード13の直列接続に加えられ、
この両者の接続点がトランジスタ14のベースに
接続されている。このトランジスタ14のコレク
タには、整流回路3の出力電圧が電流制限用の抵
抗15を介して供給され、そのエミツタに現れる
電圧がパルス幅変調回路2の電源端子16に供給
されている。したがつて、電源スイツチ(図示せ
ず)がオンにされる電源投入時には、整流回路3
の出力によつてトランジスタ14がオンし、パル
ス幅変調回路2に電源電圧が与えられ、パルス幅
変調回路2からドライブパルスが発生してレギユ
レータの動作が開始される。この時のトランジス
タ14のベース電圧は、ツエナーダイオード13
のツエナー電圧となつている。そしてトランス4
のコイル5dと接続された第3の整流回路17
〔以下、単に整流回路〕から発生する電圧がトラ
ンジスタ14のエミツタに帰還されており、これ
によつてトランジスタ14がオフとなり、定常時
では、整流回路17からの電圧がパルス幅変調回
路2の電源電圧とされる。
しかしながら、上述の従来のスイツチングレギ
ユレータにおいて、トランジスタ14のシヨー
ト、整流回路17のダイオードのオープン、リー
ドの断線、パルス幅変調回路2の故障などによ
り、トランジスタ14のエミツタに電圧が加わら
ないと、このトランジスタ14がオン状態のまま
となり、抵抗15及びトランジスタ14を通じて
常に電流が流れることになる。このため、消費電
力が大となり、抵抗15が発熱し、火災の危険も
生じる。また、抵抗15として消費電力の小さい
ものを使用すると、上述の場合には、抵抗15が
焼き切れてオープンとなり、火災の心配はなくな
る。しかし、故障ではないが、タイミングなどに
より、パルス幅変調回路2が動作を開始しないと
きでも、抵抗15がオープンとなり、次に再び電
源スイツチを入れたときも全くスタートせず、故
障となつてしまう問題が生じる。抵抗15として
セメント抵抗などの消費電力の大なるものを使用
すれば良いが、スペースが大となり、またコスト
が上昇するので、好ましくない。
ユレータにおいて、トランジスタ14のシヨー
ト、整流回路17のダイオードのオープン、リー
ドの断線、パルス幅変調回路2の故障などによ
り、トランジスタ14のエミツタに電圧が加わら
ないと、このトランジスタ14がオン状態のまま
となり、抵抗15及びトランジスタ14を通じて
常に電流が流れることになる。このため、消費電
力が大となり、抵抗15が発熱し、火災の危険も
生じる。また、抵抗15として消費電力の小さい
ものを使用すると、上述の場合には、抵抗15が
焼き切れてオープンとなり、火災の心配はなくな
る。しかし、故障ではないが、タイミングなどに
より、パルス幅変調回路2が動作を開始しないと
きでも、抵抗15がオープンとなり、次に再び電
源スイツチを入れたときも全くスタートせず、故
障となつてしまう問題が生じる。抵抗15として
セメント抵抗などの消費電力の大なるものを使用
すれば良いが、スペースが大となり、またコスト
が上昇するので、好ましくない。
この考案は、従来のスイツチングレギユレータ
の有する上述の問題点の解決を目的とするもので
ある。
の有する上述の問題点の解決を目的とするもので
ある。
この考案は、交流電源部に第1の整流回路と第
2の整流回路を並列に接続し、第1の整流回路を
介してサイリスタのアノード側に電源を供給し、
第2の整流回路に平滑回路を接続するとともにト
ランスの1次コイルに電源を供給し、サイリスタ
のカソードに直接第3の整流回路とドライブ回路
電源端子が並列に接続され、第3の整流回路はト
ランスの3次コイルと接続され、トランスの1次
コイルの電源を供給する側と反対側にトランジス
タのコレクタを接続し、ドライブ回路の出力側に
トランジスタのベースを接続し、トランジスタの
エミツタを接地するとともに、第1の整流回路と
サイリスタのアノードとの間に直列に正特性サー
ミスタを接続することにより、起動時にのみサイ
リスタに正常電流が流れるようにしたものとして
いる。
2の整流回路を並列に接続し、第1の整流回路を
介してサイリスタのアノード側に電源を供給し、
第2の整流回路に平滑回路を接続するとともにト
ランスの1次コイルに電源を供給し、サイリスタ
のカソードに直接第3の整流回路とドライブ回路
電源端子が並列に接続され、第3の整流回路はト
ランスの3次コイルと接続され、トランスの1次
コイルの電源を供給する側と反対側にトランジス
タのコレクタを接続し、ドライブ回路の出力側に
トランジスタのベースを接続し、トランジスタの
エミツタを接地するとともに、第1の整流回路と
サイリスタのアノードとの間に直列に正特性サー
ミスタを接続することにより、起動時にのみサイ
リスタに正常電流が流れるようにしたものとして
いる。
電源投入時は、第1の整流回路から所定の電圧
がサイリスタのアノードカソード間に加えられ
る。それと共に、サイリスタのゲートにはツエナ
ー電圧〔例えば12V〕が加えられることで、サイ
リスタがオンしサーミスタを介して正常電流が流
れ、電圧がドライブ回路電源端子に印加される。
これによつて、レギユレータの動作がスタートす
る。そして、第3の整流回路からの電圧〔例えば
15V〕がサイリスタのカソードに加えられると、
サイリスタのゲート・カソード間は、逆バイアス
となり、サイリスタがオフしスイツチングレギユ
レータとして定常状態の動作となる。
がサイリスタのアノードカソード間に加えられ
る。それと共に、サイリスタのゲートにはツエナ
ー電圧〔例えば12V〕が加えられることで、サイ
リスタがオンしサーミスタを介して正常電流が流
れ、電圧がドライブ回路電源端子に印加される。
これによつて、レギユレータの動作がスタートす
る。そして、第3の整流回路からの電圧〔例えば
15V〕がサイリスタのカソードに加えられると、
サイリスタのゲート・カソード間は、逆バイアス
となり、サイリスタがオフしスイツチングレギユ
レータとして定常状態の動作となる。
このようなスイツチングレギユレータにおい
て、整流回路のダイオードのオープン、リードの
断線、或いはパルス幅変調回路のスタートミス時
等に正特性サーミスタに長い時間電流が流れる
と、正特性サーミスタの発熱により抵抗値が上昇
して電流が減少することになり、従来のような
「抵抗の発熱・焼損」といつたような事態は、生
じることがない。
て、整流回路のダイオードのオープン、リードの
断線、或いはパルス幅変調回路のスタートミス時
等に正特性サーミスタに長い時間電流が流れる
と、正特性サーミスタの発熱により抵抗値が上昇
して電流が減少することになり、従来のような
「抵抗の発熱・焼損」といつたような事態は、生
じることがない。
また、電源スイツチをオフにすれば、時間の経
過と共に正特性サーミスタの温度が低下し、その
抵抗値が小となるので、再び電源スイツチをオン
にすることで再スタートが可能である。
過と共に正特性サーミスタの温度が低下し、その
抵抗値が小となるので、再び電源スイツチをオン
にすることで再スタートが可能である。
以下、この考案の一実施例について第2図を参
照して説明する。この一実施例では、スイツチン
グ素子として従来のトランジスタの代わりにサイ
リスタ19を用いるようにしたものである。交流
電源に整流回路3と、第1の整流回路としてのダ
イオード20を並列に接続し、ダイオード20を
介してサイリスタ19のアノード側に電源を供給
するようにしている。このサイリスタ19のアノ
ードと交流電源との間に、ダイオード20と、抵
抗15と、温度係数が正の正特性サーミスタ18
とが直列に挿入され、そのゲートが抵抗12とツ
エナーダイオード13との接続点に接続される。
このサイリスタ19のカソードがパルス幅変調回
路2の電源端子16と整流回路17に並列にそし
て直接に接続される。尚、トランジスタ1の、1
次コイル5a、パルス幅変調回路2に対する接続
関係は以下の如くなされる。トランス4の1次コ
イル5aの電源供給側、即ち、整流回路3に接続
されている側と反対側にトランジスタ1のコレク
タが接続され、パルス幅変調回路2の出力側にト
ランジスタ1のベースが接続され、トランジスタ
1のエミツタは、接地されている。
照して説明する。この一実施例では、スイツチン
グ素子として従来のトランジスタの代わりにサイ
リスタ19を用いるようにしたものである。交流
電源に整流回路3と、第1の整流回路としてのダ
イオード20を並列に接続し、ダイオード20を
介してサイリスタ19のアノード側に電源を供給
するようにしている。このサイリスタ19のアノ
ードと交流電源との間に、ダイオード20と、抵
抗15と、温度係数が正の正特性サーミスタ18
とが直列に挿入され、そのゲートが抵抗12とツ
エナーダイオード13との接続点に接続される。
このサイリスタ19のカソードがパルス幅変調回
路2の電源端子16と整流回路17に並列にそし
て直接に接続される。尚、トランジスタ1の、1
次コイル5a、パルス幅変調回路2に対する接続
関係は以下の如くなされる。トランス4の1次コ
イル5aの電源供給側、即ち、整流回路3に接続
されている側と反対側にトランジスタ1のコレク
タが接続され、パルス幅変調回路2の出力側にト
ランジスタ1のベースが接続され、トランジスタ
1のエミツタは、接地されている。
また、第3の整流回路17は、トランス4のコ
イル5dと接続されている。
イル5dと接続されている。
電源投入時には、ダイオード20からの正の半
波がサイリスタ19のアノード・カソード間に加
えられることによつてこのサイリスタ19がオン
し、レギユレータの動作がスタートする。ここ
で、サイリスタ19のゲートには、ツエナー電圧
例えば12Vが加えられている。そして、整流回路
17からの電圧、例えば15Vが電源端子16及
びサイリスタ19のカソードに加えられる。従つ
て、サイリスタ19のゲート・カソード間は逆バ
イアスとなり、そのアノードに供給される正の半
波がなくなる時に、このサイリスタ19がオフし
て定常状態の動作となる。
波がサイリスタ19のアノード・カソード間に加
えられることによつてこのサイリスタ19がオン
し、レギユレータの動作がスタートする。ここ
で、サイリスタ19のゲートには、ツエナー電圧
例えば12Vが加えられている。そして、整流回路
17からの電圧、例えば15Vが電源端子16及
びサイリスタ19のカソードに加えられる。従つ
て、サイリスタ19のゲート・カソード間は逆バ
イアスとなり、そのアノードに供給される正の半
波がなくなる時に、このサイリスタ19がオフし
て定常状態の動作となる。
かかる構成によれば、従来と同様の電源投入時
のスタート動作がなされる。これと共に、回路の
故障や、パルス幅変調回路2のスタートミス時に
正特性サーミスタ18に長い時間電流が流れる
と、素子の発熱により、その抵抗値が上昇し、抵
抗15を流れる電流が小さいものとなり、従来の
ような抵抗15の発熱が生じない。また、電源ス
イツチをオフにすれば、時間の経過と共に正特性
サーミスタ18の温度が低下し、その抵抗値が小
となるので、再び電源スイツチをオンにすること
によつてスタートすることができる。
のスタート動作がなされる。これと共に、回路の
故障や、パルス幅変調回路2のスタートミス時に
正特性サーミスタ18に長い時間電流が流れる
と、素子の発熱により、その抵抗値が上昇し、抵
抗15を流れる電流が小さいものとなり、従来の
ような抵抗15の発熱が生じない。また、電源ス
イツチをオフにすれば、時間の経過と共に正特性
サーミスタ18の温度が低下し、その抵抗値が小
となるので、再び電源スイツチをオンにすること
によつてスタートすることができる。
この考案では、スイツチングレギユレータのス
イツチング素子としてサイリスタを用い、かつサ
イリスタのアノード側に正特性サーミスタを使用
しているので、従来と同様の電源投入時のスター
ト動作がなされる。これと共に、回路の故障や、
パルス幅変調回路のスタートミス時に正特性サー
ミスタに長時間電流が流れると、素子の発熱によ
り抵抗値が上昇して電流を小さいものとでき、従
来のような抵抗の発熱・焼損を生じさせないとい
う効果がある。また、電源スイツチをオフにすれ
ば、時間の経過と共に正特性サーミスタの温度が
低下し、その抵抗値が小となるので、再び電源ス
イツチをオンにすることによつて再スタートする
ことができる。
イツチング素子としてサイリスタを用い、かつサ
イリスタのアノード側に正特性サーミスタを使用
しているので、従来と同様の電源投入時のスター
ト動作がなされる。これと共に、回路の故障や、
パルス幅変調回路のスタートミス時に正特性サー
ミスタに長時間電流が流れると、素子の発熱によ
り抵抗値が上昇して電流を小さいものとでき、従
来のような抵抗の発熱・焼損を生じさせないとい
う効果がある。また、電源スイツチをオフにすれ
ば、時間の経過と共に正特性サーミスタの温度が
低下し、その抵抗値が小となるので、再び電源ス
イツチをオンにすることによつて再スタートする
ことができる。
また、サイリスタを使用しているため、従来の
トランジスタに比べて損失、即ち素子の発熱が少
なく、小型のサイリスタによつても大型のトラン
ジスタに匹敵するような大電力を扱うことがで
き、スペースの減少と低コスト化をはかることが
できるという効果がある。さらにサイリスタはゲ
ート感度が高いのでツエナーダイオードに流れる
電流も僅かなものでよく、消費電力減少と部品の
小型化と低コスト化を図れるという効果がある。
そして更に、サーミスタとサイリスタが接続され
ていることにより、過負荷の場合に限定されるこ
となく、電流が長時間流れた場合における素子の
保護と消費電力減少といつた双方の効果をも有す
る。
トランジスタに比べて損失、即ち素子の発熱が少
なく、小型のサイリスタによつても大型のトラン
ジスタに匹敵するような大電力を扱うことがで
き、スペースの減少と低コスト化をはかることが
できるという効果がある。さらにサイリスタはゲ
ート感度が高いのでツエナーダイオードに流れる
電流も僅かなものでよく、消費電力減少と部品の
小型化と低コスト化を図れるという効果がある。
そして更に、サーミスタとサイリスタが接続され
ていることにより、過負荷の場合に限定されるこ
となく、電流が長時間流れた場合における素子の
保護と消費電力減少といつた双方の効果をも有す
る。
第1図はこの考案を適用しうる従来のスイツチ
ングレギユレータの接続図、第2図はこの考案の
一実施例の接続図である。 2……パルス幅変調回路、4……トランス、7
……負荷、13……ツエナーダイオード、1,1
4……電源端子、17……整流回路、18……正
特性サーミスタ、19……サイリスタ、25……
平滑回路。
ングレギユレータの接続図、第2図はこの考案の
一実施例の接続図である。 2……パルス幅変調回路、4……トランス、7
……負荷、13……ツエナーダイオード、1,1
4……電源端子、17……整流回路、18……正
特性サーミスタ、19……サイリスタ、25……
平滑回路。
Claims (1)
- 交流電源部に第1の整流回路と第2の整流回路
を並列に接続し、上記第1の整流回路を介してサ
イリスタのアノード側に電源を供給し、上記第2
の整流回路に平滑回路を接続するとともにトラン
スの1次コイルに電源を供給し、上記サイリスタ
のカソードに直接第3の整流回路とドライブ回路
電源端子が並列に接続され、上記第3の整流回路
は上記トランスの3次コイルと接続され、上記ト
ランスの1次コイルの電源を供給する側と反対側
にトランジスタのコレクタを接続し、上記ドライ
ブ回路の出力側に上記トランジスタのベースを接
続し、上記トランジスタのエミツタを接地すると
ともに、上記第1の整流回路と上記サイリスタの
アノードとの間に直列に正特性サーミスタを接続
することにより、起動時にのみサイリスタに正常
電流が流れるようにしたスイツチングレギユレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087382U JPS58115888U (ja) | 1982-01-29 | 1982-01-29 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1087382U JPS58115888U (ja) | 1982-01-29 | 1982-01-29 | スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115888U JPS58115888U (ja) | 1983-08-08 |
| JPS6325906Y2 true JPS6325906Y2 (ja) | 1988-07-14 |
Family
ID=30023498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1087382U Granted JPS58115888U (ja) | 1982-01-29 | 1982-01-29 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115888U (ja) |
-
1982
- 1982-01-29 JP JP1087382U patent/JPS58115888U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58115888U (ja) | 1983-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061204B2 (en) | Motor starter device having reduced power consumption | |
| JPH07123709A (ja) | 電源装置 | |
| JPS59956B2 (ja) | 放電灯点灯装置 | |
| JPH0219705B2 (ja) | ||
| JPS6325906Y2 (ja) | ||
| JPH10257759A (ja) | スイッチング電源回路 | |
| JPH08182187A (ja) | 突入電流抑制電源回路 | |
| JPH08140354A (ja) | 昇圧型アクティブフィルタの突入電流防止回路 | |
| JPH06222845A (ja) | 突入電流抑制回路 | |
| JP4734905B2 (ja) | スイッチング直流電源装置 | |
| KR960003737Y1 (ko) | 전원제어회로 | |
| JP2003333745A (ja) | 電源装置 | |
| JPH0318838Y2 (ja) | ||
| JPH07327369A (ja) | 電源装置 | |
| JPS6132897B2 (ja) | ||
| JPH0229827Y2 (ja) | ||
| JPS5825756Y2 (ja) | デンドウキノキドウホシヨウカイロ | |
| JPS6225849Y2 (ja) | ||
| JPH0145280Y2 (ja) | ||
| JPH04133665A (ja) | スイッチングレギュレータ | |
| JPS632773Y2 (ja) | ||
| JP2591887Y2 (ja) | 電磁ポンプの駆動回路 | |
| JPS5812571A (ja) | 突入電流制限回路におけるサイリスタ制御回路 | |
| JPS6331517Y2 (ja) | ||
| JPS6247010Y2 (ja) |