JPS63260331A - デ−タクロツク発生回路 - Google Patents
デ−タクロツク発生回路Info
- Publication number
- JPS63260331A JPS63260331A JP62095584A JP9558487A JPS63260331A JP S63260331 A JPS63260331 A JP S63260331A JP 62095584 A JP62095584 A JP 62095584A JP 9558487 A JP9558487 A JP 9558487A JP S63260331 A JPS63260331 A JP S63260331A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- pll
- center frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013075 data extraction Methods 0.000 claims abstract description 12
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 241000251730 Chondrichthyes Species 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）麺業上の利用分野
本発明はヘリカル、スキャン方式のディジタル、オーデ
ィオ、テープレコーダー（Ｒ−ＤＡＴ）等に使用して好
適なデータクロック発生回路に関するものである。更に
詳説すると、Ｒ−ＤＡＴの如く例えばディジタル記録領
域に記録されたｐｃＭ信号と例えばＩＢＧ（Ｉ ｎｔｅ
ｒ Ｂｌｏｃｋ Ｇａｐ）に記録された単一周波数信
号とが時分割して配列され、或はこれら両信号が時間的
に並行して配列され、且つ前記ＰＣＭ信号の最小ビット
反転周期とｎＩＪ紀単−周波数の周期とが互に相関連し
て変化する信号系において、ＰＣＭ信号を読みとるため
のデータ抽出クロックのクロック発生回路に関するもの
である。
ィオ、テープレコーダー（Ｒ−ＤＡＴ）等に使用して好
適なデータクロック発生回路に関するものである。更に
詳説すると、Ｒ−ＤＡＴの如く例えばディジタル記録領
域に記録されたｐｃＭ信号と例えばＩＢＧ（Ｉ ｎｔｅ
ｒ Ｂｌｏｃｋ Ｇａｐ）に記録された単一周波数信
号とが時分割して配列され、或はこれら両信号が時間的
に並行して配列され、且つ前記ＰＣＭ信号の最小ビット
反転周期とｎＩＪ紀単−周波数の周期とが互に相関連し
て変化する信号系において、ＰＣＭ信号を読みとるため
のデータ抽出クロックのクロック発生回路に関するもの
である。
幹）従来の技術
従来、この種り主装置の１例である回転ヘッド式のデジ
タルオーディオテープレコーダはＲ−ＤＡＴと呼ばれて
お９．記録媒体である磁気テープはヘリカルスキャンに
よシ記録され、そして各トラックにはＰＣＭｆ−デイオ
領域、サブコード領域、およびＡ’ｒＦ伽域が時分割し
て形成されている。
タルオーディオテープレコーダはＲ−ＤＡＴと呼ばれて
お９．記録媒体である磁気テープはヘリカルスキャンに
よシ記録され、そして各トラックにはＰＣＭｆ−デイオ
領域、サブコード領域、およびＡ’ｒＦ伽域が時分割し
て形成されている。
そして、ＰＣＭオーディオ領域には主情報を形成する音
声情報のＰＣＭ信号が記録され、サブコード領域には副
情報を形成する映像あるいは音声情報のＰＣＭ信号が記
録され、ＡＴＦ伽域には再生トラッキング制御用のパイ
ロット信号等が記録される。
声情報のＰＣＭ信号が記録され、サブコード領域には副
情報を形成する映像あるいは音声情報のＰＣＭ信号が記
録され、ＡＴＦ伽域には再生トラッキング制御用のパイ
ロット信号等が記録される。
また、各トラックのトレース始、終端および各領域の間
には１重ね記録の防止などを図るため。
には１重ね記録の防止などを図るため。
単一周波数信号が記録されたマージン領域が設けられて
いる。
いる。
磁気テープは１対の回転ヘッドの交互スキャンにより、
テープ速度および走行方向が記録時と同一の標準再生モ
ードで再生されたシ、或はテープ速度および走行方向の
いずれか一方または両方が記録時と異なる特殊再生モー
ドで再生される。
テープ速度および走行方向が記録時と同一の標準再生モ
ードで再生されたシ、或はテープ速度および走行方向の
いずれか一方または両方が記録時と異なる特殊再生モー
ドで再生される。
そして標準再生モードであれば、テープの各トラックが
順次にヘリカルス士ヤンされ、各１スキヤンの再生信号
は各１トラツクに記録された信号を順次に再生した信号
になり、また特殊再生モードであれば、１スキヤンによ
ってテープの複数のトラックが斜めに横切ってスキャン
されるため。
順次にヘリカルス士ヤンされ、各１スキヤンの再生信号
は各１トラツクに記録された信号を順次に再生した信号
になり、また特殊再生モードであれば、１スキヤンによ
ってテープの複数のトラックが斜めに横切ってスキャン
されるため。
各１スキヤンの再生信号は、複数のトラックそれぞれの
一部に記録された信号を合成した信号になる。
一部に記録された信号を合成した信号になる。
そして、再生されたＰＣＭ信号（以下再生ｐ。
ＭＰｉ号と称する）は、その最小ビット反転周期が再生
モードによって異なるとともに、再生中のテープ速度の
変動などによっても変化する。したがって、再生モード
の如何にかかわらず、再生信号から再生ＰＣＭｉ号を正
確に抜取って再生処理するには、たとえば、Ｐ＋生ＰＣ
Ｍ信号の最小ビット反転周期に追従して再生ＰＣＭ信号
の抜取りクロック生成回路を制御し、再生ＰＣＭ信号の
抜取シクロツクの周波数ｔ−最小ビット反転周期に追従
して可変制御する必要がある。
モードによって異なるとともに、再生中のテープ速度の
変動などによっても変化する。したがって、再生モード
の如何にかかわらず、再生信号から再生ＰＣＭｉ号を正
確に抜取って再生処理するには、たとえば、Ｐ＋生ＰＣ
Ｍ信号の最小ビット反転周期に追従して再生ＰＣＭ信号
の抜取りクロック生成回路を制御し、再生ＰＣＭ信号の
抜取シクロツクの周波数ｔ−最小ビット反転周期に追従
して可変制御する必要がある。
本件出願人が先に昭和６１年５月３１日に出願した特願
昭６１−１２６７１９号の出願の明細書および図面には
、つぎに説明する第１あるいは第２の構成の最小ビット
反転周期検出回路（チャンネルクロック周波数検出器ン
を設け、該検出回路の最小ビット反転周期に比例した電
圧の検出信号にもとづき、抜取りクロック生成回路の電
圧制御発振器の発振周波数可変範囲を再生モードに応じ
て移動可変し、再生モードの如何にかかわらず。
昭６１−１２６７１９号の出願の明細書および図面には
、つぎに説明する第１あるいは第２の構成の最小ビット
反転周期検出回路（チャンネルクロック周波数検出器ン
を設け、該検出回路の最小ビット反転周期に比例した電
圧の検出信号にもとづき、抜取りクロック生成回路の電
圧制御発振器の発振周波数可変範囲を再生モードに応じ
て移動可変し、再生モードの如何にかかわらず。
抜取りクロックの周波数を常に再生ＰＣＭ信号の最小ビ
ット反転周期に追従して制御することが記載されている
。
ット反転周期に追従して制御することが記載されている
。
つぎに、第１．第２の構成の最小ビット反転周期検出回
路について説明する。
路について説明する。
まず、第１の構成の最小ビット反転周期検出回路を説明
する。当該検出回路はほぼ第４図に示すように構成され
、同図において、（１）は磁気テープ。
する。当該検出回路はほぼ第４図に示すように構成され
、同図において、（１）は磁気テープ。
（２）は回転ヘッドであり１回転ヘッドがらは再生信号
（以下ＲＦ倍信号称するンが取り出される。ＰＬＬ回路
は位相比較器（３）、低域通過フィルタ（４）。
（以下ＲＦ倍信号称するンが取り出される。ＰＬＬ回路
は位相比較器（３）、低域通過フィルタ（４）。
加算器（５）および電圧制御発振器（ＶＣｔＯ）（６１
から構成される。そして位相比較器（３）にはへラド（
２］から供給される単一周波数信号とＶＣＯ（６１から
の帰還信号とが供給される。（７）は周波数／電圧変換
回路、（８１はサンプルホールド回路、（９）はモード
信号発生回路、 （１ＧはＡＭ検波回路、ａυは非反転
入力端子（＋）が検波回路部に接続された電圧比較回路
であり１反転入力端子（−）にはオン、トラック状態検
出用の基準電圧（１７Ｊが印加されている。（１３１は
ヘッド切換え用のパルス信号（以下ＳＷ倍信号称する）
の入力端子、ａ４はゲート回路、（１５は比較回路１１
１１の出力およびゲート回路α４の出力信号が入力され
るアンドゲートである。（８）はアンドグー）［１５１
の出力信号によってＦ−Ｖ変換回路（７）の出力信号を
サンプルホールドするサンプルホールド回路であり、コ
ンデンサａｅにホールドされたホールド信号を加算器（
）の入力端子に出力する。そして第４因において、Ｆ−
４変換器（７）、ｆンプルホールド回路（８）、モード
信号発生回路（９）およびコンデンサＷｅようなる触手
ビット反転検出回路は前述のマージン領域に記録された
単一周波数信号の再生周波数の変動から再生ＰＣＭ信号
の最小ビット反転周期の変動を検出する。
から構成される。そして位相比較器（３）にはへラド（
２］から供給される単一周波数信号とＶＣＯ（６１から
の帰還信号とが供給される。（７）は周波数／電圧変換
回路、（８１はサンプルホールド回路、（９）はモード
信号発生回路、 （１ＧはＡＭ検波回路、ａυは非反転
入力端子（＋）が検波回路部に接続された電圧比較回路
であり１反転入力端子（−）にはオン、トラック状態検
出用の基準電圧（１７Ｊが印加されている。（１３１は
ヘッド切換え用のパルス信号（以下ＳＷ倍信号称する）
の入力端子、ａ４はゲート回路、（１５は比較回路１１
１１の出力およびゲート回路α４の出力信号が入力され
るアンドゲートである。（８）はアンドグー）［１５１
の出力信号によってＦ−Ｖ変換回路（７）の出力信号を
サンプルホールドするサンプルホールド回路であり、コ
ンデンサａｅにホールドされたホールド信号を加算器（
）の入力端子に出力する。そして第４因において、Ｆ−
４変換器（７）、ｆンプルホールド回路（８）、モード
信号発生回路（９）およびコンデンサＷｅようなる触手
ビット反転検出回路は前述のマージン領域に記録された
単一周波数信号の再生周波数の変動から再生ＰＣＭ信号
の最小ビット反転周期の変動を検出する。
すなわち、入力端子体）およびい）にそれぞれ第５図（
ａ）および０）のＲＦ傷信号よびＳＷ倍信号入力される
と、Ｆ−Ｖ変換回路（７）によってＲＦ傷信号周波数が
電圧に疋換されるとともに、ＡＭ検波回路ＣＩＧによっ
てＲＦ傷信号ＡＭ検波され、検波回路（１（１から比較
回路αＤに同図（０）の検波信号が出力される。
ａ）および０）のＲＦ傷信号よびＳＷ倍信号入力される
と、Ｆ−Ｖ変換回路（７）によってＲＦ傷信号周波数が
電圧に疋換されるとともに、ＡＭ検波回路ＣＩＧによっ
てＲＦ傷信号ＡＭ検波され、検波回路（１（１から比較
回路αＤに同図（０）の検波信号が出力される。
さらに、検波回路（ｌ［Ｉの検波信号の電圧と、入力端
子（１２１の基準電圧、すなわち第５１／（Ｃ）の１点
鎖線の基準電圧が比較回路（ｉｌｌによって比較され、
このとき比較回路αυからは、同図（（Ｌ）に示すよう
に、ｆン、トラック状態のＲＦ信号期間のパルス幅のゲ
ート信号が出力される。
子（１２１の基準電圧、すなわち第５１／（Ｃ）の１点
鎖線の基準電圧が比較回路（ｉｌｌによって比較され、
このとき比較回路αυからは、同図（（Ｌ）に示すよう
に、ｆン、トラック状態のＲＦ信号期間のパルス幅のゲ
ート信号が出力される。
また、入力端子σ３のＳＷ倍信号もとづき、ゲート回路
ａ４は第５図（＋３）のゲート信号、すなわち検出すべ
き単一周波数信号が記録されたマージン領域の再生予想
期間のパルス幅のゲート信号を形成して出力する。
ａ４は第５図（＋３）のゲート信号、すなわち検出すべ
き単一周波数信号が記録されたマージン領域の再生予想
期間のパルス幅のゲート信号を形成して出力する。
そして、比較回路［１１，ゲート回路ａ４のゲート信号
が重なる期間、すなわち検出すべき単一周波数信号の鴇
生検出期間に、アンドゲートα９からサンプルホールド
回路（８）に第１４図（ｆ）のゲート信号が出力され、
該ゲート信号により、サンプルホールド回路（８）がＦ
−■変換回路（７）の出力信号をサンプルホールドし、
このとき変換回路（７）の出力信号の電圧がＲＦ傷信号
含まれた単一周波数信号の再生周波数に応じて変化する
ため、サンプルホールド回路（８）から出力されるホー
ルド信号の電圧も、単一周波数信号の鴇生周波数に応じ
て反化し、該ホールド信号が再生ｐａＭ信号の最小ビッ
ト反転周期の検出信号になる。
が重なる期間、すなわち検出すべき単一周波数信号の鴇
生検出期間に、アンドゲートα９からサンプルホールド
回路（８）に第１４図（ｆ）のゲート信号が出力され、
該ゲート信号により、サンプルホールド回路（８）がＦ
−■変換回路（７）の出力信号をサンプルホールドし、
このとき変換回路（７）の出力信号の電圧がＲＦ傷信号
含まれた単一周波数信号の再生周波数に応じて変化する
ため、サンプルホールド回路（８）から出力されるホー
ルド信号の電圧も、単一周波数信号の鴇生周波数に応じ
て反化し、該ホールド信号が再生ｐａＭ信号の最小ビッ
ト反転周期の検出信号になる。
サンプルホールド回路（８）の出力信号は、電圧制御発
振器のＰＬＬ制御回路内の加算器（５）に入力され、該
加算器によ５．ＰＬＬ制御によって形成された制御電圧
信号とサンプルホールド回路（８）の出力信号とが加算
され、加算器の出力信号により。
振器のＰＬＬ制御回路内の加算器（５）に入力され、該
加算器によ５．ＰＬＬ制御によって形成された制御電圧
信号とサンプルホールド回路（８）の出力信号とが加算
され、加算器の出力信号により。
電圧制御発振器が制御される。
而して、ヘッド（２）から取り出されたＰＣＭ信号およ
び単一周波数信号は図番（３＋（４１（５１（６＋の回
路で構成されるＰＬＬ回路によるデータ抽出クロックの
発生に使用される。また一方、上述の如く、ヘッド（２
＋から取力出された信号は図番（７］（８１（９１およ
びαｅの回路で構成される最小ビット反転周期検出回路
にも入力される。ここでは、Ｆ−Ｖ変換器（７）により
入力信号の周波数に対応する電圧を出力すると共に、単
一周波数信号領域を検出するモード信号発生器（９）に
より単一周波数信号領域を示すゲート信号を発生し、こ
の信号によりサンプルホールド回路（８１’１ＯＮ１０
ＦＦする事によシホールドコンデンナａｅに常に最小ビ
ット反転周期に応じた電圧をホールドする。この電圧が
加算アンプ（５）によりＰＬＬ部のコントロール電圧に
加算される事により、を圧制御発振器（６）の周波数可
変範囲が制御され、ヘッド（２）から供給される入力Ｐ
ＣＭ信号の最小ビット反転周期の変動幅の如何にかかわ
らず。
び単一周波数信号は図番（３＋（４１（５１（６＋の回
路で構成されるＰＬＬ回路によるデータ抽出クロックの
発生に使用される。また一方、上述の如く、ヘッド（２
＋から取力出された信号は図番（７］（８１（９１およ
びαｅの回路で構成される最小ビット反転周期検出回路
にも入力される。ここでは、Ｆ−Ｖ変換器（７）により
入力信号の周波数に対応する電圧を出力すると共に、単
一周波数信号領域を検出するモード信号発生器（９）に
より単一周波数信号領域を示すゲート信号を発生し、こ
の信号によりサンプルホールド回路（８１’１ＯＮ１０
ＦＦする事によシホールドコンデンナａｅに常に最小ビ
ット反転周期に応じた電圧をホールドする。この電圧が
加算アンプ（５）によりＰＬＬ部のコントロール電圧に
加算される事により、を圧制御発振器（６）の周波数可
変範囲が制御され、ヘッド（２）から供給される入力Ｐ
ＣＭ信号の最小ビット反転周期の変動幅の如何にかかわ
らず。
常にデータ抽出クロックを発生できるようにしている。
つぎに、第２の構成の最小ビット反転周期検出回路を説
明する。当該検出回路は１回転ヘッドの回転速度すなわ
ちスキャン速度の検出信号とテープ走行速度の検出信号
とにもとづき、予め設定された演算式の演算を行なう演
算回路からなり、演算によってサンプルホールド回路（
８）の出力信号と同様の信号を出力する。
明する。当該検出回路は１回転ヘッドの回転速度すなわ
ちスキャン速度の検出信号とテープ走行速度の検出信号
とにもとづき、予め設定された演算式の演算を行なう演
算回路からなり、演算によってサンプルホールド回路（
８）の出力信号と同様の信号を出力する。
すなわち、Ｒ−ＤＡＴには、再生モードによらず、再生
ＰＣＭ信号に追従して抜取りクロックの周波数を制御し
、再生ＰＣＭ信号の再生を行なうため、従来、前述の第
１あるいは第２の構成の最小ビット反転周期検出回路が
設けられている。
ＰＣＭ信号に追従して抜取りクロックの周波数を制御し
、再生ＰＣＭ信号の再生を行なうため、従来、前述の第
１あるいは第２の構成の最小ビット反転周期検出回路が
設けられている。
なお、抜取りクロックの周波数を制御する代わフに、た
とえば最小ビット反転周期検出回路の検出信号によシ、
再生サーボ回路を制御して回転ヘッドのスキャン速度を
制御し、テープとヘッドの相対速度を、再生ＰＣＭ信号
に追従して可変制御し、ｐ＋生ＰＣＭ信号を再生するこ
とも可能である。
とえば最小ビット反転周期検出回路の検出信号によシ、
再生サーボ回路を制御して回転ヘッドのスキャン速度を
制御し、テープとヘッドの相対速度を、再生ＰＣＭ信号
に追従して可変制御し、ｐ＋生ＰＣＭ信号を再生するこ
とも可能である。
また、Ｒ−ＤＡＴ以外の回転ヘッド式のテープレコーダ
およびディスク再生装置などのこの種再生装置、すなわ
ち少な（ともＰＣＭ信号と単一周波数信号が時分割記録
された磁気テープ、磁気ディスクなどの記録媒体を再生
する再生装置においても、再生ＰＣＭ信号の再生などを
行なうため。
およびディスク再生装置などのこの種再生装置、すなわ
ち少な（ともＰＣＭ信号と単一周波数信号が時分割記録
された磁気テープ、磁気ディスクなどの記録媒体を再生
する再生装置においても、再生ＰＣＭ信号の再生などを
行なうため。
前述の第１．第２の構成の最小ビット反転周期検出回路
と同様の蚊小ビット反転周期検出回路を設ける必要があ
る。
と同様の蚊小ビット反転周期検出回路を設ける必要があ
る。
なお、最小ビット反転周期検出回路としては。
本件発明者と同一発明者によってなされた特願昭６１−
２４９１２５号（昭和６１年１０月２０日出願）、およ
び特願昭６１−２４９１２６号（昭和６１年１０月２０
日出願）に記載の如き技術もある。
２４９１２５号（昭和６１年１０月２０日出願）、およ
び特願昭６１−２４９１２６号（昭和６１年１０月２０
日出願）に記載の如き技術もある。
（ハ）発明が解決しようとする問題点
このような先願の技術では、入力単一周波数信号の周波
数変動に応じた電圧を電圧制御発振器の入力に加算する
事によシＰＬＬの動作範囲を変化させているため、Ｆ−
Ｖ変換器（７）の入出力特性と。
数変動に応じた電圧を電圧制御発振器の入力に加算する
事によシＰＬＬの動作範囲を変化させているため、Ｆ−
Ｖ変換器（７）の入出力特性と。
電圧制御発振器（６）の入出力特性を一致させる必要が
ある。これを第４図により説明する。今、Ｒ−ＤＡＴを
例にとると、前述の先願特願昭６１−１２６７１９号に
示される様に、検出すべき単一周波数信号の周波数ｆｃ
ｏｎｔｆ。
ある。これを第４図により説明する。今、Ｒ−ＤＡＴを
例にとると、前述の先願特願昭６１−１２６７１９号に
示される様に、検出すべき単一周波数信号の周波数ｆｃ
ｏｎｔｆ。
ｆａｏｎｔ−％ｆａｈ（但しｆａｈ−？、４０８ＭＨ１
Ｎ ）とすると、第６図のようにＦ−Ｖ変換器の入出力
特性については入力周波数を２倍にしたものを縦軸にと
ると、電圧制御発振器の入出力時性と比較できる。第６
因において、ｆｌにおける電圧はＦ−ＶカーブとｖＣＯ
カーブ共同−値をとっているため電圧制御発振器の中心
周波数は、入力ＰＣＭ信号の鮫小ビット反転周期に応じ
たものとなる。
Ｎ ）とすると、第６図のようにＦ−Ｖ変換器の入出力
特性については入力周波数を２倍にしたものを縦軸にと
ると、電圧制御発振器の入出力時性と比較できる。第６
因において、ｆｌにおける電圧はＦ−ＶカーブとｖＣＯ
カーブ共同−値をとっているため電圧制御発振器の中心
周波数は、入力ＰＣＭ信号の鮫小ビット反転周期に応じ
たものとなる。
しかし、第４図の左右両端付近ではｙ−ｖカーブとｖＯ
ｏカーブの傾斜が異なるため、Ｆ−４変換器（７）に３
Ａｆ２の周波数信号が入力された場合、電圧制御発振器
（６）の入力には電圧ｖ２が供給され。
ｏカーブの傾斜が異なるため、Ｆ−４変換器（７）に３
Ａｆ２の周波数信号が入力された場合、電圧制御発振器
（６）の入力には電圧ｖ２が供給され。
電圧制御発振器の中心周波数はΔｆ２の誤差をもったｆ
２’に設定される。さらにＦ−■変換器に％ｆｓの周
波数信号が入力された場合には、ＶＣＯ特性の非直線性
が加わって電圧制御発振器の中心周波数はさらに大きな
誤差（Δｆ３）をもったｆＳ′に設定される。すなわち
、従来技術ではＶＣＯ特性の傾斜及び非直線性のばらつ
きによって望ましい中心周波数の設定が不可能になると
いう問題点がある。
２’に設定される。さらにＦ−■変換器に％ｆｓの周
波数信号が入力された場合には、ＶＣＯ特性の非直線性
が加わって電圧制御発振器の中心周波数はさらに大きな
誤差（Δｆ３）をもったｆＳ′に設定される。すなわち
、従来技術ではＶＣＯ特性の傾斜及び非直線性のばらつ
きによって望ましい中心周波数の設定が不可能になると
いう問題点がある。
本発明はこのような問題点を解決するものである。
に）問題点を解決するための手段
本発明では、中心周波数制御モードにおいて。
ＰＬＩ、部から出力される中心周波数信号と、検出すべ
き単一周波数信号の周波数を比較し、その誤差電圧をＰ
ＬＬ部にフィードバックする事によりＰＬＬ部に含まれ
る電圧制御発振器の入出力特性の傾斜及び直線性に関係
なく正確に中心周波数を設定可能とし、上記の問題点を
解決する。
き単一周波数信号の周波数を比較し、その誤差電圧をＰ
ＬＬ部にフィードバックする事によりＰＬＬ部に含まれ
る電圧制御発振器の入出力特性の傾斜及び直線性に関係
なく正確に中心周波数を設定可能とし、上記の問題点を
解決する。
（ホ）作 用
本発明のブロック回路構成図を第１因に示し。
Ｒ−Ｄ Ａ Ｔ ｔ−例にとったよシ詳細なブロック図
を第２因に示す。次に本発明の動作について第２因と共
に説明する。なお、第２図において樗４図と同一回路に
ついては同一符号をつけて示すことにする。
を第２因に示す。次に本発明の動作について第２因と共
に説明する。なお、第２図において樗４図と同一回路に
ついては同一符号をつけて示すことにする。
まず、ＰＣＭ信号及び単一周波数信号が因番（３）（４
１＋５１（６１で構成されるＰＬＬ部に入力される。モ
−ド信号発生器（９）により電子スイッチｔｉＤがＰＬ
Ｌモード側（匂に設定されると、 （３１（４１（５１
（６１のＰＬＬ部は閉ループを形成し、前記ＰＣＭ信号
に位相同期したデータ抽出クロックが生成される。また
スイッチ（１７１が中心周波数制御側（６）に設定され
ると、加算アンプ（５）の一方に定電圧発生器賭から一
定電圧が供給され、加算アンプ（５）の他方に入力され
る電圧に応じて１圧制御発振器の中心周波数が制御され
る。
１＋５１（６１で構成されるＰＬＬ部に入力される。モ
−ド信号発生器（９）により電子スイッチｔｉＤがＰＬ
Ｌモード側（匂に設定されると、 （３１（４１（５１
（６１のＰＬＬ部は閉ループを形成し、前記ＰＣＭ信号
に位相同期したデータ抽出クロックが生成される。また
スイッチ（１７１が中心周波数制御側（６）に設定され
ると、加算アンプ（５）の一方に定電圧発生器賭から一
定電圧が供給され、加算アンプ（５）の他方に入力され
る電圧に応じて１圧制御発振器の中心周波数が制御され
る。
さらに、検出すべき単一周波数はＦ−Ｖｉ換器（Ｂ）（
至）に入力され１周波数に応じた電圧に変換される。ま
た、この例では検出すべき皐−周波数信号ｆｃｏｎｔと
データ抽出りａツク周波数ｆａｈ の関係は ｆｃｏｎｔｗ％、ｆｃｈ であるため、″＆Ｌ圧制御発伽器（６）の出力も阿分周
器＋２３１を通った後、Ｆ−Ｖ変換器俤）Ｃ！ｌ）と同
一の入出力特性をもったＦ−１７変換器体）αｌにより
電圧に変換される。ここではＦ−Ｖ変換器ＧＡ）（１１
との）■の特性を変える事により１％分周器Ｇ１に省く
事も可能である。ｐ−ｖ変換器囚（匂から出力される電
圧差は誤差アンプｒ２１１によシ十分アンプされる。モ
ード信号発生器（９）によりサンプルホールドスイッチ
ｃ！３が導通する中心周波数制御モードでは誤差電圧が
コントロール電圧に加算され、中心周波数ｆＯがｆ ｏ
ｗ２ｆｃｏｎｔ となる様に負帰還がかかる。モード信号発生器（９）に
よりスイッチのが遮断されると、誤差電圧がホールドコ
ンデンサ（ｌｅにホールドされ、中心周波数が固定され
る。
至）に入力され１周波数に応じた電圧に変換される。ま
た、この例では検出すべき皐−周波数信号ｆｃｏｎｔと
データ抽出りａツク周波数ｆａｈ の関係は ｆｃｏｎｔｗ％、ｆｃｈ であるため、″＆Ｌ圧制御発伽器（６）の出力も阿分周
器＋２３１を通った後、Ｆ−Ｖ変換器俤）Ｃ！ｌ）と同
一の入出力特性をもったＦ−１７変換器体）αｌにより
電圧に変換される。ここではＦ−Ｖ変換器ＧＡ）（１１
との）■の特性を変える事により１％分周器Ｇ１に省く
事も可能である。ｐ−ｖ変換器囚（匂から出力される電
圧差は誤差アンプｒ２１１によシ十分アンプされる。モ
ード信号発生器（９）によりサンプルホールドスイッチ
ｃ！３が導通する中心周波数制御モードでは誤差電圧が
コントロール電圧に加算され、中心周波数ｆＯがｆ ｏ
ｗ２ｆｃｏｎｔ となる様に負帰還がかかる。モード信号発生器（９）に
よりスイッチのが遮断されると、誤差電圧がホールドコ
ンデンサ（ｌｅにホールドされ、中心周波数が固定され
る。
このような動作によりＲ−ＤＡＴの場合なら。
少なくともヘッドの半回転に１回、中心周波数がｆＱｈ
に調整され、！圧制御発振器の特性制限を受ける事なく
、Ｆ’ＯＭ信号のデータ抽出クロックが生成される。
に調整され、！圧制御発振器の特性制限を受ける事なく
、Ｆ’ＯＭ信号のデータ抽出クロックが生成される。
なお、モード信号発生器（９）としては、前述の３件の
本件出願人の先願に記載されている回路の他。
本件出願人の先願に記載されている回路の他。
単一周波数領域が検出できる回路であれば、どの様なも
のでも艮い。
のでも艮い。
（へ）他の実施例
第５図は本発明の他の実施例を示す。第３図では単一周
波数信号のＦ−Ｖ変換出力をホールドするコンダンｆ（
至）と電子スイッチＱ４．（ハ）を追加する事により、
Ｆ−Ｖ変換器（２０を共有している。これにより、第２
図の様なＰ−Ｖ変換器（４）とＦ−Ｖ変換器（Ｂ）の特
性のばらつきを考慮する８訣がなくなる。また誤差電圧
出力＋２８を、電圧制御発振器（６１０入力コントロー
ル電圧に加算するのではなく、電圧制御発振器（６）の
可変範囲を直接制御する事により電圧制御発振器の可変
範囲を大きくとる必要がなくなり、電圧制御発振器の設
計が容易になる。
波数信号のＦ−Ｖ変換出力をホールドするコンダンｆ（
至）と電子スイッチＱ４．（ハ）を追加する事により、
Ｆ−Ｖ変換器（２０を共有している。これにより、第２
図の様なＰ−Ｖ変換器（４）とＦ−Ｖ変換器（Ｂ）の特
性のばらつきを考慮する８訣がなくなる。また誤差電圧
出力＋２８を、電圧制御発振器（６１０入力コントロー
ル電圧に加算するのではなく、電圧制御発振器（６）の
可変範囲を直接制御する事により電圧制御発振器の可変
範囲を大きくとる必要がなくなり、電圧制御発振器の設
計が容易になる。
（ト） 発明の効果
本発明の回路によれば、Ｐ Ｌ Ｌの中心周波数クロッ
クの周波数をＰＣＭ信号の最小ビット反転周期に応じた
ものに調整する際、ＰＬＬの中心周波数と入力される単
一周波数信号の周波数を比較する事により負帰還ループ
を形成しているため、使用する電圧制御発振器の入出力
特性の制限を受けずに、触手ビット反転周期が変動する
ＰＣＭ信号に位相同期したデータ抽出クロックを生成で
きるという効果がある。
クの周波数をＰＣＭ信号の最小ビット反転周期に応じた
ものに調整する際、ＰＬＬの中心周波数と入力される単
一周波数信号の周波数を比較する事により負帰還ループ
を形成しているため、使用する電圧制御発振器の入出力
特性の制限を受けずに、触手ビット反転周期が変動する
ＰＣＭ信号に位相同期したデータ抽出クロックを生成で
きるという効果がある。
第１図は本発明のデータクロック発生回路のブロック図
、第２図は本発明のブロック−回路図、第６因は本発明
の他の実施例を示すブロック回路図。 第４図は本発明の先願の従来回路を示すブロック回路因
、第５図は第４因を説明するための図面。 第６図はＦ−Ｖ変換器と電圧制御発振器の入出力特性の
相違を示す内面である。 （３）・・・位相比較器、（４）・・・低域通過フィル
タ、（５）・・・加算回路、（６）・・・電圧制御発振
器、 （７１（１９■Ｑ７）・・・Ｆ−■変換器、（８
）・・・サンプルホールド回路、（９）・・・モード信
号発生器、αｅ（１）・・・電圧ホールドコンデンサ。 （１７）１２３２４（ハ）・・・電子スイッチ、ｕ秒・
・・定電圧発生器。
、第２図は本発明のブロック−回路図、第６因は本発明
の他の実施例を示すブロック回路図。 第４図は本発明の先願の従来回路を示すブロック回路因
、第５図は第４因を説明するための図面。 第６図はＦ−Ｖ変換器と電圧制御発振器の入出力特性の
相違を示す内面である。 （３）・・・位相比較器、（４）・・・低域通過フィル
タ、（５）・・・加算回路、（６）・・・電圧制御発振
器、 （７１（１９■Ｑ７）・・・Ｆ−■変換器、（８
）・・・サンプルホールド回路、（９）・・・モード信
号発生器、αｅ（１）・・・電圧ホールドコンデンサ。 （１７）１２３２４（ハ）・・・電子スイッチ、ｕ秒・
・・定電圧発生器。
Claims (3)
- （１）少くともＰＣＭ信号と単一周波数信号とが時分割
して配列され、或は前記両信号が時間的に並行して配列
され且つ前記ＰＣＭ信号の最小ビット反転周期と前記単
一周波数の周期とが互に相関連して変化する信号系にお
ける該ＰＣＭ信号を読みとるためのデータ抽出クロック
発生回路であって、 （ａ）位相比較器に入力されるＰＣＭ信号に位相同期し
たデータ抽出用クロックを発生するＰＬＬ回路と、 （ｂ）所望時に該ＰＬＬループの一部を遮断して切換接
続され且つ該ＰＬＬ回路の出力クロックの中心周波数ク
ロックを該ＰＬＬ回路から発生させるように制御する中
心周波数発生用回路と、（ｃ）前記単一周波数信号と前
記中心周波数クロックの周波数を比較して、前記所望時
に前記ＰＬＬ回路の出力中心周波数を、入力されるＰＣ
Ｍ信号の最小ビット反転周期に対応するように前記ＰＬ
Ｌ回路の電圧制御発振器の制御電圧を補正する制御電圧
補正回路と を備え、前記信号系のＰＣＭ信号の最小ビット反転周期
の変動の如何にかかわらず、常にＰＣＭ信号に位相同期
したデータ抽出クロックを発生することを特徴とするデ
ータクロック発生回路。 - （２）前記ＰＬＬループの一部を遮断して前記中心周波
数発生用回路を前記ＰＬＬループの一部に切換接続する
動作は前記ＰＬＬ回路の動作中であるＰＬＬモードと所
望時の非ＰＬＬモードを判別するモード判別回路によっ
て切換接続することを特徴とする特許請求の範囲第１項
に記載のデータクロック発生回路。 - （３）所望時とは前記単一周波数信号を利用して前記Ｐ
ＬＬ内の電圧制御発振器の中心周波数を補正する時であ
ることを特徴とする特許請求の範囲第１項および第２項
に記載のデータクロック発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095584A JPH0748723B2 (ja) | 1987-04-17 | 1987-04-17 | デ−タクロツク発生回路 |
| CA000553002A CA1274284A (en) | 1987-04-17 | 1987-11-27 | Circuit for producing clock signal for reproducing pcm signal |
| EP87117589A EP0286727B1 (en) | 1987-04-17 | 1987-11-27 | Circuit for producing clock signal for reproducing PCM signal |
| DE3789957T DE3789957T2 (de) | 1987-04-17 | 1987-11-27 | Schaltungsanordnung zur Generierung eines Taktsignals zur Wiedergabe eines PCM-Signals. |
| KR1019870013503A KR930009537B1 (ko) | 1986-05-31 | 1987-11-28 | Pcm 신호 재생용 클럭 형성 회로 |
| US07/126,974 US4868689A (en) | 1987-04-17 | 1987-11-30 | Circuit for producing clock signal for reproducing PCM signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095584A JPH0748723B2 (ja) | 1987-04-17 | 1987-04-17 | デ−タクロツク発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260331A true JPS63260331A (ja) | 1988-10-27 |
| JPH0748723B2 JPH0748723B2 (ja) | 1995-05-24 |
Family
ID=14141632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095584A Expired - Lifetime JPH0748723B2 (ja) | 1986-05-31 | 1987-04-17 | デ−タクロツク発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4868689A (ja) |
| EP (1) | EP0286727B1 (ja) |
| JP (1) | JPH0748723B2 (ja) |
| CA (1) | CA1274284A (ja) |
| DE (1) | DE3789957T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045956A (en) * | 1987-12-01 | 1991-09-03 | Matsushita Electric Industrial Co., Ltd. | Data reproducing apparatus |
| US4982305A (en) * | 1988-02-25 | 1991-01-01 | Sony Corporation | Tape recorder with automatic pause mode setting |
| DE3912838A1 (de) * | 1989-04-19 | 1990-10-25 | Thomson Brandt Gmbh | Pll-schaltung zum erzeugen eines taktsignals in einem recorder |
| US5162762A (en) * | 1991-03-25 | 1992-11-10 | At&T Bell Laboratories | Phase-lock loop with adaptive scaling element |
| JP3153928B2 (ja) * | 1992-02-20 | 2001-04-09 | ソニー株式会社 | 信号再生装置 |
| US5457581A (en) * | 1992-04-10 | 1995-10-10 | Ampex Corporation | Timing recovery on longitudinal magnetic tape record channels based on capstan velocity feed forward |
| US5311178A (en) * | 1992-08-14 | 1994-05-10 | Silicon Systems, Inc. | Method for processing sample values in an RLL channel |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| CN104242925B (zh) * | 2013-06-18 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 频率产生装置、方法与设备 |
| CN105227179B (zh) * | 2014-05-28 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 振荡电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2480473B1 (fr) * | 1980-04-11 | 1987-03-20 | Gaston Dreyfus Alain | Procede et appareil de restitution d'un signal enregistre sur un support defilant |
| JPS58220226A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 位相ロツクル−プ制御回路 |
| GB2138227B (en) * | 1983-04-12 | 1987-02-04 | Sony Corp | Digital video tape recorder apparatus |
| JPS59207068A (ja) * | 1983-05-10 | 1984-11-24 | Panafacom Ltd | フロツピイデイスク装置 |
| CA1253619A (en) * | 1985-04-22 | 1989-05-02 | Sony Corporation | Apparatus for reproducing a digital signal |
-
1987
- 1987-04-17 JP JP62095584A patent/JPH0748723B2/ja not_active Expired - Lifetime
- 1987-11-27 DE DE3789957T patent/DE3789957T2/de not_active Expired - Fee Related
- 1987-11-27 EP EP87117589A patent/EP0286727B1/en not_active Expired - Lifetime
- 1987-11-27 CA CA000553002A patent/CA1274284A/en not_active Expired - Fee Related
- 1987-11-30 US US07/126,974 patent/US4868689A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3789957T2 (de) | 1995-01-05 |
| EP0286727A3 (en) | 1990-02-07 |
| DE3789957D1 (de) | 1994-07-07 |
| EP0286727B1 (en) | 1994-06-01 |
| JPH0748723B2 (ja) | 1995-05-24 |
| CA1274284A (en) | 1990-09-18 |
| EP0286727A2 (en) | 1988-10-19 |
| US4868689A (en) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3982277A (en) | Timing-error compensation for low-speed tape systems | |
| JPS63260331A (ja) | デ−タクロツク発生回路 | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| JPH0760542B2 (ja) | 読取りヘッド位置を決定する方法および装置 | |
| KR100242899B1 (ko) | 디지탈 신호 재생 장치 | |
| JP3894170B2 (ja) | 再生装置及びトラッキング方法 | |
| KR100197095B1 (ko) | 디지탈 신호의 자기기록 재생장치 | |
| JP2570773B2 (ja) | トラッキング方式 | |
| JPH0787364B2 (ja) | クロツク再生位相同期回路 | |
| JPS6358645A (ja) | デイジタル磁気記録再生装置 | |
| JP2505905B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| KR900008730Y1 (ko) | 디지틀 오디오 테이프레코더의 데이터 재생클럭 발생회로 | |
| JPH087408A (ja) | トラッキング制御装置 | |
| JPS59172112A (ja) | 磁気記録再生装置 | |
| JPH0578097B2 (ja) | ||
| JPS6256591B2 (ja) | ||
| JPH0787365B2 (ja) | クロツク再生位相同期回路 | |
| JPS6384207A (ja) | Ｐｌｌ制御回路 | |
| JPH0322645B2 (ja) | ||
| JPS6383947A (ja) | デイジタル磁気記録再生装置 | |
| JPH0552579B2 (ja) | ||
| JPH0581980B2 (ja) | ||
| JPH0461654A (ja) | 磁気記録再生装置 | |
| JPH0221450A (ja) | 再生装置の制御装置 | |
| JPH059859B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |