JPS63263844A - 符号変換回路 - Google Patents
符号変換回路Info
- Publication number
- JPS63263844A JPS63263844A JP62096261A JP9626187A JPS63263844A JP S63263844 A JPS63263844 A JP S63263844A JP 62096261 A JP62096261 A JP 62096261A JP 9626187 A JP9626187 A JP 9626187A JP S63263844 A JPS63263844 A JP S63263844A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bits
- outputs
- program signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高品質プログラム信号コーデックに関し、特
にＣＣＩＴＴ勧告Ｊ４１あるいはＪ４２における瞬時圧
伸方式により符号化を行ない、 ＰＣＭ １次群、特に
北米系の１．５４４ Ｍｂ／ｓ伝送路にインターフェイ
スするものに関する。
にＣＣＩＴＴ勧告Ｊ４１あるいはＪ４２における瞬時圧
伸方式により符号化を行ない、 ＰＣＭ １次群、特に
北米系の１．５４４ Ｍｂ／ｓ伝送路にインターフェイ
スするものに関する。
ＣＣＩＴＴ勧告Ｊ４１あるいはＪ４２によるコーデック
の出力信号のフォーマットは、第２図の様に規定されて
いる。したがって、電話チャネルにおける各ビットとの
対応を考えた時に、 Ｖａｒｌａｎｔ ＡではＣＨｎ、
ＣＨｎ＋１．ＣＨｎ＋２のいずれもが、全０となる可能
性がある。また＋ Ｍａｒｉａｎｔ Ｂでは。
の出力信号のフォーマットは、第２図の様に規定されて
いる。したがって、電話チャネルにおける各ビットとの
対応を考えた時に、 Ｖａｒｌａｎｔ ＡではＣＨｎ、
ＣＨｎ＋１．ＣＨｎ＋２のいずれもが、全０となる可能
性がある。また＋ Ｍａｒｉａｎｔ Ｂでは。
ＣＨｎ＋、に相当する８ビットが全０となる可能性があ
る。北米系のＰＣＭ １次群である１、５４４Ｍｂ／ｓ
の伝送路においては、クロック抽出のため１／８以上の
密度で・ぐルスがあること、即ちデータが１であること
が要求されている。これを保証するために。
る。北米系のＰＣＭ １次群である１、５４４Ｍｂ／ｓ
の伝送路においては、クロック抽出のため１／８以上の
密度で・ぐルスがあること、即ちデータが１であること
が要求されている。これを保証するために。
北米系のＰＣＭ １次群にインターフェイスする伝送装
置では、電話チャネルに対応する各８ビットが全′０”
であった時には、その８ ｂｉｔのうちシダナリングに
対する影響がなく信号の伝送に対する影響の少ない第７
ビットを強制的に１”に変換する。
置では、電話チャネルに対応する各８ビットが全′０”
であった時には、その８ ｂｉｔのうちシダナリングに
対する影響がなく信号の伝送に対する影響の少ない第７
ビットを強制的に１”に変換する。
ところがプログラム信号用フォーマットでの対応するビ
ットは、 Ｖａｒｉａｎｔ Ａでは第８．第１０゜第６
ビットであり、またＶＩＬｒｉａｎｔ Ｂでは第Ａピッ
トである。これらのビットには、比較的ＭＳＢに近いビ
ットが含まれるので、前述した様に強制的に“１＃に変
換されると、大きな雑音を１発生することになる欠点が
ある。
ットは、 Ｖａｒｉａｎｔ Ａでは第８．第１０゜第６
ビットであり、またＶＩＬｒｉａｎｔ Ｂでは第Ａピッ
トである。これらのビットには、比較的ＭＳＢに近いビ
ットが含まれるので、前述した様に強制的に“１＃に変
換されると、大きな雑音を１発生することになる欠点が
ある。
本発明の目的は、上記欠点を除去し、高品質なプログラ
ム信号を出力することができる符号変換回路を提供する
ことにある。
ム信号を出力することができる符号変換回路を提供する
ことにある。
本発明によれば、 ＣＣＩＴＴ勧告Ｊ４１あるいはＪ４
２における瞬時圧伸方式を用いるプログラム信号コーデ
ックにおいて、 ＰＣＭ信号に変換されたプログラム信
号の電話チャネルに対応する８ビット毎の全０を検出し
、検出信号を出力する全Ｏ検出回路と、前記プログラム
信号を受け、前記全Ｏ検出回路から前記検出信号を受け
たときのみ、上記８ビット毎の内のＬＳＢを“ＩＩｎに
反転して出力し。
２における瞬時圧伸方式を用いるプログラム信号コーデ
ックにおいて、 ＰＣＭ信号に変換されたプログラム信
号の電話チャネルに対応する８ビット毎の全０を検出し
、検出信号を出力する全Ｏ検出回路と、前記プログラム
信号を受け、前記全Ｏ検出回路から前記検出信号を受け
たときのみ、上記８ビット毎の内のＬＳＢを“ＩＩｎに
反転して出力し。
その他のときは、前記プログラム信号をそのまま出力す
るビット反転回路を有することを特徴とする符号変換回
路が得られる。
るビット反転回路を有することを特徴とする符号変換回
路が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例である。図において。
３は、 ＰＣＭプログラム信号入力端子、ｌはＰα符号
化されたプログラム信号の電話ＣＨに相当する８ビット
毎の全０を検出し、検出信号を出力する全０検出回路、
２は前記全Ｏ検出回路１から検出信号を受けたときのみ
該当する８ビットのうちのＬＳＢを１″に反転して出力
端子４に出力し、その他のときは、前記プログラム信号
をそのまま出力端子４に出力する符号反転回路である。
化されたプログラム信号の電話ＣＨに相当する８ビット
毎の全０を検出し、検出信号を出力する全０検出回路、
２は前記全Ｏ検出回路１から検出信号を受けたときのみ
該当する８ビットのうちのＬＳＢを１″に反転して出力
端子４に出力し、その他のときは、前記プログラム信号
をそのまま出力端子４に出力する符号反転回路である。
したがって、符号反転回路２の出力では、相当する電話
チャネル８ビットが全Ｏとなることはなくなる。このた
め、この出力が北米系ＰＣＭ １次群にインターフェイ
スする伝送装置に入力されても。
チャネル８ビットが全Ｏとなることはなくなる。このた
め、この出力が北米系ＰＣＭ １次群にインターフェイ
スする伝送装置に入力されても。
全Ｏが検出されることはなく、大きな雑音を発生するこ
とはない。
とはない。
以上説明したように１本発明は全０検出回路と。
符号反転回路を用いることにより、北米系ＰＣＭ１次群
にインターフェイスするプログラム信号コーデックを使
用する時に、インターフェイス装置が有する全０抑圧回
路の影響を避け、高品質なプログラム信号を伝送するこ
とができる。
にインターフェイスするプログラム信号コーデックを使
用する時に、インターフェイス装置が有する全０抑圧回
路の影響を避け、高品質なプログラム信号を伝送するこ
とができる。
なお、欧州系ＰＣＭ １次群にインターフェイスする装
置は、伝送路符号としてＨＤＢ−３を使用することが多
いので、前記の様な問題は発生しない。
置は、伝送路符号としてＨＤＢ−３を使用することが多
いので、前記の様な問題は発生しない。
第１図は本発明の一実施例による符号変換回路である。
第２図はＣＣＩＴＴ勧告Ｊ４１３）るいはＪ４２による
コーデックの出力信号のフォーマントを説明するための
図である。 ｌ・・・全Ｏ検出回路、２・・・符号反転回路、３・・
・ＰＣＭノログラム信号入力端子、４・・・Ｐ Ｃｖｌ
プログラム信号出力端子。
コーデックの出力信号のフォーマントを説明するための
図である。 ｌ・・・全Ｏ検出回路、２・・・符号反転回路、３・・
・ＰＣＭノログラム信号入力端子、４・・・Ｐ Ｃｖｌ
プログラム信号出力端子。
Claims (1)
- １、ＣＣＩＴＴ勧告Ｊ４１あるいはＪ４２における瞬時
圧伸方式を用いるプログラム信号コーデックにおいて、
ＰＣＭ信号に変換されたプログラム信号の電話チャネル
に対応する８ビット毎の全０を検出し、検出信号を出力
する全０検出回路と、前記プログラム信号を受け、前記
全０検出回路から前記検出信号を受けたときのみ、上記
８ビット毎の内のＬＳＢを“１”に反転して出力し、そ
の他のときは、前記プログラム信号をそのまま出力する
とビット反転回路とを有することを特徴とする符号変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096261A JPS63263844A (ja) | 1987-04-21 | 1987-04-21 | 符号変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096261A JPS63263844A (ja) | 1987-04-21 | 1987-04-21 | 符号変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63263844A true JPS63263844A (ja) | 1988-10-31 |
Family
ID=14160236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62096261A Pending JPS63263844A (ja) | 1987-04-21 | 1987-04-21 | 符号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63263844A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769511A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Digital modulation and demodulation system |
-
1987
- 1987-04-21 JP JP62096261A patent/JPS63263844A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769511A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Digital modulation and demodulation system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| US3500247A (en) | Non-linear pulse code modulation with threshold selected sampling | |
| JPS59134933A (ja) | ブロツクスケ−ルパルス符号変調デジタル符号化及び復号化方法 | |
| US4230908A (en) | Telephone summing circuit | |
| JPS6016777B2 (ja) | 信号伝送方式 | |
| US4507792A (en) | PCM Encoder conformable to the A-law | |
| JPS63263844A (ja) | 符号変換回路 | |
| JPS5866440A (ja) | 波形符号化方式 | |
| KR940006010B1 (ko) | 전전자 교환기의 u-LAW, A-LAW 상호 변환장치. | |
| JP2874458B2 (ja) | Ａｄｐｃｍチャンネル盤 | |
| JPS6152699A (ja) | デイジタル音声加算器 | |
| JPH01208931A (ja) | 補助伝送路伝送方式 | |
| JPS6370619A (ja) | Ｐｃｍ信号符号器 | |
| JPS6349952B2 (ja) | ||
| JP3134509B2 (ja) | 音声符号化・復号化装置 | |
| JPS59219050A (ja) | 秘匿制御端子付符号変換器 | |
| JPH0434339B2 (ja) | ||
| JPS63208333A (ja) | Ｐｃｍ信号復号器 | |
| JPS61281745A (ja) | 多値ベ−スバンド信号発生回路 | |
| JPS6335144B2 (ja) | ||
| JPH06120929A (ja) | アナログ伝送回路 | |
| JPS6017256B2 (ja) | 符号化および復号に共通ｄａ変換器を用いるｐｃｍ符号化／復号装置 | |
| Shimokura | A self-framing PCM system | |
| JPH03133214A (ja) | 符号変換回路 | |
| JPH05260195A (ja) | デジタル電話会議装置 |