JPS63266364A - ピ−クホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ピークホールド情報の保持精度を高めたピ
ークホールド回路に関する。

〔従来の技術〕

従来、交流信号のエンベロープを検出する場合、第３図
に示すようなピークホールド回路が用いられる。このピ
ークホールド回路は、演算増幅器を用いるとともに、入
力信号Ｖｉのピーク値を保持させるためのキャパシタ２
を設置し、キャパシタ２の保持電圧と入力端子４に加え
られる入力信号Ｖｉとを比較するために差動回路６を成
す一対のトランジスタ８．１０を設置したものである。

トランジスタ８．１０はエミッタを共通にし、動作電流
！０を流すために定電流源１２が設置されている。そし
て、各トランジスタ８．１０のコレクタ側には負荷とし
て電流ミラー回路を構成するトランジスタ１４．１６が
設置されている。

入力信号Ｖｉのピーク値を検出してトランジスタ８が導
通すると、トランジスタ１４．１６の電流ミラー効果を
通してトランジスタ１６のコレクタから出力トランジス
タ１８側に電流が流れ、その電流がキャパシタ２の充電
電流となる。これによって、キャパシタ２には入力信号
ＶＬのピーク値が保持されるとともに、キャパシタ２の
充電電圧は、定電流源２０を通して定電流Ｉで放電され
る。すなわち、キャパシタ２の充放電を通じ、刻々と変
化する入力信号Ｖｉのピーク値がキャパシタ２に保持さ
れ、出力信号ＶＯとして取り出されるのである。

〔発明が解決しようとする問題点〕

ところで、このようなピークホールド回路において、ト
ランジスタ１０は、第４図に示すように構成されている
。たとえば、Ｐ型の半導体基板２２に高濃度のＮ型の埋
込みＮ２４が設置された後、表面層にＮ型のエピタキシ
ャル層２６が設置されている。エピタキシャル層２６は
、Ｐ型の分離領域２８によって一定の範囲に区画されて
他のエピタキシャル層２６ａ、２６ｂと分離されて、ト
ランジスタ１０のコレクタＣを成している。そして、こ
のエピタキシャル層２６の表面層にＰ型の導電領域３０
をベースＢとして設置し、この導電領域３０の内部にＮ
型の導電領域３２を選択的に設置してエミッタＥとする
とともに、コレクタ電極としての導電領域３４を設置し
ているのである。

このようなトランジスタ１０には、構造的に分離領域２
８をコレクタ、導電領域３０をエミッタ、導電領域３４
をベースとする寄生トランジスタ３６が生起する。これ
を回路的に表現すると、第３図に破線で示すように、寄
生トランジスタ３６はトランジスタ１０のコレクタにベ
ース、トランジスタ１０のベースにエミッタを接続し、
コレクタを接地したものとなる。

このため、入力端子４のレベルが高（Ｈ）レベルから低
（Ｌ）レベルに移行すると、トランジスタ８が導通から
非導通、トランジスタ１０が非導通から導通に移行し、
やがて、トランジスタ１０は飽和状態に移行する。この
とき、寄生トランジスタ３６が動作状態となり、キャパ
シタ２に保持されている入力信号Ｖｉのピーク値が寄生
トランジスタ３６のエミッタ・コレクタ間を通して半導
体基板２２側に特定の時定数を以て放電されることにな
る。たとえば、入力端子４に第２図のＡに示す入力信号
Ｖｉが加えられた場合、キャパシタ２に保持されている
ピーク値は、第２図の已に一点鎖線Ｂ２で示すように、
寄生トランジスタ３６を通して放電され、キャパシタ２
に保持されたピークホールド情報としての出力信号Ｖｏ
が損なわれることになる。

そこで、この発明は、このようなキャパシタに保持され
たピークホールド情報の保持精度を高め、ピークホール
ド情報の信頼性を高めたものである。

〔問題点を解決するための手段〕

この発明のピークホールド回路は、第１図に示すように
、人力信号Ｖｉのピーク値を保持させるキャパシタ２と
、このキャパシタ２に保持させたピーク値と、ピーク値
を保持すべき入力信号Ｖｉとを比較する差動回路６と、
この差動回路６に設置されてキャパシタ２の充電電圧が
ベースに加えられるトランジスタ１０に、該トランジス
タ１０が飽和状態に至るのを検出してその飽和を阻止す
る電流を供給する飽和阻止回路３８とを備えたものであ
る。

〔作　　　用〕

差動回路６は入力信号Ｖｉとキャパシタ２に保持されて
いる電圧との比較を行い、入力信号Ｖｉのピーク値がキ
ャパシタ２に保持される。飽和阻止回路３８は、差動回
路６を成す一方のトランジスタ１０が飽和状態に移行す
る状態を捉えて、該トランジスタ１０に対して飽和状態
への移行を阻止する。これによって、寄生トランジスタ
３６の動作が抑制され、キャパシタ２に保持されている
電圧が寄生トランジスタ３６を通して放電されるのを防
止することができる。

〔実　施　例〕

第１図は、この発明のピークホールド回路の実施例を示
す。

入力信号Ｖｉのピーク値を保持させるためのキャパシタ
２が設置され、このキャパシタ２の保持電圧と入力端子
４に加えられる入力信号Ｖｉとを比較するために差動回
路６を成す一対のトランジスタ８．１０が設置されると
ともに、出力トランジスタ１８および定電流源２０が設
置されており、ピークホールド回路としての基本的な構
成は、第３図に示したピークホールド回路と同様である
。

したがって、差動回路６によるピーク値の検出に応じた
キャパシタ２の充放電を通じ、刻々と変化する入力信号
Ｖｉのピーク値がキャパシタ２に保持されるのである。

そして、このようなピークホールド回路において、トラ
ンジスタ１０が飽和状態になる場合を検出してトランジ
スタ１０のコレクタに飽和状態への移行を阻止する電流
を供給する飽和阻止回路３８が設置されている。この飽
和阻止回路３８は、トランジスタ８．１０の共通のエミ
ッタに対してダイオード４０．４２を介してベースを接
続したトランジスタ４４を設置し、このトランジスタ４
４は、そのエミッタをトランジスタ１０のコレクタに接
続し、そのコレクタを電源側に接続するとともに、ベー
ス・コレクタ間に定電流源４６を設置したものである。

このように構成されたことによって、サンプル動作にお
いて、入力端子４に加えられる入力信号Ｖｉが低レベル
に移行した場合、トランジスタ８が非導通、トランジス
タ１０が導通した際に、トランジスタ１０が飽和状態へ
移行するのを検出する。すなわち、トランジスタ１ｏが
飽和状態に移行すると、そのコレクタ電位は低レベルに
移行するが、そのレベルが、トランジスタ４４が導通ず
る電位、すなわち、トランジスタ４４のベース電位から
ダイオード４０の順方向降下電圧ｖＦだけ低下した電位
に移行すると、トランジスタ４４は導通を開始し、トラ
ンジスタ４４に定電流源４６からの定電流ＩＰに応じた
電流ＩＱがトランジスタ１０のコレクタに供給される。

この電流１ｏは、トランジスタ１０が飽和状態への移行
を開始すると同時に流れるので、トランジスタ１ｏの飽
和状態への移行が阻止されることになり、一時的に差動
回路６の動作が停止される。

このようにトランジスタ１０の飽和阻止によって、寄生
トランジスタ３６の動作が禁止されるので、キャパシタ
２に保持されているピークホールド情報が寄生トランジ
スタ３６を通して喪失される不都合を回避することがで
きる。

たとえば、入力端子４に第２図のＡに示す入力信号Ｖｉ
が加えられた場合、その入力信号Ｖｉが低レベルに移行
する区間において、キャパシタ２に保持されているピー
ク値は、第２図のＢの実線Ｂｌに示すように、次のピー
ク値の到来まで保持されることになり、ピークホールド
情報としての出力信号■０が損なわれることがない。

そして、このように寄生トランジスタ３６によるキャパ
シタ２の放電が阻止される結果、精度の良いピークホー
ルド動作が得られるので、キャパシタ２の容量を小さく
することができる。

〔発明の効果〕

この発明によれば、寄生トランジスタによるキャパシタ
の放電を阻止するので、キャパシタに保持されるピーク
ホールド情報の信頼性を高め、ピークホールド情報を保
持するキャパシタの小型化を図ることができる。

【図面の簡単な説明】

第１図はこの発明のピークホールド回路の実施例を示す
回路図、第２図は第１図に示したピークホールド回路の
動作を示す図、第３図は一般的なピークホールド回路を
示す回路図、第４図は第３図に示したピークホールド回
路のキャパシタの放電路を成す寄生トランジスタの生起
を示す図である。 ２・・・キャパシタ ６・・・差動回路 １０・・・トランジスタ ３８・・・飽和阻止回路

Claims (1)

1. 【特許請求の範囲】 　入力信号のピーク値を保持させるキャパシタと、この
   キャパシタに保持させたピーク値と、ピーク値を保持す
   べき入力信号とを比較する差動回路と、 この差動回路に設置されてキャパシタの充電電圧がベー
   スに加えられるトランジスタに、該トランジスタが飽和
   状態に至るのを検出してその飽和を阻止する電流を供給
   する飽和阻止回路とを備えたピークホールド回路。