JPS63267064A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS63267064A JPS63267064A JP62099853A JP9985387A JPS63267064A JP S63267064 A JPS63267064 A JP S63267064A JP 62099853 A JP62099853 A JP 62099853A JP 9985387 A JP9985387 A JP 9985387A JP S63267064 A JPS63267064 A JP S63267064A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converter
- clamp
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオ信号を一4/D変換するためのクランプ
回路に係り、特に電源電圧の変動に対して安定なA/D
変換が可能なりランプ回路に関する。
回路に係り、特に電源電圧の変動に対して安定なA/D
変換が可能なりランプ回路に関する。
ディジタル方式のテレビジ璽ンシステムにおいては A
/v変換処理前のクランプレベルを正確に設定する必要
がある。
/v変換処理前のクランプレベルを正確に設定する必要
がある。
その理由の1つは A/D変換器のダイナミックレンジ
内に信号を入力するためである。A/D変換器のダイナ
ミックレンジを少しでもはずれて信号がA/D変換器に
入力されると、その後信号がディジタル信号に変換され
ても、ダイナミックレンジを越えた部分の情報が欠落し
ているので、後の処理が正しく行われなくなるからであ
る。
内に信号を入力するためである。A/D変換器のダイナ
ミックレンジを少しでもはずれて信号がA/D変換器に
入力されると、その後信号がディジタル信号に変換され
ても、ダイナミックレンジを越えた部分の情報が欠落し
ているので、後の処理が正しく行われなくなるからであ
る。
また、他の理由として、ディジタル処理でペデスタルレ
ベル(黒レベル)のつけかえ等の処理を行うときに A
/、変換前のクランプレベルが正確に定っていた・いと
、黒レベルが変化してしまう可能性が生じるということ
である。
ベル(黒レベル)のつけかえ等の処理を行うときに A
/、変換前のクランプレベルが正確に定っていた・いと
、黒レベルが変化してしまう可能性が生じるということ
である。
従来、このような問題を解決した装置として。
例えば特開昭58−5.11785号があげられる。こ
の装置は、A/D変換後のディジタル信号から、クラン
プレベルを制御する信号を作成し、それからケA変換し
てアナログ信号になおしクランクレベルを制御していた
。
の装置は、A/D変換後のディジタル信号から、クラン
プレベルを制御する信号を作成し、それからケA変換し
てアナログ信号になおしクランクレベルを制御していた
。
上記従来技術は、クランプ回路を制御するための制御信
号をアナログに変換するケA変換品等が必要であり、ハ
ードウェアが複雑なものになるという問題がありた・ 本発明の目的は、制御信号用のケA変換器を設けること
なしに、安定なりランプレベルを再生するクランプ回路
を提供することにある。
号をアナログに変換するケA変換品等が必要であり、ハ
ードウェアが複雑なものになるという問題がありた・ 本発明の目的は、制御信号用のケA変換器を設けること
なしに、安定なりランプレベルを再生するクランプ回路
を提供することにある。
上記目的は、アナログビデオ信号をディジタル信号に変
換するA/D変換器と、上記A/、変換器の基準電圧を
発生する第1と第2の基準電圧源と。
換するA/D変換器と、上記A/、変換器の基準電圧を
発生する第1と第2の基準電圧源と。
上記A/D変換器前段に配置されるアナログクランプ回
路からなるクランプ回路において、上記第1と第2の基
準電圧源から第3の基準電圧を発生する第3の基準電圧
源を設け、上記第3の基準電圧源出力により上記アナロ
グクランプ回路のクランプレベルを制御することにより
、達成される。
路からなるクランプ回路において、上記第1と第2の基
準電圧源から第3の基準電圧を発生する第3の基準電圧
源を設け、上記第3の基準電圧源出力により上記アナロ
グクランプ回路のクランプレベルを制御することにより
、達成される。
上記第1と第2の基準電圧源はA/D変換器が入力ビデ
オ信号をディジタル値へ変換するための基準電圧を与え
る。また第3の基準電圧源は第1と第2の基準電圧源を
係数倍して得られるので、第1と第2の基準電圧が変動
した場合にも必ず第1と第2の基準電圧によって与えら
れるA/D変換器のダイナミックレンジ内の所定電圧と
なる。したがって第3の基準電圧を用いてアナログクラ
ンプすれば、必ずビデオ信号はA/、変換器のダイナミ
ックレンジをはずれることなく、安定したクランプ動作
が可能となる。
オ信号をディジタル値へ変換するための基準電圧を与え
る。また第3の基準電圧源は第1と第2の基準電圧源を
係数倍して得られるので、第1と第2の基準電圧が変動
した場合にも必ず第1と第2の基準電圧によって与えら
れるA/D変換器のダイナミックレンジ内の所定電圧と
なる。したがって第3の基準電圧を用いてアナログクラ
ンプすれば、必ずビデオ信号はA/、変換器のダイナミ
ックレンジをはずれることなく、安定したクランプ動作
が可能となる。
以下1本発明の一実施例を第1図により説明する。第1
図において、101はビデオ信号、102は差動増幅器
、103は低域通過フィルタ(LP! ) 。
図において、101はビデオ信号、102は差動増幅器
、103は低域通過フィルタ(LP! ) 。
104はアナログ−ディジタル変換器(A/D変換器)
105はディジタルビデオ信号、 106g、1066
は基準電圧、 107g、11)7Aは基準電圧源、1
08は基準電圧源、109は差動増幅器、110はクラ
ンプレベル制御回路、111はクランプパルス、112
はコンデンサである。
105はディジタルビデオ信号、 106g、1066
は基準電圧、 107g、11)7Aは基準電圧源、1
08は基準電圧源、109は差動増幅器、110はクラ
ンプレベル制御回路、111はクランプパルス、112
はコンデンサである。
次に第1図のクランプ回路の動作説明をする。
ビデオ信号101は、ます差動増幅器102によりコン
デンサ112の保持している電圧分だけ直流がシフトさ
れ、その後LPF 105によりビデオ信号1010所
用帯域以外の雑音成分を除去される。そしてAID変換
器104によりアナログ−ディフタル変換されディジタ
ルビデオ信号105となりディジタル処理回路へ送られ
る。本発明においてはディジタル処理回路については直
接関係が無いので説明を省く。
デンサ112の保持している電圧分だけ直流がシフトさ
れ、その後LPF 105によりビデオ信号1010所
用帯域以外の雑音成分を除去される。そしてAID変換
器104によりアナログ−ディフタル変換されディジタ
ルビデオ信号105となりディジタル処理回路へ送られ
る。本発明においてはディジタル処理回路については直
接関係が無いので説明を省く。
一方、基準電圧源107m、 107Aは、A/D変換
器104に入力されるビデオ信号101をアナログ−デ
ィジタル変換するための基準電圧106α、106bを
発生する手段である。この基準電圧106α、106b
はそれぞれアナログ−ディジタル変換処理を行う際の上
限の電圧Vrafl+と、下限の電圧Vrgf+−とい
う2つの基準電圧である。そし【このVraf+十 と
1’rmf1−とを、第3の基準電圧源108により分
圧して第3の基準電圧を発生させる。この基準電圧源1
07α、 107A、 108の具体的な回路を第2図
に示す。
器104に入力されるビデオ信号101をアナログ−デ
ィジタル変換するための基準電圧106α、106bを
発生する手段である。この基準電圧106α、106b
はそれぞれアナログ−ディジタル変換処理を行う際の上
限の電圧Vrafl+と、下限の電圧Vrgf+−とい
う2つの基準電圧である。そし【このVraf+十 と
1’rmf1−とを、第3の基準電圧源108により分
圧して第3の基準電圧を発生させる。この基準電圧源1
07α、 107A、 108の具体的な回路を第2図
に示す。
まず基準電圧源107g、107Aについて説明すると
。
。
電源電圧VCeを3つの抵抗R□、 R1ff1+ I
mにより所定の電圧を得、バッファ回路201 、20
2を通して、基準電圧106α、106bであるi’r
げ1+とVrafl−を発生させる。また第3の基準電
圧源108は、基準電圧106α、 106&をさらに
抵抗R141R2%により分圧し、所定の電圧を得、そ
してバッファ回路203を通して第3の基準電圧204
を発生させる。以上が基準電圧源107α、 107A
、 108の説明である。
mにより所定の電圧を得、バッファ回路201 、20
2を通して、基準電圧106α、106bであるi’r
げ1+とVrafl−を発生させる。また第3の基準電
圧源108は、基準電圧106α、 106&をさらに
抵抗R141R2%により分圧し、所定の電圧を得、そ
してバッファ回路203を通して第3の基準電圧204
を発生させる。以上が基準電圧源107α、 107A
、 108の説明である。
そして第1図の説明にもどると、差動増幅器109によ
り、 LPF 103出力と、第3の基準電圧源108
出力であるVrafSとの差電圧を出力させる。
り、 LPF 103出力と、第3の基準電圧源108
出力であるVrafSとの差電圧を出力させる。
この差動増幅器109の具体的な回路例を第3図に示す
。第3図において、 TrHBとRSSは定電流回路を
構成している。また、信号電流iは、第3図に−示すよ
うに、R8,、R−0,RH4eRsaと流れるので。
。第3図において、 TrHBとRSSは定電流回路を
構成している。また、信号電流iは、第3図に−示すよ
うに、R8,、R−0,RH4eRsaと流れるので。
端子302の電圧一端子301の電圧=(Rss ”
Rsa )×iとなる。出力電圧303はR,、X<に
等しいから結局出力電圧303 = R,鵞/ (Rs
s”R54) ×(端子301.302閘の電圧)とな
り、入力電圧に応じた出力電圧を得ることができる。な
お、この例では負荷なRHI * RSSという抵抗で
構成したが、もちろんアクティブ負荷を用いて構成して
もよい。
Rsa )×iとなる。出力電圧303はR,、X<に
等しいから結局出力電圧303 = R,鵞/ (Rs
s”R54) ×(端子301.302閘の電圧)とな
り、入力電圧に応じた出力電圧を得ることができる。な
お、この例では負荷なRHI * RSSという抵抗で
構成したが、もちろんアクティブ負荷を用いて構成して
もよい。
そしてこのようにして得られたLPF 103出力と第
3の基準電圧源108出力であるl’rafsとの差電
圧を、クランプレベル制御回路110により、黒レベル
期間のみ導通させてコンデンサ112に保持させる。ま
た、黒レベル期間以外の時にはクランプレベル制御回路
110をOFFさせてコンデンサ112の電圧が変化し
ないように保つ。
3の基準電圧源108出力であるl’rafsとの差電
圧を、クランプレベル制御回路110により、黒レベル
期間のみ導通させてコンデンサ112に保持させる。ま
た、黒レベル期間以外の時にはクランプレベル制御回路
110をOFFさせてコンデンサ112の電圧が変化し
ないように保つ。
ここでこのクランプレベル制御回路110の一具体例を
第4図に示す、 401,402は入出力線、403は
アナログスイッチである。クランプパルス111はアナ
ログスイッチ4030制御端子に与えられ。
第4図に示す、 401,402は入出力線、403は
アナログスイッチである。クランプパルス111はアナ
ログスイッチ4030制御端子に与えられ。
クランプパルス111がONの時は、入出力線401゜
402が短絡され、クランプパルス111がOFFの時
は入出力線401,402間が開放となる。したがりて
クランプパルス111がONの時は差動増幅器109出
力がコンデンサ112に書き込まれる1反対にクランプ
パルス111がOFFの時は差動増幅器109出力とコ
ンデンサ112とが開放され、クランプパルス111が
ON期間に書き込まれた電圧が保持される。
402が短絡され、クランプパルス111がOFFの時
は入出力線401,402間が開放となる。したがりて
クランプパルス111がONの時は差動増幅器109出
力がコンデンサ112に書き込まれる1反対にクランプ
パルス111がOFFの時は差動増幅器109出力とコ
ンデンサ112とが開放され、クランプパルス111が
ON期間に書き込まれた電圧が保持される。
さらに、他のクランプレベル制御回路110の具体例を
第3図に示す。Tr□〜Trlはトランジスタ。
第3図に示す。Tr□〜Trlはトランジスタ。
R□〜R1は抵抗、501は制御入力であり1本実施例
では差動増幅器109出力が接続され、502はバイア
スである。クランプパルス111はTr @yをオン。
では差動増幅器109出力が接続され、502はバイア
スである。クランプパルス111はTr @yをオン。
オフするレベルで供給する。上記クランプパルス111
はトランジスタTr@1をオン、オフさせる事によって
、愚レベル期間のみ、Tr@@とRSSとから成る電流
源回路を動作させるようにする。制御入力501がバイ
アス502より小さくなるとトランジスタTr□のコレ
クタ電流はトランジスタTr@4のコレクタ電流より少
なくなる。一方、R11* RSSとトランジスタTr
@1 * 7’rHからなるカレントミラー回路により
トランジスタT r @ KとTrHHのコレクタ電流
は等しくなる。したがりてトランジスタTr@Hのコレ
クタ電流はトランジスタTr@4のコレクタ電流と等L
<、)ランジスタT r @ Bへ流せない電流がコン
デンサ112への充電電流となる。また、制御入力50
1がバイアス502より大きくなるとトランジスタTr
5 Bのコレクタ電流はトランジスタTr@4のコレ
クタ電流より多くなる。この場合でもカレントミラー回
路によりトランジスタTr□とTrHのコレクタ電流は
等しいことから、トランジスタTr @ Bからトラン
ジスタT r @ Bへ流れる電流の不足分がコンデン
サ112からの放電電流で補われる。したがって第3図
のクランプレベル制御回路でも差動増幅器109出力に
応じたクランプパルス期間の電圧をコンデンサ112に
保持させることが可能となる。
はトランジスタTr@1をオン、オフさせる事によって
、愚レベル期間のみ、Tr@@とRSSとから成る電流
源回路を動作させるようにする。制御入力501がバイ
アス502より小さくなるとトランジスタTr□のコレ
クタ電流はトランジスタTr@4のコレクタ電流より少
なくなる。一方、R11* RSSとトランジスタTr
@1 * 7’rHからなるカレントミラー回路により
トランジスタT r @ KとTrHHのコレクタ電流
は等しくなる。したがりてトランジスタTr@Hのコレ
クタ電流はトランジスタTr@4のコレクタ電流と等L
<、)ランジスタT r @ Bへ流せない電流がコン
デンサ112への充電電流となる。また、制御入力50
1がバイアス502より大きくなるとトランジスタTr
5 Bのコレクタ電流はトランジスタTr@4のコレ
クタ電流より多くなる。この場合でもカレントミラー回
路によりトランジスタTr□とTrHのコレクタ電流は
等しいことから、トランジスタTr @ Bからトラン
ジスタT r @ Bへ流れる電流の不足分がコンデン
サ112からの放電電流で補われる。したがって第3図
のクランプレベル制御回路でも差動増幅器109出力に
応じたクランプパルス期間の電圧をコンデンサ112に
保持させることが可能となる。
以上説明してきたように、クランプレベル制御回路11
0は、クランプパルス111がONの間の差動増幅器1
09出力電圧を、コンデンサ112に書き込み、また、
クランプパルス111がOFFの間ソの電圧を保持する
ように動作する。そしてこのようにして得られたコンデ
ンサ112の電圧の分だけ、ビデオ信号101から差動
増幅器102によりDCシフトを行なう。このようにす
ると第1図の構成の回路は、第3の基準電圧源108出
力とLPF 103出力の黒レベルが等しくなるように
動作する。ところで、もし電源電圧が変動した場合には
、その変動分に応じて第3の基準電圧源電圧も変動し、
常にLPF 103出力の黒レベルと基準電圧10+6
α、 106bであるVraf1+とVrafl−との
相対値な関係は変化しない、したがってLPl 103
出力の黒レベルは電源電圧の変動が生じても、基準電圧
106α、1o6hに対しての相対関係としては一定と
なり、安定なアナログ−ディジタル変換が可能となる。
0は、クランプパルス111がONの間の差動増幅器1
09出力電圧を、コンデンサ112に書き込み、また、
クランプパルス111がOFFの間ソの電圧を保持する
ように動作する。そしてこのようにして得られたコンデ
ンサ112の電圧の分だけ、ビデオ信号101から差動
増幅器102によりDCシフトを行なう。このようにす
ると第1図の構成の回路は、第3の基準電圧源108出
力とLPF 103出力の黒レベルが等しくなるように
動作する。ところで、もし電源電圧が変動した場合には
、その変動分に応じて第3の基準電圧源電圧も変動し、
常にLPF 103出力の黒レベルと基準電圧10+6
α、 106bであるVraf1+とVrafl−との
相対値な関係は変化しない、したがってLPl 103
出力の黒レベルは電源電圧の変動が生じても、基準電圧
106α、1o6hに対しての相対関係としては一定と
なり、安定なアナログ−ディジタル変換が可能となる。
第6図に本発明の第2の実施例を示す。第6図は第1図
と大部分同じ接続であり、第1図と同じ部分は同一の名
称を付している。第6図において第1図と異なる部分は
、第3の基準電圧源10B出力を直接、クランプレベル
制御回路110に接続シていることである。このような
構成はLPl 103により直流が変化しない場合に有
効であり、第1図の構成より、さらに簡単な構成となる
。この場合でもLPl 103出力は第3の基準電圧源
108の値にクランプされることになるので、電源電圧
の変動に対しても安定な黒レベルが再生可能となる。
と大部分同じ接続であり、第1図と同じ部分は同一の名
称を付している。第6図において第1図と異なる部分は
、第3の基準電圧源10B出力を直接、クランプレベル
制御回路110に接続シていることである。このような
構成はLPl 103により直流が変化しない場合に有
効であり、第1図の構成より、さらに簡単な構成となる
。この場合でもLPl 103出力は第3の基準電圧源
108の値にクランプされることになるので、電源電圧
の変動に対しても安定な黒レベルが再生可能となる。
本発明によれば、上記した従来技術の欠点を解消し、電
源電圧の変動等により、ビデオ信号が’/Z)変換器の
ダイナミックレンジをはずれることなく、安定したクラ
ンプ動作を実現できるという効果がある。また、クラン
プ制御用の”/i変換器を新たに設ける必要がなく回路
が簡単になるという効果もある。
源電圧の変動等により、ビデオ信号が’/Z)変換器の
ダイナミックレンジをはずれることなく、安定したクラ
ンプ動作を実現できるという効果がある。また、クラン
プ制御用の”/i変換器を新たに設ける必要がなく回路
が簡単になるという効果もある。
具体例を示す回路図、第6図は本発明の他の実施例を示
すブロック図である。 101・・・・・・・・・・・・・・・・・・・・・ビ
デオ信号102、109・・・・・・・・・・・・差動
増幅器105 ・・・・・・・・・・・・・・・・・・
・・・ LPF104・・・・・・・・・・・・・・・
・・・・・・A/D変換器105・・・・・・・・・・
・・・・・・・−・・ディジタルビデオ信号107g、
107h・・・・・・基準電圧源10B・・−・・・
・・・・・・・・・・・・・・第3の基準電圧源110
・・・・・−・・・・・・・・・・−・・クランプレベ
ル制御回路111−・−・・・・・・・・・・・・・−
・・クランフハルス112・・・・・・・・・・・・・
・・・・・・・・コンデンサ、ペー゛ 代理人 弁理士 小 川 勝 芽に、′4第1図 も4図 第3図
すブロック図である。 101・・・・・・・・・・・・・・・・・・・・・ビ
デオ信号102、109・・・・・・・・・・・・差動
増幅器105 ・・・・・・・・・・・・・・・・・・
・・・ LPF104・・・・・・・・・・・・・・・
・・・・・・A/D変換器105・・・・・・・・・・
・・・・・・・−・・ディジタルビデオ信号107g、
107h・・・・・・基準電圧源10B・・−・・・
・・・・・・・・・・・・・・第3の基準電圧源110
・・・・・−・・・・・・・・・・−・・クランプレベ
ル制御回路111−・−・・・・・・・・・・・・・−
・・クランフハルス112・・・・・・・・・・・・・
・・・・・・・・コンデンサ、ペー゛ 代理人 弁理士 小 川 勝 芽に、′4第1図 も4図 第3図
Claims (1)
- 【特許請求の範囲】 1、アナログビデオ信号をディジタルビデオ信号に変換
するA/D変換器と、上記A/D変換器の基準電圧を発
生する第1、第2の基準電圧源と、上記A/D変換器前
段に配置されるアナログクランプ回路を備えたクランプ
回路において、上記第1、第2の基準電圧源の出力から
第3の基準電圧を発生する第3の基準電圧源を設け、上
記第3の基準電圧源出力により上記アナログクランプ回
路のクランプレベルを制御することを特徴とするクラン
プ回路。 2、上記第3の基準電圧源は、上記第1、第2の基準電
圧源出力を分圧する手段を備えたことを特徴とする特許
請求の範囲第1項記載のクランプ回路。 3、上記第3の基準電圧源出力と上記A/D変換器の前
段のビデオ信号との所定期間における差電圧を保持する
保持手段を設け、上記保持手段出力電圧を上記アナログ
ビデオ信号から差し引くように上記アナログクランプ回
路を制御することを特徴とする特許請求の範囲第1項記
載のクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099853A JPS63267064A (ja) | 1987-04-24 | 1987-04-24 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099853A JPS63267064A (ja) | 1987-04-24 | 1987-04-24 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63267064A true JPS63267064A (ja) | 1988-11-04 |
Family
ID=14258361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099853A Pending JPS63267064A (ja) | 1987-04-24 | 1987-04-24 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63267064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982311A (en) * | 1996-10-25 | 1999-11-09 | U.S. Philips Corporation | A/D conversion device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854785A (ja) * | 1981-09-11 | 1983-03-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | ビデオ信号クランプ回路 |
| JPS6149558A (ja) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 直流再生回路 |
-
1987
- 1987-04-24 JP JP62099853A patent/JPS63267064A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854785A (ja) * | 1981-09-11 | 1983-03-31 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | ビデオ信号クランプ回路 |
| JPS6149558A (ja) * | 1984-08-18 | 1986-03-11 | Matsushita Electric Ind Co Ltd | 直流再生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982311A (en) * | 1996-10-25 | 1999-11-09 | U.S. Philips Corporation | A/D conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946131B2 (ja) | 符号化回路 | |
| JPH05504223A (ja) | アナログ信号のための標本化回路 | |
| JPH06232706A (ja) | 比較器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるa/dコンバータ | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JP2962877B2 (ja) | 画像信号処理装置 | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JP3260098B2 (ja) | Btl増幅装置 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 | |
| JP3209181B2 (ja) | 緩オン/オフ信号発生回路 | |
| JP2794050B2 (ja) | Ad変換器試験装置 | |
| JP2585734B2 (ja) | 雑音抑圧回路 | |
| JPH076543Y2 (ja) | Icテスタ用信号発生器 | |
| JPS615625A (ja) | Daコンバ−タの直線性の補正装置 | |
| JP2581995B2 (ja) | アナログ信号自動レベル調整回路 | |
| JPH11154863A (ja) | サンプルホールド回路 | |
| JPH0427258Y2 (ja) | ||
| JPH0145173Y2 (ja) | ||
| JPH0198196A (ja) | サンプルホールド回路 | |
| JPH04192677A (ja) | クランプ装置 | |
| JPH0511446B2 (ja) | ||
| JPH11225244A (ja) | Ccdアナログ信号処理回路の直流再生回路 |