JPS63268043A - Resetting system for microcomputer - Google Patents

Resetting system for microcomputer

Info

Publication number
JPS63268043A
JPS63268043A JP62103606A JP10360687A JPS63268043A JP S63268043 A JPS63268043 A JP S63268043A JP 62103606 A JP62103606 A JP 62103606A JP 10360687 A JP10360687 A JP 10360687A JP S63268043 A JPS63268043 A JP S63268043A
Authority
JP
Japan
Prior art keywords
microcomputer
reset
input
contact
watchdog timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62103606A
Other languages
Japanese (ja)
Inventor
Masao Okubo
大久保 政雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Corp
Original Assignee
Diesel Kiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diesel Kiki Co Ltd filed Critical Diesel Kiki Co Ltd
Priority to JP62103606A priority Critical patent/JPS63268043A/en
Publication of JPS63268043A publication Critical patent/JPS63268043A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To eliminate an exclusive port and to simplify the constitution of a microcomputer resetting system by using a watchdog timer which is reset by a pulse train of the input/output data. CONSTITUTION:The input/output data are periodically transferred via a bus 8 as long as a microcomputer 9 is normally operating. thus a watchdog timer 12 is reset by a trigger circuit 11 and a resetting signal is never given to the microcomputer 9. While the periodical transfer of the input/output data is not carried out any more when the microcomputer has a runaway. Then a data input/output port of the microcomputer 9 is fixed at an H or L level and there fore the timer 12 is not reset by the circuit 11. As a result, a resetting signal is applied to the microcomputer 9 from the timer 12 passed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマイクロコンピュータのリセット方式に関し、
例えばICカードの読出書込装置におけるマイクロコン
ピュータのリセット方式として有効に利用することがで
きる。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a microcomputer reset method,
For example, it can be effectively used as a reset method for a microcomputer in an IC card read/write device.

[従来技術の説明] マイクロコンピュータの暴走時のリセット方式として、
ウォッチドッグタイマを用いるものが知られている。従
来のこの種のリセット方式では、マイクロコンピュータ
のひとつのボートをウォッチドッグタイマに割り当て、
プログラムの正常動作を表わすパルス列をマイクロコン
ピュータからウォッチドッグタイマに与えるようにし、
暴走時に上記パルス列が与えられなくなることによりウ
ォッチドッグタイマが発生するリセット信号で、マイク
ロコンピュータのリセットが行なわれるようになってい
る。
[Description of Prior Art] As a reset method when a microcomputer runs out of control,
A device using a watchdog timer is known. In the conventional reset method of this type, one port of the microcomputer is assigned to the watchdog timer.
A pulse train indicating the normal operation of the program is given to the watchdog timer from the microcomputer.
The microcomputer is reset by a reset signal generated by the watchdog timer when the pulse train is no longer applied during runaway.

このような従来のリセット方式によれば、ウォッチドッ
グタイマのためにひとつのボートを割り当てる必要があ
り、ボートに余裕がない場合にリセット手段をもうける
ことができなくなるばかりでなく、正常動作時にパルス
列を与えるための命令をプログラムに組み込む必要があ
るなどの煩わしさがあった。
According to such a conventional reset method, it is necessary to allocate one boat for the watchdog timer, which not only makes it impossible to provide a reset means when there is not enough board space, but also prevents the pulse train from being generated during normal operation. It is troublesome that it is necessary to incorporate the command to give the program into the program.

[発明の目的] 本発明は上記観点に基づいてなされたもので、その目的
は、専用のボートを割り当てる必要がなく、また、ウォ
ッチドッグタイマ用のパルス列を与えるための命令をプ
ログラムに組み込む必要のない、ウォッチドッグタイマ
を用いたマイクロコンピュータのリセット方式を提供す
ることにある。
[Object of the Invention] The present invention has been made based on the above-mentioned viewpoints, and its object is to eliminate the need to allocate a dedicated port and to incorporate into a program an instruction for providing a pulse train for the watchdog timer. The object of the present invention is to provide a microcomputer reset method using a watchdog timer.

[目的を達成するための手段] 本発明においては、シリアル通信で入出力データの送受
信を定期的に行なうマイクロコンピュータにおいて、前
記入出力データのパルス列でリセットされるウォッチド
ッグタイマをもうけ、当該ウォッチドッグタイマがリセ
ットされない場合に、当該ウォッチドッグタイマから前
記マイクロコンピュータにリセット信号を与えるように
したマイクロコンピュータのリセット方式によって、上
記目的を達成する。
[Means for achieving the object] In the present invention, in a microcomputer that periodically transmits and receives input/output data through serial communication, a watchdog timer that is reset by a pulse train of the input/output data is provided, and the watchdog The above object is achieved by a microcomputer reset method that provides a reset signal from the watchdog timer to the microcomputer when the timer is not reset.

すなわち、シリアル通信で入出力データの送受信を定期
的に行なうマイクロコンピュータでは、その暴走でデー
タの定期的な送受信が行なわれなくなるので、ウォッチ
ドッグタイマがリセットされず、ウォッチドッグタイマ
からマイクロコンピュータにリセット信号が与えられる
こととなる。
In other words, in a microcomputer that regularly sends and receives input/output data via serial communication, the runaway causes data to no longer be sent and received regularly, and the watchdog timer is not reset, causing the watchdog timer to reset the microcomputer. A signal will be given.

[発明の実施例] 第1図は本発明の一実施例を示す構成図で、ICカード
の読出書込装置に適用した場合を示し、lはICカード
、2はICカード1の読出書込装置である。
[Embodiment of the Invention] FIG. 1 is a block diagram showing an embodiment of the present invention, in which it is applied to an IC card reading/writing device, where l is an IC card, and 2 is an IC card 1 reading/writing device. It is a device.

ICカードlは、電気的に再書込み可能な不揮発性メモ
リ3 (EEPROM)とメモリ3の読出しおよび書込
みを制御するCPU4とを内蔵し、その表面に、メモリ
3およびCPU4を読出書込装置2と接続するための6
個の露出接点5a〜5fを備えている。接点5aはクロ
ック入力接点、接点5bはリセット入力接点、接点5C
はデータ入出力接点、接点5dは動作電源入力接点、接
点5eは書込電源入力接点、接点5fはグラウンド接点
である。
The IC card 1 has a built-in electrically rewritable non-volatile memory 3 (EEPROM) and a CPU 4 that controls reading and writing of the memory 3, and has a reading/writing device 2 and a reading/writing device 2 for reading and writing the memory 3 and CPU 4 on its surface. 6 for connecting
exposed contacts 5a to 5f. Contact 5a is a clock input contact, contact 5b is a reset input contact, contact 5C
is a data input/output contact, contact 5d is an operating power input contact, contact 5e is a write power input contact, and contact 5f is a ground contact.

読出書込装置2はICカード1の接点5a〜5fと電気
接触する6個のコンタクトピン6a〜6fを備えている
。コンタクトピン6aは、クロック用で、クロック信号
を与えるオフシレータフに接続されており、ICカード
1の接点5aと接触する。コンタクトピン6bは、リセ
ット用で、マイクロコンピュータ9に接続されており、
ICカードlの接点5bと接触する。コンタクトピン6
Cは、データ入出力用で、データ入出力線8を介してマ
イクロコンピュータ9のデータ入出力ボートに接続され
ており、ICカードlの接点5Cと接触する。コンタク
トピン6dは、動作電源供給用で、電源回路10に接続
されており、ICカードlの接点5dと接触する。コン
タクトピン6eは、書込電源供給用で、電源回路10に
接続されており、ICカードlの接点5eと接触する。
The read/write device 2 includes six contact pins 6a to 6f that make electrical contact with the contacts 5a to 5f of the IC card 1. The contact pin 6a is for a clock, is connected to an off-silver turret that provides a clock signal, and comes into contact with a contact 5a of the IC card 1. The contact pin 6b is for resetting and is connected to the microcomputer 9.
It makes contact with the contact 5b of the IC card l. contact pin 6
C is for data input/output, and is connected to the data input/output port of the microcomputer 9 via the data input/output line 8, and comes into contact with the contact 5C of the IC card l. The contact pin 6d is for supplying operating power, is connected to the power supply circuit 10, and comes into contact with the contact 5d of the IC card l. The contact pin 6e is for supplying write power, is connected to the power supply circuit 10, and comes into contact with the contact 5e of the IC card l.

コンタクトピン6fはグラウンド用で、ICカード1の
接点5fと接触する。
The contact pin 6f is for ground and makes contact with the contact 5f of the IC card 1.

11はトリガ回路で、入力端子がデータ入出力線8に接
続され、出力端子がウォッチドッグタイマ12のリセッ
ト入力端子に接続されている。トリガ回路11は、デー
タ入出力線8から入出力データのパルス列を受は入れ、
パルスの入力毎にウォッチドッグタイマ12をリセット
する。ウォッチドッグタイマ12は、そのリセット信号
出力端子がマイクロコンピュータ9のリセット信号入力
ボートに接続され、トリガ回路11によってリセットさ
れない場合に時定数回路13に基づく時間経過で、マイ
クロコンピュータ9にリセット信号を出力する。
11 is a trigger circuit whose input terminal is connected to the data input/output line 8 and whose output terminal is connected to the reset input terminal of the watchdog timer 12. The trigger circuit 11 receives a pulse train of input/output data from the data input/output line 8,
The watchdog timer 12 is reset every time a pulse is input. The watchdog timer 12 has its reset signal output terminal connected to the reset signal input port of the microcomputer 9, and outputs a reset signal to the microcomputer 9 over time based on the time constant circuit 13 when not reset by the trigger circuit 11. do.

14はICカードlの搬入搬出を行なう転送ローラ、1
5は転送ローラ14を駆動するモータ、16および17
はICカード1の挿入および搬入終了を検出するための
リミットスイッチである。
14 is a transfer roller for carrying in and carrying out the IC card l;
5 is a motor that drives the transfer roller 14, 16 and 17
is a limit switch for detecting the insertion of the IC card 1 and the completion of loading.

モータ15はモータ駆動回路18を介してマイクロコン
ピュータ9の制御下におかれている。リミットスイッチ
16.17はマイクロコンピュータ9に接続され、マイ
クロコンピュータ9によるICカード1の挿入、搬入終
了の認識およびモータ制御を介して、接点5a〜5fと
コンタクトピン6&〜6fとが接触する状態にICカー
ド1が搬送されるようになっている。
The motor 15 is under the control of the microcomputer 9 via a motor drive circuit 18. The limit switches 16 and 17 are connected to the microcomputer 9, and the microcomputer 9 inserts the IC card 1, recognizes the completion of loading, and controls the motor, so that the contacts 5a to 5f and the contact pins 6& to 6f are in contact with each other. The IC card 1 is to be transported.

以上のごとき構成で、接点5a〜5fとコンタクトビン
6a〜6fとを接触させ、CPU4とマイクロコンピュ
ータ9との間のシリアル通信による入出力データの送受
でICカード1の読出しおよび書込みが行なわれる。入
出力データは、第2図に参照符号A、Bで示すように、
スタートビット、情報ビットおよびパリティビットを含
む複数ビットで構成され、所定の時間幅Tで定期的に送
受される。時定数回路13の時定数は、時間幅Tよりも
長い時間にわたってウォッチドッグタイマ12がトリガ
回路11によってリセットされない場合にウォッチドッ
グタイマ12からマイクロコンピュータ9にリセット信
号が与えられるように、選定されている。マイクロコン
ピュータ9が正常に動作していれば、入出力データの送
受が定期的に行なわれるので、トリガ回路11によって
ウォッチドッグタイマ12かリセットされ、マイクロコ
ンピュータ9にリセット信号が与えられることはない、
これに対して、マイクロコンピュータ9が暴走すると、
定期的な入出力データの送受が行なわれなくなり、マイ
クロコンピュータ9のデータ入出力ポートがHレベルあ
るいはLレベル一定となるので、トリガ回路11によっ
てウォッチドッグタイマ12かリセットされなくなる。
With the above configuration, the contacts 5a to 5f are brought into contact with the contact bins 6a to 6f, and reading and writing to the IC card 1 is performed by transmitting and receiving input/output data through serial communication between the CPU 4 and the microcomputer 9. The input/output data is as shown by reference symbols A and B in FIG.
It is composed of multiple bits including a start bit, information bit, and parity bit, and is periodically transmitted and received at a predetermined time width T. The time constant of the time constant circuit 13 is selected such that if the watchdog timer 12 is not reset by the trigger circuit 11 for a time longer than the time width T, a reset signal is given from the watchdog timer 12 to the microcomputer 9. There is. If the microcomputer 9 is operating normally, input/output data is sent and received regularly, so the watchdog timer 12 is reset by the trigger circuit 11, and no reset signal is given to the microcomputer 9.
On the other hand, if the microcomputer 9 goes out of control,
Regular transmission and reception of input/output data is no longer performed, and the data input/output port of the microcomputer 9 is kept at a constant H or L level, so that the trigger circuit 11 no longer resets the watchdog timer 12.

この結果1時定数回路13に基づく時間の経過でウォッ
チドッグタイマ12からマイクロコンピュータ9にリセ
ット信号が与えられることとなる。
As a result, a reset signal is given from the watchdog timer 12 to the microcomputer 9 after a period of time based on the time constant circuit 13.

上記実施例ではICカードの読出書込装置への適用につ
いて述べたが、これに限定されるものではなく、シリア
ル通信で入出力データの送受信を定期的に行なうマイク
ロコンピュータのリセット方式として広く適用すること
ができる。
Although the above embodiment describes the application to an IC card reading/writing device, the application is not limited to this, but can be widely applied as a reset method for a microcomputer that periodically sends and receives input/output data through serial communication. be able to.

[発明の効果] 以上説明したように本発明によれば、シリアル通信で入
出力データの送受信を定期的に行なうマイクロコンピュ
ータではその暴走でデータの定期的な送受信が行なわれ
なくなることに着目し、ウォッチドッグタイマが入出力
データのパルス列でリヤー2トされない場合に、ウォッ
チドッグタイマからリセット信号を出力してマイクロコ
ンピュータをリセットするようにしたので、専用のボー
トを割り当てる必要がなく、また、ウォッチドッグタイ
マ用のパルス列を与えるための命令をプログラムに組み
込む必要もないマイクロコンピュータのリセット方式を
提供することができる。
[Effects of the Invention] As explained above, the present invention focuses on the fact that in a microcomputer that regularly transmits and receives input and output data through serial communication, the regular transmission and reception of data becomes impossible due to runaway. If the watchdog timer is not reset by the input/output data pulse train, the watchdog timer outputs a reset signal to reset the microcomputer, so there is no need to allocate a dedicated port, and the watchdog It is possible to provide a microcomputer reset method that does not require incorporating into a program an instruction for providing a pulse train for a timer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2図は入出
力データの説明図である。 8・・・データ入出力線  9・・・マイクロコンピュ
ータ  11・・・トリガ回路  12・・・ウォッチ
ドッグタイマ
FIG. 1 is a configuration diagram showing an embodiment of the present invention, and FIG. 2 is an explanatory diagram of input/output data. 8...Data input/output line 9...Microcomputer 11...Trigger circuit 12...Watchdog timer

Claims (1)

【特許請求の範囲】[Claims]  シリアル通信で入出力データの送受信を定期的に行な
うマイクロコンピュータにおいて、前記入出力データの
パルス列でリセットされるウォッチドッグタイマをもう
け、当該ウォッチドッグタイマがリセットされない場合
に、当該ウォッチドッグタイマから前記マイクロコンピ
ュータにリセット信号を与えるようにしたことを特徴と
するマイクロコンピュータのリセット方式。
A microcomputer that periodically sends and receives input/output data via serial communication has a watchdog timer that is reset by a pulse train of the input/output data, and when the watchdog timer is not reset, the microcomputer A microcomputer reset method characterized in that a reset signal is given to the computer.
JP62103606A 1987-04-27 1987-04-27 Resetting system for microcomputer Pending JPS63268043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62103606A JPS63268043A (en) 1987-04-27 1987-04-27 Resetting system for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62103606A JPS63268043A (en) 1987-04-27 1987-04-27 Resetting system for microcomputer

Publications (1)

Publication Number Publication Date
JPS63268043A true JPS63268043A (en) 1988-11-04

Family

ID=14358431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62103606A Pending JPS63268043A (en) 1987-04-27 1987-04-27 Resetting system for microcomputer

Country Status (1)

Country Link
JP (1) JPS63268043A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075983A (en) * 2000-04-11 2002-03-15 Applied Materials Inc Method for forming mesoporous oxide film and method for forming dual damascene structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075983A (en) * 2000-04-11 2002-03-15 Applied Materials Inc Method for forming mesoporous oxide film and method for forming dual damascene structure

Similar Documents

Publication Publication Date Title
KR940006821B1 (en) Diagnostic system
US6411200B1 (en) Card reader/writer and communication method of card reader writer
JPS63268043A (en) Resetting system for microcomputer
JPS63239579A (en) Portable electronic device
KR100340815B1 (en) Process and arrangement for operating a bus system
JPS63268085A (en) Portable memory medium reading and writing device
KR100299161B1 (en) Method for making field programmable gate array using processor and rom
JP2738435B2 (en) Print data processing device
JP3134256B2 (en) Printer bidirectional communication method
JPH0417455B2 (en)
JPS63239580A (en) Portable electronic device
JP2755242B2 (en) Error notification method
KR910005380B1 (en) Multidirectional Serial Data Communication Device
JP2000151748A (en) Device connection recognition method for communication system
KR970002400B1 (en) Control scheme of interrupt go and done in a multiprocessor interrupt requester
JPH0234518B2 (en)
JPS61100854A (en) Signal processing circuit
JPH0296853A (en) System for checking holding main storage capacity
JPS63234375A (en) Processing system
SU1444684A1 (en) Device for checking digital units
JPS60167547A (en) Signal transmitter
JPH07175720A (en) Data processor using data storage medium
JPS61213960A (en) Data transmission system between cpus
JPH02170214A (en) Power interruption monitoring system
JPS63260235A (en) Transmission control method