JPS63268043A - マイクロコンピユ−タのリセツト方式 - Google Patents
マイクロコンピユ−タのリセツト方式Info
- Publication number
- JPS63268043A JPS63268043A JP62103606A JP10360687A JPS63268043A JP S63268043 A JPS63268043 A JP S63268043A JP 62103606 A JP62103606 A JP 62103606A JP 10360687 A JP10360687 A JP 10360687A JP S63268043 A JPS63268043 A JP S63268043A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- input
- contact
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はマイクロコンピュータのリセット方式に関し、
例えばICカードの読出書込装置におけるマイクロコン
ピュータのリセット方式として有効に利用することがで
きる。
例えばICカードの読出書込装置におけるマイクロコン
ピュータのリセット方式として有効に利用することがで
きる。
[従来技術の説明]
マイクロコンピュータの暴走時のリセット方式として、
ウォッチドッグタイマを用いるものが知られている。従
来のこの種のリセット方式では、マイクロコンピュータ
のひとつのボートをウォッチドッグタイマに割り当て、
プログラムの正常動作を表わすパルス列をマイクロコン
ピュータからウォッチドッグタイマに与えるようにし、
暴走時に上記パルス列が与えられなくなることによりウ
ォッチドッグタイマが発生するリセット信号で、マイク
ロコンピュータのリセットが行なわれるようになってい
る。
ウォッチドッグタイマを用いるものが知られている。従
来のこの種のリセット方式では、マイクロコンピュータ
のひとつのボートをウォッチドッグタイマに割り当て、
プログラムの正常動作を表わすパルス列をマイクロコン
ピュータからウォッチドッグタイマに与えるようにし、
暴走時に上記パルス列が与えられなくなることによりウ
ォッチドッグタイマが発生するリセット信号で、マイク
ロコンピュータのリセットが行なわれるようになってい
る。
このような従来のリセット方式によれば、ウォッチドッ
グタイマのためにひとつのボートを割り当てる必要があ
り、ボートに余裕がない場合にリセット手段をもうける
ことができなくなるばかりでなく、正常動作時にパルス
列を与えるための命令をプログラムに組み込む必要があ
るなどの煩わしさがあった。
グタイマのためにひとつのボートを割り当てる必要があ
り、ボートに余裕がない場合にリセット手段をもうける
ことができなくなるばかりでなく、正常動作時にパルス
列を与えるための命令をプログラムに組み込む必要があ
るなどの煩わしさがあった。
[発明の目的]
本発明は上記観点に基づいてなされたもので、その目的
は、専用のボートを割り当てる必要がなく、また、ウォ
ッチドッグタイマ用のパルス列を与えるための命令をプ
ログラムに組み込む必要のない、ウォッチドッグタイマ
を用いたマイクロコンピュータのリセット方式を提供す
ることにある。
は、専用のボートを割り当てる必要がなく、また、ウォ
ッチドッグタイマ用のパルス列を与えるための命令をプ
ログラムに組み込む必要のない、ウォッチドッグタイマ
を用いたマイクロコンピュータのリセット方式を提供す
ることにある。
[目的を達成するための手段]
本発明においては、シリアル通信で入出力データの送受
信を定期的に行なうマイクロコンピュータにおいて、前
記入出力データのパルス列でリセットされるウォッチド
ッグタイマをもうけ、当該ウォッチドッグタイマがリセ
ットされない場合に、当該ウォッチドッグタイマから前
記マイクロコンピュータにリセット信号を与えるように
したマイクロコンピュータのリセット方式によって、上
記目的を達成する。
信を定期的に行なうマイクロコンピュータにおいて、前
記入出力データのパルス列でリセットされるウォッチド
ッグタイマをもうけ、当該ウォッチドッグタイマがリセ
ットされない場合に、当該ウォッチドッグタイマから前
記マイクロコンピュータにリセット信号を与えるように
したマイクロコンピュータのリセット方式によって、上
記目的を達成する。
すなわち、シリアル通信で入出力データの送受信を定期
的に行なうマイクロコンピュータでは、その暴走でデー
タの定期的な送受信が行なわれなくなるので、ウォッチ
ドッグタイマがリセットされず、ウォッチドッグタイマ
からマイクロコンピュータにリセット信号が与えられる
こととなる。
的に行なうマイクロコンピュータでは、その暴走でデー
タの定期的な送受信が行なわれなくなるので、ウォッチ
ドッグタイマがリセットされず、ウォッチドッグタイマ
からマイクロコンピュータにリセット信号が与えられる
こととなる。
[発明の実施例]
第1図は本発明の一実施例を示す構成図で、ICカード
の読出書込装置に適用した場合を示し、lはICカード
、2はICカード1の読出書込装置である。
の読出書込装置に適用した場合を示し、lはICカード
、2はICカード1の読出書込装置である。
ICカードlは、電気的に再書込み可能な不揮発性メモ
リ3 (EEPROM)とメモリ3の読出しおよび書込
みを制御するCPU4とを内蔵し、その表面に、メモリ
3およびCPU4を読出書込装置2と接続するための6
個の露出接点5a〜5fを備えている。接点5aはクロ
ック入力接点、接点5bはリセット入力接点、接点5C
はデータ入出力接点、接点5dは動作電源入力接点、接
点5eは書込電源入力接点、接点5fはグラウンド接点
である。
リ3 (EEPROM)とメモリ3の読出しおよび書込
みを制御するCPU4とを内蔵し、その表面に、メモリ
3およびCPU4を読出書込装置2と接続するための6
個の露出接点5a〜5fを備えている。接点5aはクロ
ック入力接点、接点5bはリセット入力接点、接点5C
はデータ入出力接点、接点5dは動作電源入力接点、接
点5eは書込電源入力接点、接点5fはグラウンド接点
である。
読出書込装置2はICカード1の接点5a〜5fと電気
接触する6個のコンタクトピン6a〜6fを備えている
。コンタクトピン6aは、クロック用で、クロック信号
を与えるオフシレータフに接続されており、ICカード
1の接点5aと接触する。コンタクトピン6bは、リセ
ット用で、マイクロコンピュータ9に接続されており、
ICカードlの接点5bと接触する。コンタクトピン6
Cは、データ入出力用で、データ入出力線8を介してマ
イクロコンピュータ9のデータ入出力ボートに接続され
ており、ICカードlの接点5Cと接触する。コンタク
トピン6dは、動作電源供給用で、電源回路10に接続
されており、ICカードlの接点5dと接触する。コン
タクトピン6eは、書込電源供給用で、電源回路10に
接続されており、ICカードlの接点5eと接触する。
接触する6個のコンタクトピン6a〜6fを備えている
。コンタクトピン6aは、クロック用で、クロック信号
を与えるオフシレータフに接続されており、ICカード
1の接点5aと接触する。コンタクトピン6bは、リセ
ット用で、マイクロコンピュータ9に接続されており、
ICカードlの接点5bと接触する。コンタクトピン6
Cは、データ入出力用で、データ入出力線8を介してマ
イクロコンピュータ9のデータ入出力ボートに接続され
ており、ICカードlの接点5Cと接触する。コンタク
トピン6dは、動作電源供給用で、電源回路10に接続
されており、ICカードlの接点5dと接触する。コン
タクトピン6eは、書込電源供給用で、電源回路10に
接続されており、ICカードlの接点5eと接触する。
コンタクトピン6fはグラウンド用で、ICカード1の
接点5fと接触する。
接点5fと接触する。
11はトリガ回路で、入力端子がデータ入出力線8に接
続され、出力端子がウォッチドッグタイマ12のリセッ
ト入力端子に接続されている。トリガ回路11は、デー
タ入出力線8から入出力データのパルス列を受は入れ、
パルスの入力毎にウォッチドッグタイマ12をリセット
する。ウォッチドッグタイマ12は、そのリセット信号
出力端子がマイクロコンピュータ9のリセット信号入力
ボートに接続され、トリガ回路11によってリセットさ
れない場合に時定数回路13に基づく時間経過で、マイ
クロコンピュータ9にリセット信号を出力する。
続され、出力端子がウォッチドッグタイマ12のリセッ
ト入力端子に接続されている。トリガ回路11は、デー
タ入出力線8から入出力データのパルス列を受は入れ、
パルスの入力毎にウォッチドッグタイマ12をリセット
する。ウォッチドッグタイマ12は、そのリセット信号
出力端子がマイクロコンピュータ9のリセット信号入力
ボートに接続され、トリガ回路11によってリセットさ
れない場合に時定数回路13に基づく時間経過で、マイ
クロコンピュータ9にリセット信号を出力する。
14はICカードlの搬入搬出を行なう転送ローラ、1
5は転送ローラ14を駆動するモータ、16および17
はICカード1の挿入および搬入終了を検出するための
リミットスイッチである。
5は転送ローラ14を駆動するモータ、16および17
はICカード1の挿入および搬入終了を検出するための
リミットスイッチである。
モータ15はモータ駆動回路18を介してマイクロコン
ピュータ9の制御下におかれている。リミットスイッチ
16.17はマイクロコンピュータ9に接続され、マイ
クロコンピュータ9によるICカード1の挿入、搬入終
了の認識およびモータ制御を介して、接点5a〜5fと
コンタクトピン6&〜6fとが接触する状態にICカー
ド1が搬送されるようになっている。
ピュータ9の制御下におかれている。リミットスイッチ
16.17はマイクロコンピュータ9に接続され、マイ
クロコンピュータ9によるICカード1の挿入、搬入終
了の認識およびモータ制御を介して、接点5a〜5fと
コンタクトピン6&〜6fとが接触する状態にICカー
ド1が搬送されるようになっている。
以上のごとき構成で、接点5a〜5fとコンタクトビン
6a〜6fとを接触させ、CPU4とマイクロコンピュ
ータ9との間のシリアル通信による入出力データの送受
でICカード1の読出しおよび書込みが行なわれる。入
出力データは、第2図に参照符号A、Bで示すように、
スタートビット、情報ビットおよびパリティビットを含
む複数ビットで構成され、所定の時間幅Tで定期的に送
受される。時定数回路13の時定数は、時間幅Tよりも
長い時間にわたってウォッチドッグタイマ12がトリガ
回路11によってリセットされない場合にウォッチドッ
グタイマ12からマイクロコンピュータ9にリセット信
号が与えられるように、選定されている。マイクロコン
ピュータ9が正常に動作していれば、入出力データの送
受が定期的に行なわれるので、トリガ回路11によって
ウォッチドッグタイマ12かリセットされ、マイクロコ
ンピュータ9にリセット信号が与えられることはない、
これに対して、マイクロコンピュータ9が暴走すると、
定期的な入出力データの送受が行なわれなくなり、マイ
クロコンピュータ9のデータ入出力ポートがHレベルあ
るいはLレベル一定となるので、トリガ回路11によっ
てウォッチドッグタイマ12かリセットされなくなる。
6a〜6fとを接触させ、CPU4とマイクロコンピュ
ータ9との間のシリアル通信による入出力データの送受
でICカード1の読出しおよび書込みが行なわれる。入
出力データは、第2図に参照符号A、Bで示すように、
スタートビット、情報ビットおよびパリティビットを含
む複数ビットで構成され、所定の時間幅Tで定期的に送
受される。時定数回路13の時定数は、時間幅Tよりも
長い時間にわたってウォッチドッグタイマ12がトリガ
回路11によってリセットされない場合にウォッチドッ
グタイマ12からマイクロコンピュータ9にリセット信
号が与えられるように、選定されている。マイクロコン
ピュータ9が正常に動作していれば、入出力データの送
受が定期的に行なわれるので、トリガ回路11によって
ウォッチドッグタイマ12かリセットされ、マイクロコ
ンピュータ9にリセット信号が与えられることはない、
これに対して、マイクロコンピュータ9が暴走すると、
定期的な入出力データの送受が行なわれなくなり、マイ
クロコンピュータ9のデータ入出力ポートがHレベルあ
るいはLレベル一定となるので、トリガ回路11によっ
てウォッチドッグタイマ12かリセットされなくなる。
この結果1時定数回路13に基づく時間の経過でウォッ
チドッグタイマ12からマイクロコンピュータ9にリセ
ット信号が与えられることとなる。
チドッグタイマ12からマイクロコンピュータ9にリセ
ット信号が与えられることとなる。
上記実施例ではICカードの読出書込装置への適用につ
いて述べたが、これに限定されるものではなく、シリア
ル通信で入出力データの送受信を定期的に行なうマイク
ロコンピュータのリセット方式として広く適用すること
ができる。
いて述べたが、これに限定されるものではなく、シリア
ル通信で入出力データの送受信を定期的に行なうマイク
ロコンピュータのリセット方式として広く適用すること
ができる。
[発明の効果]
以上説明したように本発明によれば、シリアル通信で入
出力データの送受信を定期的に行なうマイクロコンピュ
ータではその暴走でデータの定期的な送受信が行なわれ
なくなることに着目し、ウォッチドッグタイマが入出力
データのパルス列でリヤー2トされない場合に、ウォッ
チドッグタイマからリセット信号を出力してマイクロコ
ンピュータをリセットするようにしたので、専用のボー
トを割り当てる必要がなく、また、ウォッチドッグタイ
マ用のパルス列を与えるための命令をプログラムに組み
込む必要もないマイクロコンピュータのリセット方式を
提供することができる。
出力データの送受信を定期的に行なうマイクロコンピュ
ータではその暴走でデータの定期的な送受信が行なわれ
なくなることに着目し、ウォッチドッグタイマが入出力
データのパルス列でリヤー2トされない場合に、ウォッ
チドッグタイマからリセット信号を出力してマイクロコ
ンピュータをリセットするようにしたので、専用のボー
トを割り当てる必要がなく、また、ウォッチドッグタイ
マ用のパルス列を与えるための命令をプログラムに組み
込む必要もないマイクロコンピュータのリセット方式を
提供することができる。
第1図は本発明の一実施例を示す構成図、第2図は入出
力データの説明図である。 8・・・データ入出力線 9・・・マイクロコンピュ
ータ 11・・・トリガ回路 12・・・ウォッチ
ドッグタイマ
力データの説明図である。 8・・・データ入出力線 9・・・マイクロコンピュ
ータ 11・・・トリガ回路 12・・・ウォッチ
ドッグタイマ
Claims (1)
- シリアル通信で入出力データの送受信を定期的に行な
うマイクロコンピュータにおいて、前記入出力データの
パルス列でリセットされるウォッチドッグタイマをもう
け、当該ウォッチドッグタイマがリセットされない場合
に、当該ウォッチドッグタイマから前記マイクロコンピ
ュータにリセット信号を与えるようにしたことを特徴と
するマイクロコンピュータのリセット方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103606A JPS63268043A (ja) | 1987-04-27 | 1987-04-27 | マイクロコンピユ−タのリセツト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103606A JPS63268043A (ja) | 1987-04-27 | 1987-04-27 | マイクロコンピユ−タのリセツト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268043A true JPS63268043A (ja) | 1988-11-04 |
Family
ID=14358431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62103606A Pending JPS63268043A (ja) | 1987-04-27 | 1987-04-27 | マイクロコンピユ−タのリセツト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63268043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075983A (ja) * | 2000-04-11 | 2002-03-15 | Applied Materials Inc | メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法 |
-
1987
- 1987-04-27 JP JP62103606A patent/JPS63268043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075983A (ja) * | 2000-04-11 | 2002-03-15 | Applied Materials Inc | メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006821B1 (ko) | 진단 시스템 | |
| US6411200B1 (en) | Card reader/writer and communication method of card reader writer | |
| JPS63268043A (ja) | マイクロコンピユ−タのリセツト方式 | |
| JPS63239579A (ja) | 携帯可能電子装置 | |
| KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| KR100299161B1 (ko) | 프로세서와롬을사용하여프로그램가능한전계게이트어레이(fpga)를구현하는장치및방법 | |
| JP2738435B2 (ja) | プリントデータ処理装置 | |
| JP3134256B2 (ja) | プリンタの双方向通信方法 | |
| JPH0417455B2 (ja) | ||
| JPS63239580A (ja) | 携帯可能電子装置 | |
| JP2755242B2 (ja) | エラー通知方式 | |
| KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
| JP2000151748A (ja) | 通信システムの装置接続認識方法 | |
| KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
| JPH0234518B2 (ja) | ||
| JPS61100854A (ja) | 信号処理回路 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPS63234375A (ja) | 処理方式 | |
| SU1444684A1 (ru) | Устройство контрол цифровых узлов | |
| JPS60167547A (ja) | 信号伝送装置 | |
| JPH07175720A (ja) | データ記憶体を用いたデータ処理装置 | |
| JPS61213960A (ja) | Cpu間データ伝送装置 | |
| JPH02170214A (ja) | 電源切断監視方式 | |
| JPS63260235A (ja) | 送信制御方式 |