JPS63269617A - 電圧変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はｌビットのディジタル信号を入力してその論理
値に応じた所定電圧値のオンオフ出力に変換する電圧変
換回路に関する。

〔従来の技術〕

周知のようにディジタル回路はふつうＭＯ３回路の形で
高密度で集積回路内に納められて法尻な用途に用いられ
る。このディジタル回路からの出力は多（の場合なんら
かの負荷を駆動するために用いられるが、負荷はディジ
タル回路が動作する電圧とは異なる電圧で動作するよう
になっているので、負荷を駆動するにはディジタル回路
からのディジタル信号の電圧を負荷の動作電圧に変換。

ふつうは昇圧してやらねばならない。例えば画像表示の
ための表示パネルは数十から数百Ｖの電圧で動作するも
のが多く、ディジタル回路からの表示パターンデータを
指定するふつう５ｖ程度のディジタル信号をこの動作電
圧にまで変換してやる要がある。さらに、この表示パネ
ルには非常に多数の画素が含まれていて画像データの各
ビットがこの画素に表示されるので、電圧変換は１ビッ
トごとにしてやる要があり、表示パネル全体では非常に
多数の電圧変換回路が必要になる。従って、これらの電
圧変換回路は集積回路内にディジタル回路とともにまと
めて収納することが望ましく、この中に集積化される各
電圧変換回路は極力簡単な構成のＭＯ３回路とし、かつ
できるだけ高速表示が可能なようにその動作速度も極力
早くしてやらねばならない。ところが、ＭＯＳトランジ
スタを用いて比較的高圧の電圧変換回路を構成しようと
するとそのゲート耐圧値が余り高くないためにゲートの
絶縁破壊が生じないように回路構成をしてやる必要があ
り、本件出願人は先願（出願番号未詳）においてそれに
適する電圧変換回路として第３図に示す回路を提案した
。

図の左側にはディジタル回路１が簡略に示されており、
その終段は例えばフリップフロップであってそのＱおよ
びご出力からディジタル信号ＤＳとその補信号ＤＳが電
圧変換回路に与えられる。電圧変換回路はこのディジタ
ル信号をディジタル回路１に対する電源電圧ＶｄＯより
は高い電圧Ｖｄをもつオンオフ出力ｖＯに変換する。こ
の電圧変換回路の２個の出力トランジスタ１１．１２は
高耐圧のＭＯＳトランジスタであって、その内の第１の
出力トランジスタ１１はｐチャネル形に、第２の出力ト
ランジスタ１２はｎチャネル形に構成される。これら両
出力トランジスタは電源電位点Ｖｄと基準電位点Ｅとの
間に直列接続されて交互にオンオフ動作され、両者の相
互接続点からオンオフ出力ＶＯが取り出される。両出力
トランジスタ１１．１２に対するゲート駆動電圧を発生
するために、２個のツェナダイオード２１．２２と抵抗
２３との直列回路が同様に電源電位点Ｖｄと基準電位点
Ｅとの間に接続され、電源電位点Ｖｄと第１の出力トラ
ンジスタ１１のゲートとの間に接続されたツェナダイオ
ード２１は第１のゲート駆動電圧を、第２の出力トラン
ジスタ１２のゲートと基準電位点Ｅとの間に接続された
ツェナダイオード２２は第２のゲート駆動電圧をそれぞ
れ発生する。ｐチャネルＭＯ３トランジスタ３１とｎチ
ャネルＭＯＳトランジスタ４１とはこれらのゲート駆動
電圧を短絡ないし釈放するための短絡スイッチ回路をそ
れぞれ構成するもので、ツェナダイオード２１．２２に
それぞれ並列接続される。２個の抵抗５１．５２とｎチ
ャネルＭＯＳトランジスタ５３との直列回路は第１の短
絡スイッチ回路としてのＭＯＳトランジスタ３１の方を
操作する回路であって、同様に電源電位点Ｖｄと基準電
位点Ｅとの間に接続され、ＭｏＳトランジスタ５３のゲ
ートにディジタル信号ＤＳを受け、両抵抗５１．５２の
相互接続点の電位ＢがＭｏ３Ｉ−ランジスタ３１のゲー
トに与えられる。

一方、第２の短絡スイッチ回路としてのＭｏ３トランジ
スタ４１はそのゲートに抵抗４２を介して補のディジタ
ル信号ｎを直接に受ける。

上述の電圧変換回路はディジタル信号ＤＳがｒＬＪのと
き電源電圧ＶｄＯ値をもつオンオフ出力ＶＯをオンさせ
るようになっている。いまディジタル信号ＤＳがｒＬＪ
であるとすると、これを受けるｎチャネル形であるＭｏ
３トランジスタ５３はオフし、２個の抵抗５１．５２の
相互接続点の電位ＢすなわちＭＯＳトランジスタ３１の
ゲート電位が電源電位Ｖｄと等しくなるので、ｐチャネ
ル形である第１の短絡スイッチ回路としてのＭｏ３Ｉ−
ランジスタ３１はオフしてツェナダイオード２１の作る
第１のゲート駆動電圧が釈放される。これにより第１の
出力トランジスタ１１にゲート駆動電圧が与えられるの
で、該出力トランジスタ１１がオンする。一方、このと
き補のディジタル信号Ｏ３のｒＨＪを受ける第２の短絡
スイッチ回路としてのｎチャネル形のＭＯＳトランジス
タ４１もオンして、ツェナダイオード２２の作る第２の
ゲート駆動電圧がこれによって短絡される。従って第２
の出力トランジスタ１２のゲートは基準電位点Ｅと同電
位になって、該出力トランジスタ１２はオフする。以上
によりディジタル信号ＤＳがｒＬＪのとき、第１の出力
トランジスタ１１の方がオンして電源電圧Ｖｄがオンオ
フ出力ｖＯとして出力される。ディジタル信号ＤＳが逆
にｒＨＪのとき、第１の短絡スイッチ回路用操作回路内
のＭＯＳトランジスタ５３がオンし、第１の短絡スイッ
チ回路としてのＭｏ３トランジスタ３１のゲートには抵
抗５１の両端電圧が掛かるので、ｐチャネル形の該ＭＯ
３トランジスタ３１はオンしてツェナダイオード２１が
作る第１のゲート駆動電圧を短絡するので、第１の出力
トランジスタ１１はオフする。このとき、第２の短絡ス
イッチ回路としてのＭＯＳトランジスタ４１もオフして
、ツェナダイオード２２が作る第２のゲート駆動電圧を
釈放するので、第２の出力トランジスタ１２は逆にオン
して、今度はオンオフ出力ｖＯが基準電位点Ｅの方に接
続されて該出力は消失する。

〔発明が解決しようとする問題点〕

上述の電圧変換回路は出力トランジスタのゲート耐圧値
に無関係に低電圧のディジタル信号を高い電圧値のオン
オフ出力に変換できる特長を有するが、オンオフ出力Ｖ
Ｏのオン時の動作にオフ時の動作に比べてかなり時間が
掛かる問題があることがわかった。これを前の第３図と
第４図の波形図を参照しながら説明する。

第４図（ａ）、（ｂｌには電圧変換回路に与えられるデ
ィジタル信号ＤＳとその補信号ｉの波形が示されている
。まず、時刻ｔａにおいてディジタル信号ＤＳがｒＨＪ
からｒＬＪに変わり、同図（ｊ）に示すオンオフ出力ｖ
Ｏをオンさせるべきことが指令されたとする。これによ
り第１の短絡スイッチ回路のＭＯＳトランジスタ３１に
対する操作回路内のＭｏ３トランジスタ５３は直ちにオ
フするが、そのソース・ドレイン間にかなり大きなキャ
パシタンスがありこれと高抵抗５１．５２とが作る時定
数が大きいため、同図（ｄ）に示すＭｏ３トランジスタ
３１のゲート電位Ｂの立ち上がりがかなり緩やかになる
。すなわち、この電位Ｂは時刻ｔａ以前はＭｏ３トラン
ジスタ５３がオンしていて電源電位Ｖｄより抵抗５１の
両端電圧ＶＲないしは電圧降下分だけ低い電位にあるが
、この低電位から電源電位Ｖｄに向けて立ち上がるのに
時間を要し、電源電位ＶｄよりＭｏ３トランジスタの動
作しきい値ＴＨ３１だけ低い電位に立ち上がる時刻ｔｃ
になって始めて、同図（ｇ）に示すようにＭＯＳトラン
ジスタ３１がオン状態からオフ状態に変わる。

このオフ動作によって第１のゲート駆動電圧ＶＧＩが釈
放されるので、同図（ｅｌに示す第１の出力トランジス
タ１１のゲート電位Ｃは電源電位Ｖｄからそれより第１
のゲート駆動電圧ＶＧＩだけ低い電位に向けて急速に立
ち下がり、第１の出力トランジスタ１１の動作しきい値
ＴＨＩＩだけ立ち下がった時刻ｔｄに、該出力トランジ
スタ１１が同図（１１に示すようにオンする。従ってオ
ンオフ出力ｖｏもこの時刻ｔｄにオンされるが、同図（
Ｊ）に示すように最初の時刻ｔａがらはＭＯＳトランジ
スタ３１の動作おくれ時間とほぼ等しい遅延時間Ｔｄｎ
だけ遅れることになる。

一方、ディジタル信号ＯＳが同図（ａ）に示すように時
刻ｔｅにおいてｒＬＪからｒＨＪに変わったとき、ＭＯ
Ｓトランジスタ５３はこれに応じて直ちにオンし、これ
により同図Ｔｄｌに示すようにＭＯＳトランジスタ３１
のゲート電位Ｂは電源電位Ｖｄから立ち下がるが、この
際の動作時定数は抵抗５１の値とＭＯＳトランジスタ３
１のゲートキャパシタンスとの積であって、前の時定数
よりもずっと小さいから立ち下がりの速度が速く、ゲー
ト電位ＢがＭＯＳトランジスタ３１と動作しきい値ＴＨ
３１だけ下がった短時間後の時刻ｔｆにおいてＭＯＳト
ランジスタ３１がオンする。これに応じ第１の出力トラ
ンジスタ１１のゲート電位Ｃは同図（ｅ）のように直ち
に上がり、電源電位Ｖｄより出力トランジスタ１１の動
作しきい値だけ低い電位に達した時刻ｔｇに出力トラン
ジスタ１１が同図（ｌｌのようにオフする。これにより
同図（ｊ）のようにオンオフ出力ｖＯがこの時刻ｔｇに
オフするが、その最初の時刻ｔｅからの遅延時間Ｔｄｆ
は前のオン時の遅延時間Ｔｄｎに比べるとずっと短い。

なお、第２の出力トランジスタ１２に対する第２のゲー
ト駆動電圧ＶＧ２を短絡、釈放する第２の短絡スイッチ
回路としてのＭＯＳトランジスタ４１の方にはゲート抵
抗４２が接続されていて、この抵抗値とＭＯＳトランジ
スタ４１のゲートキャパシタンスとによってＭＯＳトラ
ンジスタのオンオフ動作に一定の遅延時間τが与えられ
ており、同図（ｅ）に示すように前述の時刻ｔｅからこ
の遅延時間τの後にＭｏＳトランジスタが同図（ｆｌに
示すようにオン状態からオフ状態に変わるとともに、第
２の出力トランジスタ１２のゲート電位Ａが基準電位点
電位Ｅから第２のゲート駆動電圧ＶＧ２に向けて直ちに
上がる。このゲート電位Ａがこの出力トランジスタ１２
の動作しきい値ＴＨＩＩだけ立ち上がった時刻ｔｈにお
いて、同図（ｈ）に示すように出力トランジスタ１２が
オン動作するが、この時刻ｔｈが常に前述の第１の出力
トランジスタ１１のオン動作時刻ｔｇよりは後になるよ
うに遅延時間τが選ばれており、これによって両出力ト
ランジスタ１１．１２が同時にオン状態になって電源電
位点Ｖｄと基準電位点Ｅとの間の短絡が生じることが避
けられる。もちろん、この遅延時間τは前述の時刻ｔａ
Ｏ後にも起こり、同図（Ｃ１に示すように時刻ｔａから
この遅延時間τの経過後始めてＭＯＳトランジスタ４１
が同１ｍ　（ｆ）のようにオンされ、出力トランジスタ
１２のゲート電位Ａもそれから立ち下がって時刻ｔｂに
おいて該第２の出力トランジスタ１２が同図（ｈ）のよ
うにオンからオフ状態に変わるが、この時刻ｔｂは前述
の第１の出力トランジスタ１１のオン動作時刻ｔｄより
は前になるから、この場合にも両出力トランジスタ１１
．１２のオン状態が重なり合うことはない。

以上のように第３図の回路ではオンオフ出力ｖＯのオン
時の遅延時間Ｔｄｎがオフ時の遅延時間Ｔｄｆよりもず
っと長くなるので、電圧変換回路のオン動作速度が遅い
という問題のほか、オンオフ出力ｖＯの波形がディジタ
ル信号ＤＳの波形に対して忠実でなくなる問題が生じる
。このオン動作時の遅延時間の主な原因は前述の高圧側
の第１の出力トランジスタに対応する第１の短絡スイッ
チ回路用の操作回路内の抵抗５１．５２とＭＯＳトラン
ジスタ５３のキャパシタンスとが作る時定数にあるから
、キャパシタンスを減少させるのはむりとしても抵抗値
の方を下げることによって改善を図ることは可能である
。しかし、遅延時間を充分に短縮するには抵抗値をかな
り下げることが必要で、反面それに応じて両抵抗内で消
費される電力が大幅に増大するから、電圧変換回路を多
数個集積化する際には到底許容できない程消費電力が増
えてしまう。

本発明はかかる問題点を解決して、上述の回路のもつ利
点を保持しながら電圧変換動作速度を高めることができ
る電圧変換回路を得ることを目的とする。

〔問題点を解決するための手段〕

本発明は上述の目的を所定電圧をもつ電源電位点と基準
電位点との間に直列接続されたそれぞれ電界効果トラン
ジスタとしてなる第１および第２の出力トランジスタと
、該両出力トランジスタに対応してそれらを開閉駆動す
る第１および第２のゲート駆動電圧を発生するゲート駆
動電圧発生回路と、該各ゲート駆動電圧をそれぞれ釈放
、短絡可能に接続された第１および第２の短絡スイッチ
回路と、電源電位点側に接続された第１の出力トランジ
スタに対応する第１の短絡スイッチ回路にディジタル信
号の論理値に応じて第１のゲート駆動電圧の釈放動作を
させる釈放操作回路と、該第１の短絡スイッチ回路にデ
ィジタル信号の論理値に応じて第１のゲート駆動電圧の
短絡動作をさせる短絡操作回路とにより電圧変換回路を
構成して、第１の短絡スイッチ回路をディジタル信号の
論理値に応じて交互に釈放操作回路と短絡操作回路を介
して操作し、第２６短絡スイツチ回路をディジタル信号
の論理値に応じて直接に操作することにより、第１およ
び第２の出力トランジスタを交互に開閉動作させること
により達成される。

〔作用〕

上記の構成中の釈放操作回路と短絡操作回路とは前の第
３図の回路中の第１の短絡スイッチ回路に対する操作回
路に対応するもので、本発明はこの従来の操作回路がも
っていた第１の短絡スイッチ回路に第１のゲート駆動電
圧を釈放かつ短絡させる２個の機能をそれぞれ別の釈放
操作回路と短絡操作回路に分担させることにより、電圧
変換回路の動作速度の向上に成功したものである。この
内の短絡操作回路はオンオフ出力のオフ動作に対応する
もので、このオフ動作時間には前から余り問題がないか
ら、短絡操作回路は以前のように電源電位点と基準電位
点との間に直列接続された２個の抵抗と１個のＭＯＳト
ランジスタとからなり、基準電位点側に接続されたＭＯ
Ｓトランジスタにディジタル信号を受け、電源電位点側
に接続された抵抗の両端電圧により第１の短絡スイッチ
回路を短絡動作させるものであってよい。一方、釈放操
作回路の方は以前問題があったオンオフ出力のオン動作
に対応するものであるからその操作速度を上げる必要が
あり、例えばそれを短絡操作回路と同様に抵抗とＭＯＳ
トランジスタの直列回路で構成し、ただしそのＭＯＳト
ランジスタのオン動作で第１の短絡スイッチ回路に第１
のゲート駆動電圧の釈放をさせるようにすることができ
る。また、後述の実施例に示すように、釈放操作回路を
電源電位点と基準電位点間に接続されたバイポーラの操
作トランジスタとキャパシタとＭｏＳトランジスタの直
列回路で構成し、かつその際操作トランジスタのエミッ
タ・ベース間が該直列回路に挿入され、基準電位点側に
接続されたＭＯＳトランジスタのゲートにディジタル信
号が与えられ、操作トランジスタのオン動作により第１
の短絡スイッチ回路に釈放動作をさせるようにすること
により釈放操作速度を格段に向上させることができる。

このように本発明によれば、第１の短絡スイッチ回路に
対する操作回路を釈放操作回路と短絡繰作回路とにいわ
ば機能的に分離して設けることにより、それぞれの回路
の操作速度従って電圧変換回路のオン動作速度とオフ動
作とを独立に早めることができ、前述の所期の課題が解
決される。

〔実施例〕

以下第１図および第２図を参照しながら本発明の詳細な
説明する。第１図は本発明による電圧変換回路の一実施
例の回路図で、第２図はそれに関連する主な信号等の波
形図であり、これらの図の前の第３図に対応する部分に
は同じ符号が付されており、説明の重複する部分は簡略
化のため省略する。

第１図において、ゲート駆動電圧発生回路２０゜第１の
短絡スイッチ回路３０．第２の短絡スイッチ回路４０お
よび短絡操作回路５０の内容は前の実施例ととくに変わ
るところはなく、短絡操作回路５０が第１の短絡スイッ
チ回路３０に第１のゲート駆動電圧の釈放動作を行なわ
せないことを除いてはそれらの動作も前と同じである。

この実施例で新しく追加された釈放操作回路６０は、電
源電位点Ｖｄと第１の短絡スイッチ回路のＭＯＳトラン
ジスタ３１のゲートとの間に接続されたバイポーラのｐ
ｎｐトランジスタ６１と、そのベースと第２の出力トラ
ンジスタ１２のゲート間に接続されたキャパシタ６２と
、トランジスタ６１のベースと電源電位点Ｖｄとの間に
接続されたダイオード６３とからなる。この釈放操作回
路６０の動作上の重要点はキャパシタ６２に対する充電
電流であって、このキャパシタ６２に対する充電路は第
２の短絡スイッチ回路のＭＯＳトランジスタがオン動作
して第２の出力トランジスタ１２のゲート電位Ａが基準
電位点Ｅの電位と等しくなったときに形成され、充電電
流は電源電位点Ｖｄから、トランジスタ６１のエミッタ
とベース、キャパシタ６２およびＭＯＳトランジスタ４
１を介して基準電位点已に流れる。この充電電流は即ｐ
ｎｐ　トランジスタロ３のベース電流となるから、これ
によって該トランジスタ６３がオンして第１の短絡スイ
ッチ回路のＭＯＳトランジスタ３１のゲート電位を消去
させる。これによって該トランジスタがオフ動作してツ
ェナダイオード２１の作る第１のゲート駆動電圧ＶＧＩ
が釈放されるので、トランジスタ６１は第１の短絡スイ
ッチ回路３０に第１のゲート駆動電圧の釈放動作をさせ
るための操作トランジスタの役目を果たす。この際釈放
操作回路６０と共働する第２の短絡スイッチ回路４０の
ＭＯＳトランジスタ４１については、これとは別のｎチ
ャネルＭＯ３トランジスタを釈放操作回路内に組み込む
ようにしてもよいのであるが、回路の簡単化のために釈
放操作回路６０用との共用を図ったものである。この共
用上はＭＯＳトランジスタ４１のオン動作速度を早める
要があり、このためそのゲート抵抗４２に並列にダイオ
ード４３が接続されている。

第１図の回路動作を第２図を参照しながら説明する。ま
ず、同図ｉａ）、（ｂｌに示すように時刻１０において
ディジタル信号ＤＳがｒＨＪからｒＬＪに変わってオン
オフ出力ｖＯのオンが指令されたものとする。これによ
って短絡操作回路５０のＭＯＳトランジスタ５３がオフ
動作するとともに、第２の短絡スイッチ回路４０内のＭ
ＯＳトランジスタ４１がオン動作して、同図（Ｃ）に示
すように第２の出力トランジスタ１２のゲート電位Ａが
それまでのゲート駆動電圧発生回路２０内のツェナダイ
オード２２によって作られた第２のゲート駆動電圧ＶＧ
２と等しい電位から基準電位点Ｅの電位に向けて立ち下
がる。このゲート電位Ａが第２の出力トランジスタ１２
の動作しきい値ＴＨ１２にまで下がった時刻ｔ１におい
て、同図（ｊ）に示すように該出力トランジスタ１２は
オン動作する。一方、ＭＯ３Ｉ−ランジスタ４１のオン
動作と同時に釈放操作回路６０のキャパシタ６２に対す
る前述の充電動作が開始され、同図（ｄ）に示す充電電
流ｉｃがその操作トランジスタ６１のエミッタからベー
スに流入するので、そのベース電流が僅かな動作しきい
値に達した時刻ｔ２に該操作トランジスタ６１が同図（
ｈ）に示すようにオン動作する。これによって第１の短
絡スイッチ回路３０内のＭＯＳトランジスタ３１のゲー
ト電位Ｂは、同図（８）で鎖線で示すようなそれまでの
緩やかな立ち上がりから急速に電源電位Ｖｄに向けて立
ち上がり、該電位ＶｄよりＭＯＳ　トランジスタ３１は
動作しきい値ＴＨ３１だけ低い電位にゲート電位Ｂが達
した時刻ｔ３に、ＭＯＳトランジスタ３１が同図（１）
に示すようにオフ動作する。これによって、ゲート駆動
電圧発生回路２０内のツェナダイオード２１によって作
られる第１のゲート駆動電圧ＶＧＩが釈放されるので、
同図（ｆｌに示すように第１の出力トランジスタ１１の
ゲート電位Ｃはそれまでの電源電位Ｖｄから急速に立ち
下がり、該ゲート電位Ｃが出力トランジスタ１１の動作
しきい値ＴＨＩＩだけ立ち下がった時刻ｔ４に、第１の
出力トランジスタ１１は同図（ｋ）のようにオン動作す
る。最初の時刻ｔｏからこのオン動作によりオンオフ出
力ｖＯがオンされる時刻ｔ４までの遅延時間Ｔｄｎは、
同図（１）かられかるように第３図の回路によるよりも
ずっと短くなる。

一方、この間に釈放操作回路６０内のキャパシタ６２に
流入する充電電流ｉｃは、同図（ｄ）に示すように減衰
して時刻ｔ５においてその操作トランジスタ６１は同図
（ｈ）のようにオフするが、このときすでに第１の短絡
スイッチ回路のＭＯＳトランジスタ３１のゲート電位Ｂ
は同図ｔｅｌに示すように電源電位Ｖｄにあるので、回
路状態はそのまま維持される。これかられかるように、
釈放操作回路６０は電圧変換回路のオン動作を促進する
ように短時間だけ動作した後、その操作トランジスタ６
１は元のオフに帰るので、次に短絡操作回路５０が動作
するときにはそれに何らの影響も与えない。

時刻ｔ６にディジタル信号がｒＬＪからｒＨＪに変わっ
てオンオフ出力ｖＯのオフを指令した以後の動作は、前
の第３図とほぼ同じであるがら簡単に説明する。この時
刻ｔ６においてＭＯＳトランジスタ５３がオンすると同
時にＭＯＳトランジスタ３１のゲート電位Ｂが立ち下が
り、時刻ｔ７において該ＭＯ３トランジスタ３１がオン
し第１の出力トランジスタ１１のゲート電位Ｃが立ち上
がって時刻ｔ８において該出力トランジスタ１１がオフ
する。この時刻ｔ６以降のオンオフ出力ＶＯのオン動作
の遅延時間Ｔｄｆは前の場合と同じである。一方第２の
短絡スイッチ回路２０内のＭＯＳトランジスタ４１ば、
時ＩＪｔ６後そのゲート抵抗４２による遅延時間τだけ
遅れてオンされ、同図（ｃ）に示すように第２の出力ト
ランジスタ１２のゲート電位Ａがそれがら立ち上がって
時刻ｔ９において第２の出力トランジスタ１２がオンす
るが、該時刻ｔ９は常に第１の出力トランジスタ１１が
オフする時刻ｔ８よりも後にされる。さらに第２の出力
トランジスタ１２のゲート電位Ａの上昇とともに、釈放
操作回路６０内のキャパシタ６２とダイオード６３を通
して前の充電電流ｉｃとは逆方向にいわば放電電流ｉｄ
が同図（ｄｌに示すように流れ、キャパシタ６２の状態
を時刻ｔｏ以前の状態に復帰させる。

この動作をさせるためにダイオード６３は、前述のよう
に操作トランジスタ６１のエミッタ・コレクタ間に逆並
列に接続されている。

以上説明した実施例に限らず、本発明は種々の態様で実
施をすることができる。例えば釈放操作回路内のキャパ
シタは常に逆方向電圧が掛かる方向に接続されたダイオ
ードで置き換えて、その逆バイアス状態でのキャパシタ
ンスを利用することができる。釈放操作回路６０自体も
第１図に示した態様のほか、最も簡単には短絡操作回路
の抵抗５２とＭＯＳトランジスタ５３との直列回路と並
列に別の抵抗とｎチャネルＭＯＳトランジスタとを接続
し、その抵抗値と抵抗５２の値を高く選定しそのＭＯＳ
トランジスタのゲートに補のディジタル信号ＤＳを与え
るようにしても構成できる。またこの場合該ＭＯ３トラ
ンジスタを第２の短絡スイッチ回路２０内のＭＯＳトラ
ンジスタ４１と共用しても差し支えない。この場合は釈
放操作回路内の抵抗と抵抗５１との比で第１の短絡スイ
ッチ回路のＭＯＳトランジスタのゲート電位Ｂが決まる
が、それと直列接続されたＭＯＳトランジスタのオン動
作によって第１の短絡スイッチ回路に第１のゲート駆動
電圧の釈放動作をさせることになるので、第３図の場合
よりもオンオフ出力のオン動作速度は早まる。ただし、
この場合抵抗を１個余分に並列接続することになるので
、その分だけ回路の消費電力が増え、ＭＯＳトランジス
タに高電圧が掛かることになるので、短絡操作回路用Ｍ
Ｏ３トランジスタと同様に高耐圧ＭＯ３トランジスタと
してやる要がある。第１図の実施例はこの意味では消費
電力が少ない利点を有する。なお、短絡操作回路５゜の
ＭＯＳトランジスタ５３を抵抗とＭＯＳトランジスタの
並列回路で置き換え、ＭＯＳトランジスタに補のディジ
タル信号を与えてやるようにすれば、短絡操作回路内の
抵抗値の配分がややむつかしくなるが、ＭＯＳトランジ
スタに低耐圧のものを用いることができる。

〔発明の効果〕

以上の説明かられかるように、本発明によれば電源電位
点側に接続される第１の出力トランジスタ用の第１のゲ
ート駆動電圧を短絡、釈放する第１の短絡スイッチ回路
を操作する回路として釈放操作回路と短絡操作回路とを
機能別に設けることにより、電圧変換回路の動作速度を
向上することができる。また、これによって設計上の自
由度が増し、再操作回路と（に短絡操作回路中の抵抗値
を従来より高く選定して、電圧変換回路の消費電力を減
少させることができる。設計上の自由度は電圧変換回路
のオン動作速度とオフ動作速度の選定についても同様で
、本発明によれば両速度をほぼ互いに独立に選ぶことが
できるから、用途に応じて再動作速度を選定して電圧変
換回路の設計を合理化することができる。

もちろん、これらの効果を得るに際して本件出願人の前
記先願による電圧変換回路が持つ利点はそのまま生かさ
れており、出力トランジスタのもつゲート耐圧値とは独
立に電圧変換回路のオンオフ出力の電圧値を自由に選定
することができる。

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 １）１ビットのデイジタル信号を入力してその論理値に
   応じた所定電圧値のオンオフ出力に変換する回路であっ
   て、前記所定電圧をもつ電源電位点と基準電位点との間
   に直列接続されたそれぞれ電界効果トランジスタとして
   なる第１および第２の出力トランジスタと、該両出力ト
   ランジスタに対応してそれらを開閉駆動する第１および
   第２のゲート駆動電圧を発生するゲート駆動電圧発生回
   路と、該各ゲート駆動電圧をそれぞれ釈放、短絡可能に
   接続された第１および第２の短絡スイッチ回路と、電源
   電位点側に接続された第１の出力トランジスタに対応す
   る第１の短絡スイッチ回路にデイジタル信号の論理値に
   応じて第１のゲート駆動電圧の釈放動作をさせる釈放操
   作回路と、該第１の短絡スイッチ回路にデイジタル信号
   の論理値に応じて第１のゲート駆動電圧の短絡動作をさ
   せる短絡操作回路とを備え、第１の短絡スイッチ回路を
   デイジタル信号の論理値に応じて交互に釈放操作回路と
   短絡操作回路を介して操作し、第２の短絡スイッチ回路
   をデイジタル信号の論理値に応じて直接に操作すること
   により、第１および第２の出力トランジスタを交互に開
   閉動作させて該両出力トランジスタの相互接続点からオ
   ンオフ出力を取り出すようにしたことを特徴とする電圧
   変換回路。 ２）特許請求の範囲第１項記載の回路において、短絡操
   作回路が電源電位点と基準電位点との間に直列接続され
   た２個の抵抗と１個のＭＯＳトランジスタとからなり、
   基準電位点側に接続されたＭＯＳトランジスタにデイジ
   タル信号を受け、電源電位点側に接続された抵抗の両端
   電圧により第１の短絡スイッチ回路を短絡動作させるよ
   うにしたことを特徴とする電圧変換回路。 ３）特許請求の範囲第１項記載の回路において、釈放操
   作回路を電源電位点と基準電位点間に接続されたバイポ
   ーラの操作トランジスタとキャパシタとＭＯＳトランジ
   スタの直列回路で構成し、操作トランジスタのエミッタ
   ・ベース間が該直列回路に挿入され、基準電位点側に接
   続されたＭＯＳトランジスタのゲートにデイジタル信号
   が与えられ、操作トランジスタのオン動作により第１の
   短絡スイッチ回路に釈放動作をさせるようにしたことを
   特徴とする電圧変換回路。 ４）特許請求の範囲第３項記載の回路において、操作ト
   ランジスタのエミッタ・ベース間に逆並列にダイオード
   が接続されたことを特徴とする電圧変換回路。 ５）特許請求の範囲第３項記載の回路において、釈放操
   作回路のＭＯＳトランジスタが第２の短絡スイッチ回路
   用のＭＯＳトランジスタと共用されたことを特徴とする
   電圧変換回路。