JPS63271299A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS63271299A JPS63271299A JP10558487A JP10558487A JPS63271299A JP S63271299 A JPS63271299 A JP S63271299A JP 10558487 A JP10558487 A JP 10558487A JP 10558487 A JP10558487 A JP 10558487A JP S63271299 A JPS63271299 A JP S63271299A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- dot
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ドツトマトリクス形の液晶表示における表
示品質向上に関するものである。
示品質向上に関するものである。
第2図は、従来より一般に構成されている5×7ドツト
マトリクス液晶表示装置である。図において、1は、キ
ャラクタのドツトマトリクスパターンデータを記憶する
メモリ、2はメモリから読出されたキャラクタパターン
データを液晶駆動波形に変換する液晶ドライブ回路、3
は時分割走査信号を液晶駆動波形に変換する液晶ドライ
ブ回路、4はこれらをコントロールする表示タイミング
制御回路、5は5×7ドツトの液晶表示パネル、6は液
晶セルである。
マトリクス液晶表示装置である。図において、1は、キ
ャラクタのドツトマトリクスパターンデータを記憶する
メモリ、2はメモリから読出されたキャラクタパターン
データを液晶駆動波形に変換する液晶ドライブ回路、3
は時分割走査信号を液晶駆動波形に変換する液晶ドライ
ブ回路、4はこれらをコントロールする表示タイミング
制御回路、5は5×7ドツトの液晶表示パネル、6は液
晶セルである。
ドツトマトリクス表示において表示されるキャラクタは
ROMあるいはRAM等の第2図に示されるメモリ1に
キャラクタの1ドツトを1ビツトに対応させ、記憶され
ている。例えば、表示するドツトを論理“l”として記
憶し、表示しないドツトは“0″として記憶させる。そ
して、表示タイミングに従って、キャラクタの各ドツト
であるこれらメモリデータを順次読出し、時分割信号と
同期して、液晶ドライブ回路2は液晶駆動波形に変換す
る。
ROMあるいはRAM等の第2図に示されるメモリ1に
キャラクタの1ドツトを1ビツトに対応させ、記憶され
ている。例えば、表示するドツトを論理“l”として記
憶し、表示しないドツトは“0″として記憶させる。そ
して、表示タイミングに従って、キャラクタの各ドツト
であるこれらメモリデータを順次読出し、時分割信号と
同期して、液晶ドライブ回路2は液晶駆動波形に変換す
る。
即ち、第2図のような5×7ドツトマトリクスの表示で
は、5ドツト(5ビツト)ごと7回それぞれの時分割の
タイミングに従って液晶駆動波形に変換される。
は、5ドツト(5ビツト)ごと7回それぞれの時分割の
タイミングに従って液晶駆動波形に変換される。
第2図は5×7ドツトマトリクスで“8”を表示した例
であるが、キャラクタを構成するドツトの数が少ないた
め、斜めにドツトがつながる部分が非常に見づらい。
であるが、キャラクタを構成するドツトの数が少ないた
め、斜めにドツトがつながる部分が非常に見づらい。
これを改善するには、キャラクタを構成するドツトの数
を増す必要があるが、縦、横それぞれ倍にしたとすると
、当然ながらキャラクタを記憶するメモリの容量が4倍
必要となる。
を増す必要があるが、縦、横それぞれ倍にしたとすると
、当然ながらキャラクタを記憶するメモリの容量が4倍
必要となる。
この発明は、メモリ容量を増すことなく、斜めのドツト
のつながりを見やすくできるドツトマトリクス液晶表示
装置を得ることを目的とする。
のつながりを見やすくできるドツトマトリクス液晶表示
装置を得ることを目的とする。
C問題点を解決するための手段〕
この発明に係る液晶表示装置は、キャラクタの最小単位
の1ドツトを、複数の液晶セルで構成したものである。
の1ドツトを、複数の液晶セルで構成したものである。
そして、キャラクタを構成する表示ドツトのつながり方
を検出し、そのつながり方に応じて、複数の液晶セルの
表示の仕方を制御するようにしたものである。
を検出し、そのつながり方に応じて、複数の液晶セルの
表示の仕方を制御するようにしたものである。
即ち、1ドツトを構成する複数の液晶セルは、ドツトが
斜めにつながる部分の付近のドツトではその一部のみが
表示されるように制御するようにしたものである。
斜めにつながる部分の付近のドツトではその一部のみが
表示されるように制御するようにしたものである。
この発明においては、斜めに1ドツトを構成する複数の
液晶セルは、ドツトが斜めにつながる部分の付近のドツ
トではその一部のみが表示されるように制御するように
し・たので、つながる部分が補間され、メモリ容量を増
大することなくキャラクタパターンのなめらかさを向上
できる。
液晶セルは、ドツトが斜めにつながる部分の付近のドツ
トではその一部のみが表示されるように制御するように
し・たので、つながる部分が補間され、メモリ容量を増
大することなくキャラクタパターンのなめらかさを向上
できる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による液晶表示装置を示し、
図において、1は5×7で構成されるキャラクタパター
ンデータを記憶するメモリ、3は時分割走査信号を液晶
駆動波形に変換する走査側液晶ドライブ回路、5は液晶
表示パネル、6はそ 。
図において、1は5×7で構成されるキャラクタパター
ンデータを記憶するメモリ、3は時分割走査信号を液晶
駆動波形に変換する走査側液晶ドライブ回路、5は液晶
表示パネル、6はそ 。
の液晶セル、7はキャラクタのドツトマトリクスパター
ンデータから特定のつながり方でつながったドツトパタ
ーンを検出するデータ(パターン)検出回路、8は検出
されたパターンに応じてパターンデータを変更し、複数
の液晶セルを表示させる液晶ドライブ回路、4はこれら
のコントロールをする表示タイミング制御回路である。
ンデータから特定のつながり方でつながったドツトパタ
ーンを検出するデータ(パターン)検出回路、8は検出
されたパターンに応じてパターンデータを変更し、複数
の液晶セルを表示させる液晶ドライブ回路、4はこれら
のコントロールをする表示タイミング制御回路である。
第1図において、液晶ドライブ回路及び液晶表示パネル
は、キャラクタの構成が5×7ドソトマトリクスである
が、縦、横それぞれその倍のIO×14のセルで構成さ
れている。そして、5×7のキャラクタの1ドツトは、
時分割走査信号2本(例えばC1−aとCI−b)及び
データ側信号2本(例えばDi−aとDI−b)で制御
される4つの液晶セルが対応している。ここで、各ドツ
トに対応した2回の走査期間の間2本のデータ信号が“
1”であれば、1ドツトを構成する4つのセルが表示さ
れる。
は、キャラクタの構成が5×7ドソトマトリクスである
が、縦、横それぞれその倍のIO×14のセルで構成さ
れている。そして、5×7のキャラクタの1ドツトは、
時分割走査信号2本(例えばC1−aとCI−b)及び
データ側信号2本(例えばDi−aとDI−b)で制御
される4つの液晶セルが対応している。ここで、各ドツ
トに対応した2回の走査期間の間2本のデータ信号が“
1”であれば、1ドツトを構成する4つのセルが表示さ
れる。
表示するキャラクタデータは、従来と同様に5×7ドツ
トの構成でメモリ1に記憶されており、表示タイミング
に従って5ビット単位で順次読出される。読出されたキ
ャラクタデータは、ドツトの接続の仕方を検出するパタ
ーン検出回路7を通る。この回路はドツトが斜めに接続
されているか否かを検出する。例えば第1図“A”の部
分では、走査期間ci−b及びC2−aの間、それぞれ
デ−タ信号D5−a、D4−bが1″となるよう表示デ
ータはデータ側液晶ドライブ回路8において修正され、
図に示すように、ドツトが斜めにつながる部分が補間さ
れた表示となる。
トの構成でメモリ1に記憶されており、表示タイミング
に従って5ビット単位で順次読出される。読出されたキ
ャラクタデータは、ドツトの接続の仕方を検出するパタ
ーン検出回路7を通る。この回路はドツトが斜めに接続
されているか否かを検出する。例えば第1図“A”の部
分では、走査期間ci−b及びC2−aの間、それぞれ
デ−タ信号D5−a、D4−bが1″となるよう表示デ
ータはデータ側液晶ドライブ回路8において修正され、
図に示すように、ドツトが斜めにつながる部分が補間さ
れた表示となる。
なお、上記実施例では、5×7ドツトマトリクスの例を
示したが、他のマトリクス、例えば16×16でもよく
、また1ドツトを4つの液晶セルで構成した場合を示し
たが、もっと多数のセルで構成されていてもよ(、この
場合さらになめらかで見やすい表示が可能となる。
示したが、他のマトリクス、例えば16×16でもよく
、また1ドツトを4つの液晶セルで構成した場合を示し
たが、もっと多数のセルで構成されていてもよ(、この
場合さらになめらかで見やすい表示が可能となる。
以上のように、この発明に係る液晶表示装置によれば、
ドツトマトリクス液晶表示において、1ドツトを複数の
液晶セルで構成し、キャラクタのドツトのつながり方に
よって各セルの表示の仕方を制御するようにしたので、
キャラクタを記憶するメモリの容量を増加することなし
に、なめらかな表示を実現できる。
ドツトマトリクス液晶表示において、1ドツトを複数の
液晶セルで構成し、キャラクタのドツトのつながり方に
よって各セルの表示の仕方を制御するようにしたので、
キャラクタを記憶するメモリの容量を増加することなし
に、なめらかな表示を実現できる。
第1図はこの発明の一実施例による液晶表示装置を示す
図、第2図は従来の液晶表示装置を示す図である。 図において、1はメモリ、2及び8はデータ側液晶ドラ
イブ回路、3は時分割走査側液晶ドライブ回路、4は表
示タイミング制御回路、5は液晶表示パネル、6は液晶
セル、7はパターン検出回路である。 なお図中同一符号は同−又は相当部分を示す。
図、第2図は従来の液晶表示装置を示す図である。 図において、1はメモリ、2及び8はデータ側液晶ドラ
イブ回路、3は時分割走査側液晶ドライブ回路、4は表
示タイミング制御回路、5は液晶表示パネル、6は液晶
セル、7はパターン検出回路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (4)
- (1)キャラクタをドットマトリクス方式で表示する液
晶表示装置において、 1ドットが複数の液晶セルから構成された液晶表示パネ
ルと、 表示すべきキャラクタのドットパターンデータを記憶す
る記憶回路と、 該記憶回路から順次データを読み出し、特定のつながり
方でつながったドットパターンデータを検出するパター
ン検出回路と、 検出されたデータに応じてドットパターンデータを修正
し、該データにより複数の液晶セルの表示制御をする液
晶ドライブ回路とを備えたことを特徴とする液晶表示装
置。 - (2)上記液晶セルは、1ドットが4つのセルから構成
されていることを特徴とする特許請求の範囲第1項記載
の液晶表示装置。 - (3)上記パターン検出回路は、ドットが斜め方向につ
ながっていることを検出することを特徴とする特許請求
の範囲第1項記載の液晶表示装置。 - (4)上記液晶ドライブ回路は、ドットが斜め方向につ
ながる部分を補間するようにドットパターンデータを修
正することを特徴とする特許請求の範囲第1項記載の液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10558487A JPS63271299A (ja) | 1987-04-28 | 1987-04-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10558487A JPS63271299A (ja) | 1987-04-28 | 1987-04-28 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63271299A true JPS63271299A (ja) | 1988-11-09 |
Family
ID=14411549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10558487A Pending JPS63271299A (ja) | 1987-04-28 | 1987-04-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63271299A (ja) |
-
1987
- 1987-04-28 JP JP10558487A patent/JPS63271299A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760387A (en) | Display controller | |
| EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
| JP2612475B2 (ja) | カラー表示パネルの表示制御装置 | |
| JPH05100632A (ja) | 表示装置 | |
| EP0167802B1 (en) | Character and pattern display system | |
| JPS61277991A (ja) | スムース・スクロール方法 | |
| JPS6132089A (ja) | 映像表示制御装置 | |
| JPS63271299A (ja) | 液晶表示装置 | |
| JPS5913642Y2 (ja) | ドツトマトリクス表示装置 | |
| JPH0417981Y2 (ja) | ||
| JPS604988A (ja) | 画像表示装置 | |
| JPS60163080A (ja) | 画像縮小表示処理方式 | |
| JPH01149687A (ja) | マトリクス型表示装置 | |
| JPS59164594A (ja) | 文字表示回路 | |
| JPS62160490A (ja) | 表示回路 | |
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| JPH10240222A (ja) | キャラクタ表示制御回路 | |
| JPS5852594B2 (ja) | 文字表示装置 | |
| JPS6352195A (ja) | 表示制御システム | |
| JPS62637B2 (ja) | ||
| JPH0219463B2 (ja) | ||
| JPS6231351B2 (ja) | ||
| JPS63265655A (ja) | 文字縮小回路 | |
| JPS5876881A (ja) | キヤラクタ表示装置 | |
| JPS6020764B2 (ja) | マトリクス表示装置 |