JPS63275276A - ディジタル画信号符号化方式及び同符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 失棗欠Ｉ 本発明はディジタル画信号符号化方式及び同符号化装置
に係り、より詳細にはファクシミリ装置等の画像読取り
装置に適用し、画信号の圧縮を行なう符号化方式及びそ
の装置に関するものである。

従来技術 画信号の圧縮方式としては、従来から１次元符号化方式
（Ｍｏｄｉｆｉｅｄ　Ｈｕｆｆｍａｎ符号化方式）、２
次元符号化方式（Ｍｏｄｉｆｉｅｄ　ＲＥＡＤ符号化方
式）等が知られており、ファクシミリ装置等に広く利用
されている。

ところで、１次元符号化方式においては、ランレングス
のビットカウント値をカウントする回路の他に、符号を
モジュロ８加算器で格納してホストへ転送するための回
路が必要になり、そのハードウェアの規模も相当大きな
ものになる。

また、２次元符号化方式においては、参照ラインのビッ
トデータもデータ処理のために必要になるため、そのハ
ードウェアの規模は更に大きくなり、ゲートの数でも数
千に及ぶことになる。

例えば、第５図は従来から実施されている最も一般的な
１次元符号化回路を示し、符号化回路側からのデータ要
求により１バイト分のデータがホスト側から書込まれる
とシリアルシフトレジスタ５１から転送される画信号デ
ータの変化点を遅延回路５２とＥｘ−ＮＯＲ回路５３か
らなる検出回路により検出し、クロック制御回路５４か
らのクロックをカウンタ５５でカウントして、そのカウ
ントデータなデータセット部５６で保持するようになっ
ている。そして、このようにして保持されたデータはマ
イクロプログラムによるテーブル検索処理が行なわれて
最終的に符号化が実現される。

テーブル検索処理は１次元符号化方式の場合にあっては
、０と１のそれぞれにθ〜６３のランレングスに対応す
るターミネイティング符号と、６４ビツトの何倍かを表
すメイクアップ符号を用いて実行されるが、テーブル検
索処理の実行に時間がかかると、そのタスク実行中は次
のデータを転送できず、大きなタイムロスが生じるとい
う欠点がある。

以上は１次元符号化方式についてみたが、２次元符号化
方式ではパスモード、垂直モード、及び水平モードの符
号化モードが設定されており、テーブル検索処理の実行
には更に時間がかかることになる。

■　　・ そこで、本発明は、マイクロプログラム処理をホストの
書込みサイクルに遅れない程度の速度に上げ、効率的な
符号化を実現することができるディジタル画信号符号化
方式及び同符号化装置を提供することを目的として創作
された。

本発明は次の２発明からなる。

第一の発明はディジタル画信号の符号化方式に係り、そ
の方式の基本的構成は第１図のフローチャートに示され
る。

先ず、ディジタル画信号の入力があると（ステップ■）
、その画信号をＮビット単位でその全てのビットが０ま
たはｌかどうかを判別する（ステップ■）。但し、Ｎは
３以上の整数である。

その結果、Ｎビット単位で全てが０またはｌである場合
には、そのＮビット単位の構成が０またはｌの何れに係
るものであるかを示すものであり、１０進数の１からＮ
に対応する２進数に該当しない識別符号を作成する（ス
テップ■）。ここでは、仮にＯに係るものであるときは
「００」なる符号とし、１に係るものであるときはｒ　
Ｆ　Ｆ　（Ｈｅｘ）　Ｊなる符号とした。

また、同一Ｎビット単位の連続数をカウントする（ステ
ップ■）。即ち、例えば０が５Ｎ個連続している場合に
はそのカウント数（ｍ）が５になり、１が８Ｎ＠連続し
ている場合にはカウント数（ｍ）が８になる。

次に、前記の符号（ｒｏＯＪまたはｒＦＦ（Ｈｅｘ）　
Ｊ　）とカウント数（ｍ）を用いて符号を作成する。こ
こでは、仮にｒ　ＯＯｍ　Ｊまたは「Ｆ　Ｆ　（Ｈｅｘ
）　ｍ　Ｊなる符号とした。

一方、前記の判別において、Ｎビット単位で全てが０ま
たはｌでない場合には、そのビットパターンに対応する
符号化処理を行う（ステップ■）。例えば、ｒｏｏｌｌ
ｏｌｏｏＪのビットパターンのときには「６３」の符号
化を行う等のように処理する。

そして、前記のステップ■〜■及びステップ■→■のプ
ロセスを経て符号化されたデータは順次セットされるが
（ステップ■）、このセットされたデータがマイクロプ
ログラムによるテーブル検索処理のキー項目とされる。

本発明の方式によれば、識別符号として、１０進数の１
からＮに対応する２進数に該当しない識別符号を設定し
ているため、ステップ■において作成される識別符号と
ステップ■において作成される符号とが同一のビットパ
ターンになることはなく、同識別符号とカウント数によ
ってＯまたｌが連続するランレングスをＮビット単位で
符号化し、Ｎビット単位のディジタル画信号の全てのビ
ットが０またはｌでない場合には通常のビットパターン
に基づく符号化を行なうこととしているため、マイクロ
プログラムによるテーブル検索処理を容易にしてデータ
の処理速度を向上させることが可能になる。

第二の発明は前記の画情報符号化方式において、Ｏまた
は１のビットが連続したランレングスの符号化処理を実
施するための装置に係り。

その基本的構成は第２図のブロック図に示される。

図において、１は判別回路、２は識別符号作成回路、３
はカウンタ、４は制御回路、５はデータセット部、６は
同期回路である。

先ず、ディジタル画信号が判別回路１へ入力されると、
判別回路ｌは画信号をＮビット単位（Ｎ：３以上の整数
）で全てのビットが０または１かどうかを判別する。

この判別の結果、Ｎビット単位のディジタル画信号の全
てが０またはｌで構成されていると判定した場合には、
そのデータは識別符号作成回路２とカウンタ３へ出力さ
れる。

ここで、識別符号作成回路２は前記のＮビット単位の構
成が０またはｌの何れに係るものかを示し、ｌＯ進数の
ｌからＮに対応する２進数に該当しない識別符号を作成
する。

また、カウンタ３は０または１の連続するランレングス
における同一Ｎビット単位の連続数をカウントする。

そして、前記の識別符号及びカウント値は制御回路４へ
転送される。

一方、Ｎビット単位のディジタル画信号の全てが０また
は１で構成されていない場合には、画信号は直接制御回
路４へ転送される。

制御回路４は、前記に作成された識別符号とカウント数
とを連続させてデータセット部５ヘセットし、またそれ
以外の場合の画信号データをそのままデータセット部５
ヘセットする。

尚、このシステムのシーケンス制御を実行するために同
期回路６が設けられており、判別回路１、識別符号作成
回路２、カウンタ３、及び制御回路４の同期が確立され
ている。

従って、データセット部５には、Ｎビット単位で０また
はｌの連続したランレングスが識別符号とカウント値に
よる簡単な符号として格納され、またＮビット単位のデ
ィジタル画信号の全てが０またはｌで構成されていない
場合のそのままのビットパターンが格納されることにな
り、Ｏまたは１の長いランレングスが存在する場合にお
いては、これが簡単な符号として格納されているため、
マイクロプログラムによるテーブル検索処理が極めて迅
速に実行でき、データの処理速度を向上させることがで
きる。

支息遺 以下、本発明の実施例を第３図及び第４図を用いて説明
する。

第３図は本発明に係る符号化装置をファクシミリ装置に
適用した場合の回路図であり、１１．１２はホスト側か
らの画信号をラッチするラッチ回路、１３は８ビット単
位で余白のビットかどうかを判別するコンパレータ、１
４は８ビット単位で全黒のビットかどうかを判別するコ
ンパレータ、１５．１６は８進カウンタ、ｌ７はＮＯＲ
回路、１８はＪＫラフリップフロ９回路、１９はインバ
ータ、２０はデータセット部である。

この回路において、先ず、ホスト側から画信号データが
ラッチ回路１１．１２に入力されると、ホスト側からの
クロック（ＣＬＫ）に同期して同回路１１．１２にラッ
チされる。

今、この画信号データが第４図（ａ）で示されるビット
ストリームで入力されたと仮定した場合、最初は余白の
ビットが連続しており、コンパレータ１３の出力が「Ｈ
」、コンパレータ１４の出力がｒＬＪになり、カウンタ
１５がクロックパルスのカウントを開始するが、カウン
タ１６はカウントを実行しない。

また、この場合、ＮＯＲ回路１７の出力はｒＬＪになり
、ＪＫフリップフロップ回路１８のＱ出力はリセットさ
れた状態から立上がり、ｒＨＪを保持する。

このカウンタ１５のカウント出力とＮＯＲ回路１７とＪ
Ｋフリップフロップ回路１８のＱ出力はデータセット部
２０へ入力されるが、データセット部２０はＮＯＲ回路
１７のｒＬＪ出力によって少なくとも８ビツト単位で連
続した白ビットがあったというイベントを検出すると共
に、ＪＫフリップフロップ回路１８のＱ出力のｒＩ（Ｊ
により全白のカラータッグ「００」を作成してセットす
る。

また、データセット部２０は、このカラータッグ「００
」に連続して、カウンタ１５でアップカウントされる値
を書換えながらセットし続ける。

この場合、白のビットが６４ビット分連続しており、次
の８ビツトは余白でも全黒でもないビットパターンにな
っているため、カウンタ１５は８をカウントすることに
なる。

次に、全白でも全黒でもないビットパターンが現れたと
きには、コンパレータ１３とコンパレータ１４の出力は
双方ともｒＬＪになり、カウンタ１５はカウントを停止
する。

この場合、ＮＯＲ回路１７の出力はｒＨＪになり、デー
タセット部２０はＮＯＲ回路１７のｒＨＪ出力によって
このイベントを検出し、カウンタ１５にクリア信号を出
力すると共に、セットされているカラータッグ「００」
とカウンタ１５の最終カウント値を順次ホスト側へ符号
化データとして転送する。

また、データセット部２０はＮＯＲ回路１７の出力がｒ
ＨＪの間はラッチ回路１２にラッチされている画信号デ
ータをセットし続け、逐次そのデータをホスト側へ転送
する。

次に、再びラッチ回路１１．１２にラッチされたピット
ストリームに連続した８ビツト分が全て白の画信号デー
タが現れた場合には、前記と同様にコンパレータ１３が
ｒＨＪを、コンパレータ１４がｒＬＪを出力することに
なり、カウンタ１５がカウントを開始すると共に、デー
タセット部２０はＮＯＲ回路１７の出力がｒＬＪへ反転
することによりそのイベントを検出し、ＪＫフリップフ
ロップ回路１８がそのままＱ出力なｒＨＪに保持するこ
とから余白のカラータッグ「００」をセットする。

その後に余白でも全黒でもないビットパターンが現れる
までの作動は前記と同様である。

逆に、ピットストリームの中に全黒の画信号が８ビツト
以上連続的に現れた場合には、ラッチ回路１１．１２の
データに基づいてコンパレータ１３はｒＬＪを、コンパ
レータ１４はｒＨＪを出力する。

これによって、カウンタ１６がクロックパルスのカウン
トを開始するが、カウンタ１５はカウントを実行しない
状態に設定される。

この場合、ＮＯＲ回路１７の出力はｒＨＪからｒＬＪに
反転し、ＪＫフリップフロップ回路１８のＱ出力はｒＬ
Ｊに反転する。

データセット部２０はＮＯＲ回路１７の出力がｒＬＪに
反転することによりこのイベントを検出し、またＪＫフ
リップフロップ回路１８のＱ出力がｒＬＪに反転したこ
とによって全黒のカラータッグｒ　Ｆ　Ｆ　（Ｈｅｘ）
　Ｊを作成してセットする。

そして、データセット部２０はカウンタ１６てアップカ
ウントされる値を８ビット単位で余白でも全黒でもない
画信号データが現れるまで書換えながらセットし、その
データが現れたときに、カウンタ１６にクリア信号を出
力すると共に、カラータッグｒ　Ｆ　Ｆ　（Ｈｅｘ）　
Ｊとカウント値を順次ホスト側へ転送する。

また、このデータが現れたときには、ＮＯＲ回路１７の
出力はｒＨＪに反転し、ＪＫフリップフロップ回路１８
のＱ出力はそのままｒＬＪに保持される。

データセット部２０は、ＮＯＲ回路１７の出力の反転に
よってこのイベントを検出し、その出力がｒＨＪの間は
ラッチ回路１２にラッチされている８ビット単位で余白
でも全黒でもない画信号データをセットし続け、逐次ホ
スト側へ転送する。

その後に、８ビット単位で余白または全黒のデータが現
れた場合の作動は前記と同様である。

第４図（ｂ）は第４図（ａ）のビットストリームを本実
施例装置で符号化した場合のフレーム構成を示し、最初
の余白６４ビット分についてはカラータッグ２１とカウ
ンタ１５のカウント値フレーム２２により符号化され、
続く８ビット単位で全白でも全黒でもない画信号データ
については各パターン（パターンｌ〜ｎ）２３として、
更に８ビット単位で余白または全黒の画信号データが現
れたときにはカラータッグ２４とカウンタ１５またはカ
ウンタ１６のカウント数により符号化されるという構成
になる。

尚、実際にこのビットストリーム全体が符号化された場
合は第４図（Ｃ）及び（ｄ）に示され、最初の全白６４
ビット分については「ＯＯ」（カラータッグ）とｒ０８
Ｊ　（カウント値）で符号化され、連続した８ビット単
位で余白でも全黒でもない画信号データについてはその
データの２進数表示パターンを１６進数表示に変換した
符号化を行ない、更に白または黒のｌ　コ ビットが７２ビット分連続したときには、そのカラータ
ッグ２４と「０９」で符号化される。

ここに、第４図（Ｃ）は白のビットが８ビット単位で捉
えて７２ビット分連続した場合を、第４図（ｄ）は黒の
ビットが８ビット単位で捉えて７２ビット分連続した場
合を示す。

このように、白または黒のビットが連続しているランレ
ングスを８ビット単位で捉えて符号化しておくことによ
り、ホスト側のマイクロプログラムによるテーブル検索
処理が容易になり、ホストへの書込みサイクルに遅れな
い程度の速度にすることが可能になる。

■ 以上のように、本発明は、ディジタル画信号の１または
０の連続したランレングスをＮビット単位（Ｎ：３以上
の整数）で符号化することにより、マイクロプログラム
によるテーブル検索の速度を飛躍的に向上させ、効率的
なデータ処理を可能にする。尚、Ｎビット単位について
は、バイト単位や局バイト単位にすることができるが、
ワード単位やニブル単位とすることもでき、一層効率の
よい符号化を行うことができる。

また、本発明は、特殊な符号変換テーブルを用いず、簡
単な回路で符号化を実現できるという利点を有している
。

【図面の簡単な説明】

第１図は本発明の符号化方式の基本的構成を示すフロー
チャート、第２図は本発明の符号化装置の基本的構成を
示すブロック回路図、第３図は実施例装置を示す回路図
、第４図（ａ）はピットストリームを示す図、第４図（
ｂ）はフレーム構成図、第４図（Ｃ）及び（ｄ）は実際
の符号に基づくフレーム構成図、第５図は従来技術にお
ける１次元符号化回路図である。

Claims (2)

【特許請求の範囲】
1. （１）ディジタル画信号をＮビット単位（Ｎ：３以上の
   整数）で全てのビットが０または１かどうかを判別し、
   全てのビットが０または１の場合には、前記Ｎビット単
   位の構成が０または１の何れに係るものかを示すもので
   、１０進数の１からＮに対応する２進数に該当しない識
   別符号と、０または１の継続するランレングスにおける
   同一Ｎビット単位の連続数とから符号を作成し、それ以
   外の場合には、そのビットパターンに対応する符号を適
   用するディジタル画信号符号化方式。
2. （２）ディジタル画信号をＮビット単位（Ｎ：３以上の
   整数）で全てのビットが０または１かどうかを判別する
   判別回路と、 該判別回路がＮビット単位のディジタル画信号の全ての
   ビットが０または１のビットからなると判定した場合に
   、前記Ｎビット単位の構成が０または１の何れに係るも
   のかを示すもので、１０進数の１からＮに対応する２進
   数に該当しない識別符号を作成する識別符号作成回路と
   、 同判定下において、０または１の継続するランレングス
   における同一Ｎビット単位の連続数をカウントするカウ
   ンタと、 同判定下においては前記の識別符号とカウント数を、そ
   れ以外の場合にはそのままのビットデータをデータセッ
   ト部にセットせしめる制御回路と、 判別回路、識別符号作成回路、カウンタ、及び制御回路
   の同期を確立する同期回路 とからなる符号化装置。