JPS6235779A - 画像コ−ドの復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は画像コードの復号装置に関し、特に、モディフ
ァイド・リード（ＭＲ）符号化やモディファイド・モデ
ィファイトリリード（ＭＭＲ）符号化等の二次元符号化
された画像コードを復号する画像コードの復号装置に関
するものである。

〔従来技術〕

ファクシミリ等の画像伝送装置や光ディスク、磁気ディ
スク等を用いた画像ファイル装置において、画像データ
を圧縮して取扱うことによりデータ量を減少せしめ伝送
或いは？Ｂ積動作の高速化、効率化を計っている。

この様な画像データの圧縮技術としては、二次元符号化
方式（昭和５６年郵政省告示第１０１３号）又は高能率
二次元符号化方式（１ｖ３和６０年郵政省告示第１９７
号）等により示されたＭＲ。

ＭＭＲ等が−・般に知られている。

この様に符号化された画像コードは復号−され復号した
画像信号をプリンタ等の処理部に供給して処理動作する
ことがなされる。しかしながら、復号された画像信号の
処理装置が種々ある場合には、その処理装置の速度に合
わせた複ａ通りの復号［す１路を１没けたり、あるいは
時間合せ用にバッファメモリ等を設けたりする如くの構
成を必要とした。

（［１的〕 本発明は以上の点に鑑みてなされたもので、復号装置を
種々の処理装置に適用可能とすることを目的とし、入力
する画像コードの復号に用いる参照ラインの画像信号を
取込む手段と、入力する画像コードを順次判別する手段
と、上記判別手段の判別結果と上記取込み手段により取
込まれた参照ラインの画像信号との関係に基づき画像信
号を形成する手段とを有し、上記各手段を共通クロック
に同期して動作する様に構成し、上記共通りものである
。

〔実施例〕

以下１本発明を図面を用いて詳細に説明する。

第４１図は本発明の実施例のデコード回路のブロック図
である。第１図により動作の概要を説明する。尚本例で
はＭＭＲ符号化された画像コードの復号を例に説明する
が、ＭＲ符号化等他の二次元符号化にも適用することが
できる。

１０１は記憶回路であり、デコードすべき画像の符号（
以下、コードという）が記憶されており、記憶回路ｉ０
１のデータ記憶形式は第２図（Ａ）に示すように、例え
ば通信回線から直列に受信した一連のコードを、第２図
（Ｂ）に示す如く６ビツト単位の並列データに分割して
記憶したものであり、各コートの区切りには関知しない
、この記憶回路１０１はＲＡＭ　（ランダムアクセスメ
モリ）やラッチ回路により構成しうるものである。

記憶回路１０１は外部からの要求信号２０１に応じて、
順次並列出力データＢＯ〜Ｂ１５を更新できる構造であ
る。

第１図において１０２はマルチプレクサ、１０３はレジ
スタＣであって、マルチプレクサ１０２及びレジスター
ＣｌＯ３は連動して、１つのヒツトシフタを構成してい
る。即ち記憶回路１０１から並列に読出された１６ビツ
トのコードは、マルチプレクサ１０２を経て、レジスタ
ＣｌＯ３に記憶されているが、このときにシフトコント
ロール回路１０８によってマルチプレクサ１０２の入力
と出力との関係を制御することにより、コードデータが
シフトコントロール回路１０８により指定されたビット
数だけ順次レジスタＣｌＯ３内を、一方向に移動するよ
う制御される。

１０４はコード検出ロジック、１０６はコードテーブル
ＲＯＭであって、コード検出ロジック１０４及びコード
テーブルＲＯＭ１０６は、レジスタＣｌＯ３内の所定の
位置にあるコードを入力として得て、該コードの内容を
判別する回路である。即ち、ＲＯＭ１０６は水平（Ｈ）
モードの場合の入力コードに応じたランレングス及びコ
ード長（＝ビット数）等を記憶したテーブルを有し、こ
のテーブルをアクセスすることにより対応したデータを
出力する。そして、ＲＯＭ１０６より出力されたランレ
ングスの数値はランレングスカウント回路１０７に入力
される。

ランレングスカウント回路１０７はＲＯＭ１０６よりの
数値分だけカウントをした時、カウント終了パルスを出
し画像再生回路１１０等に送る。

一方ＲＯＭ１０６の出力のうちコード長をシフトコント
ロール回路１０８に送る。シフトコントロール回路１０
８はマルチプレクサ１０２を動作し、今判別したコード
長のビット数だけレジスタＣｌＯ３内のコード・データ
を移動させる。即ち判断済みのコードをレジスタＣｌＯ
３より排出し、統〈次のコードを１１０６ＲＯ等が判断
可能なようにレジスタＣｌＯ３の所定位置まで移動させ
るわけである。この際、シフトコントロール回路１０８
はマルチブレクサ１０２に対して指定したコードの移動
量を積算しており、積算値が１６ヒツト分のシフトに相
当する値となる毎に記憶回路１０１から新しいコードを
１６ヒツト並列にマルチプレクサ１０２を介してレジス
タＣｌＯ３へ追加させる。又コード検出ロジック１０４
はレジスタＣｌＯ３内のコードが後述の如くの特定のコ
ードである時、検出機能を発揮し、検出結果をＰＶ照合
回路１０５等に報知する。又、回詩にコード検出ロジッ
ク１０４により検出した特定コートのコード長はシフト
コントロール回路１０８にも送られる。この時シフトコ
ントロール回路１０８の役割は前述の場合と同じである
。

１１２．１１３はライン／ヘツファメモリＡ。

Ｂでアリ、バッファメモリＡ１１２及びバッファメモリ
Ｂ１１３は各々画像ｌライフ分の画像データを記憶でき
る容量のメモリでＲＡＭ等により構成されている。アド
レスカウンタＡ１１１及びアドレスカウンタＢ１１７は
バッファメモリＡ１１２とバッファメモリＢ１１３の各
々の占込み又は１読み出しアドレスを指定するカウンタ
である。又バッファメモリＡｌ　１２とバッファメモリ
Ｂ１１３は一方が占込みモートの１１ｆ、他方がｕ７Ｔ
ｈ　’１ｆ−ｆ　Ｌモートとなるようダブルブツファ構
造となっている。又／ヘツファメモリＡ１１２及びバッ
ファメモリＢ１１３は二次元符号化法によるコードをデ
コードする為のリファレンスラインの画像を記憶する為
のものである。１１８は第１図示の各回路ブロックの動
作を制御する制御信号を発生する制御回路であって、各
回路ブロックは制御回路１１８から発生されたクロック
を共通のタイミング信号として各部間の同期を取りつつ
動作する。

次に第１図示の回路ブロック図の各部の機能を具体的に
述べる。マルチプレクサ１０２及びレジスタＣｌＯ３は
前述のようにビットシフトを構成しており、その構成例
を第３図に示す。

即ち、第２図（Ｂ）の如く記憶回路１０１に記憶されて
いるコート・データはデコード開始に先立ち、まず先頭
の１ワード＝１６ヒツト（Ｂ０〜Ｂ１５）か第３図示の
マルチプレクサＢ１０２１を経てシフトレジスタＣｌＯ
３内へ移動する。続いてレジスタＣｌＯ３の出力をマル
チプレクサＡ１０２２を介してレジスタＣｌＯ３に入力
する。そして、コード先頭のビットがレジスタＣｌＯ３
のＣＯの出力となった時一旦停止トする。この状１ハ：
がデコード開始準備完了の状！ｒ；である。

以上のコード・データの移動の制御は第１図示のシフト
コントロール回路１０８からの信号Σ１〜Σ４、ＣＲ，
ＳＴＩ〜ＳＴ８コート検出ロジック１０４のイ菖号ＳＯ
〜Ｓ３に従って行う。又、第３図のマルチプレクサ１０
２、レジスタＣｌＯ３によるビットシフトは１ビツト毎
のシリアルシフト及び３〜９ビツトの複数ビットを一度
にシフトするジャンプ・シフトを行う機能を有するもの
である。又、レジスタＣｌＯ３は本実施例では３１ヒツ
トのパラレルイン−パラレルアウトのレジスタである。

又、シフトの力面は第３図に矢印で示す一方向のみであ
る。又、レジスタＣｌＯ３内に示したコードは第２図（
ｂ）の記憶回路１０１内のコートが＋ｉ７ｉ述したレジ
スタＣｌＯ３内のデコード開始べ（備完了位置にある状
７ｆｆｌを例示したものである。

次に第１図示のコート・テーブルＲＯＭｌ０６の構成を
第４図に示す、第４図４０１及び４０２は各々１３ビツ
トのアドレス入力（ＡＯ〜Ａ１２）及び１ビツトも千ツ
ブイネーブル入力（ＣＥ）及び１２ヒツトのデータ出力
（Ｏｆ〜０１２）をもつ通常のＲＯＭ（リード争オンリ
ーΦメモリ）である。ＲＯＭＡ、４０１は白のコードに
対するテーブル、ＲＯＭＢ４Ｏ２は黒のコードに関する
テーブルであり、チップイネーブル入力ＣＥへの信号に
よりいずれか一方が選択される。

ＲＯＭＡ４０１とＲＯＭＢ４Ｏ２の構成はＭ様であるの
でＲＯＭＡ４０１の記憶内容についテ述べる。ＲＯＭＡ
４０１のアドレス入力のＭＳＢ＝Ａ１２には、第３　［
Ｊ示のレジスタＣｌＯ３のＣ３出力（、；　Ｘ：が入力
される。そして、続くアドレス入力Ａ１１−ＡＯには、
第４図示の順にレジスタＣｌＯ３の０３〜Ｃ１５出力が
並列入力されている。又、ＲＯＭＡ４０１のσＴ大入力
はコードの黒／白の色信号（Ｂ／Ｗ）か入力される。又
Ｃ３出力はＨモードを構成するＨモードコード（００１
）以外の各コードのＭＳＢピットチある。ＲＯＭＡ４０
１＋、：入力されたコードによって指定された番地から
該コートのう７レングス（ＲＬ５〜ＲＬＯ）及びコード
長（ＣＬ４〜ＣＬＯ）及び該コードがメイクアップコー
トかターミネインテイングコードかを区別する信号（Ｍ
／Ｔ）を並列出力する。

尚、レジスタＣｌＯ３の０３〜Ｃ１５出力によ□リラン
レングスコードを判定するので水平モードを示す３ビツ
トのＨコードをレジスタから排出することなく、続く、
ランレングスコードを判定でき、復号の高速化が達成で
きる。

第４図の入力例は白ラン１８のコード（０１００１１１
）が入力された時の出力でランレングスは１８であるが
２進数で２の補数の形（１０１１１０）で出力される。

ランレングスは本来１２ビット表現できるものであるが
、ターミネイテイングコードの場合は、下位６ビツトの
み出力し、上位６ビツトは常にオールエなので出力しな
い。又、与えられたコードがメイクアップコートの場合
は上位６ビツトのみを出力し、下位６ビツトは常にオー
ルＯなので出力しない、又、第４図示の入力例では白ラ
ン１８のコードのコード長は７なので、出力例はＣＬ４
〜ＣＬＯに（００１１１）の２進数が出力されている。

同時にＭ／Ｔ出力は０を出力し、入力コードがターミネ
イティングコードであることを示す（Ｍ／Ｔ＝１ならメ
イクアップコード）。

又、アドレス入力に対してコードが短い為に入力のない
アドレスはＤｏｎ′ｔ　　ＣａｒｅとなるようにＲＯＭ
Ａ４０）には各コード入力に対して番地割付けを行なっ
て記憶内容を書き込んである。使用コードの相互間は以
上のようにＤｏｎ′ｔ　　Ｃａｒｅとしても混同されな
いように規定されている。

次に第１図示のコード検出ロジック１０４の具体的回路
の構造を第５図に示す、即ち、第５図は第１表及び第２
表に示す各コードをナンド回路５１０、オア回路５１１
．反転回路５１２の組合せにより論理的に検出し各コー
ドの検出済信号及び検出コードのコード長（ＳＯ〜Ｓ４
）及びランレングス（ＲＬＯ〜ＲＬ５）等を出力する。

５０１で示すＪＣＤ信号は第５図のロジックによりｍ１
表及び第２表のコードが検出されたことを示す。レジス
タＣｌＯ３のデータは第４図示のＲＯＭ及び第５図示の
ロジックに並行して与えられるので１両方から復号デー
タが出力されることがある。この様な場合のために、第
５図示のロジックにてコード検出された場合にはＪＣＤ
信号にて第４図ＲＯＭの出力を無効とする。

第５図は第１表及び第２表のコードのうち、Ｐコード（
０００１）、ＶＬ　　（１）：Ｉ−ド（０１０）　、Ｗ
４コード（１０１１）の検出を例示しているが、他のコ
ードも同様に検出される。尚、第１表、第２表に示した
コード群は各コード長がそのコードが示すランレングス
と等しいか長い場合等、コードから画像データを形り 成するに要する。ロック数で１ビツトずつシフトしたの
では次のコードの頭出しが次の画像出力時化にできない
コードである。

ｉ１表、第２表に於いて、第１表のグループｌの各コー
ドは該コードのＭＳＢビットが第３図示のレジスタＣｌ
Ｏ３のｃｏにあるときを検出すべき所定位置とする。又
、第２表のグループ２の各コードは該コードのＭＳＢビ
ットがレジスタＣ１，０３の０３にあるときを所定位置
とする。なお、第１表及び第２表に示した各コードをま
とめて゛ジャンプコード°°と称する事とする。尚、ジ
ャンプコードとしてはこれ以外のコードを含んでもよい
ことは言う迄もない。

次に、第１図示のランレングス・カウント回路１０７の
具体的な回路を第６図に示す。

第６図において、６０１はデマルチプレクサであり、第
４図示のコードテーブルＲＯＭの出力テするＲＬ５〜Ｒ
ＬＯのランレングス信号（２の補数）をランレングス・
カウンタ６０２へのロード（プリセット）データとして
入力する。この際第４図示のＲＯＭからの出力ランレン
グス（ＲＬ５〜ＲＬＯ）は前述の如く６ビツトのみであ
り、入力コードがメイクアップコードでるかタミネーテ
イングコードであるかにより、ランレングス信号の下位
又は上位の６ビツトにはマルチプレクサ６０１内から１
が補完される。マルチプレクサ６０１への入力Ｍ／Ｔ信
号は入力したランレングス信号ＲＬ５〜ＲＬＯを出力Ｙ
１に出すかＹ２に出すかのセレクト信５となる。ランレ
ングスカウンタ６０２は１２ヒツトの２進カウンタであ
る。６０６に示すＬＯＡＤ信号でテンレングスカウンタ
６０２の初期値のプリセット（マルチプレクサ６０１の
出力のロード）を済ませたあと６０５で示すＣＮＴＥＮ
信号によりカウンタがイネーブルとな６とランレングス
カウンタ６０２は順次カウント・アップしてゆく。そし
てついに該カウンタ出力（ＱＯ〜Ｑ１１）がオールｌ、
即ちく−１〉値になるとゲート６０３の出力がＯとなり
、反転回路６０７よりカウント終了パルスＨＣＲＯ６０
４が出力されカウント動作も停止する。

次に第７図に於いて、第１図示のアドレスカウンタＡ１
１ｌ、アドレスカウンタＢ１１７の制御によりラインバ
ッファメモリＡ１１２．ラインバッファメモリＢ１１３
より読出された画像信号の処理について説明する。第７
図において１１４は画像変換回路であり、セレクタ１１
４１、仮想変化点発生回路１１４２、変化点検出回路１
１４３より構成される。セレクタ回路１１４１を第８図
に示す。第８図において８０１はアンド回路、８０２は
オア回路、８０３は反転回路であり、ラインバッファメ
モリＡ１１２の読出しデータ９０１とラインバッファメ
モリＢ１１３の読み出しデータ９０２を画像１ライン毎
に切り換え信号９０３によりリファレンス画像信号９０
４として選択する回路である。

次に、仮想変化点発生回路１１４２を第９図に示す。即
ち、第９図に於いて８０４はアンド回路、８０５は反転
回路、８０６はオア回路、８０７はフリップフロップで
あり、セレクタ１１４１力Ｙら入力される各リファレン
スの最終画素位置を示す信号９０５により各リファレン
ス・ライン画像信号９０４の最後の画素の色をフリップ
フロップ８０７にラッチし、その次の画素（仮想画素）
の色を相反する色として必ず変化点となるように各ライ
ンの有効区間を示す水平同期信号９０６の立下がりによ
りフリップフロップ８０７のＱ出力を選択する回路であ
る。

次に変化点検出回路１１４３を第１０図に示す。即ち第
１０図において、１００１はフリップフロップ、１００
２は排他的オア回路、１００３は反転回路である。図示
するように仮想変化点発生回路１１４２の出力９０７は
フリップフロップ１００１と排他的オア回路１００２に
入力され、フリップフロップ１００１のＱ出力と入力信
号９０７の排他的論理和を排他的オア回路１００２によ
って取ることにより、相隣る画素の色の変化を検出し、
変化点検出信号９０９を出力する回路である。

第９図及び第１Ｏ図に示した回路１１４２及び１１４３
の動作タイミングチャートを第１１図に示す。

第１図において１１５は４ビツトシフトレジスタからな
るシフトレジスタＡで、第７図の１１５に回路を示す。

即ち、変化点検出回路１１４３からＳＩに入力されたリ
ファレンスライン画像データ９０８はレジスタＡ１１５
内をＱｌ→Ｑ４の方向にクロックにより順次シフトされ
る。又、該レジスタＡ１１５の４ビツトの内容は常に９
１０として並列出力されている（ＣＩ−Ｃ４）、従って
、リファレンスラインにおける連続した４画素分の個々
の色情報がシフトレジスタＡ　１　］、　５よりパラレ
ルに出力されることになる。

第１図示のシフトレジスタＢ１１６もまた同様に４ビツ
トのシフトレジスタであり、第７図の１１６に回路を示
す、即ち、変化点検出回路１１４３からＳＩに入力され
たリファレンスラインの画像変化点信号９０９をデータ
としてレジスタＢ１１６内をＱ　１−Ｑ４の方向にクロ
ックによる順次シフトされる。又該内容は９１１として
常に並列出力されている（Ｂｌ−８４）。

従って、リファレンスラインにおける連続した４画素中
の変化点の有無及びその変化点位置を示す情報がシフト
レジスタ８１１６よりパラレル出力される。

次に第１図示のＰＶ照合回路１０５を第１２図に示す、
第１２図において、１２０１．７０３は排他的オア回路
、１２０２，７０４はアンド回路、１２０３．７０５は
ナンド回路、また、１２０５は反転回路である。３０１
は８ビツトのラッチで第５図示のコード検出ロジック１
０４によりレジスタＣｌＯ３に格納されたコードがＰコ
ード又はＶコードであることが検出されると、各検出さ
れたコードに対応したビットを“ｌ゛°とし、他を“０
”としたデータを受は取り記憶する。該記憶データはＰ
モード又はＶモードのデコード時照合に使用する。第１
２図の信号Ｂ１−８４は第７図示のレジスタＢｌ　１６
からの信号９１１であり、第１２図の信号ＣｌＮＣ４は
第７図示のレジスタＡ１１５からの信号９１０である。

又、第１２図ａＱ信号は二次元符号化法でいう記号ａＯ
（以下記号ａＱという、他の記号も同様）であり、デコ
ード各時点での起点画素の色を示す。

第１２図において排他的オア回路７０３及びアンド回路
７０４は記号ｂｌが第７図示の、シフトレジスタＡ１１
５の０４の位置にある事を検出する回路であり、ｍ１２
図示のフリップフロップ３０３は記号ｂ１が既に上記位
置で検出されたことを記憶する回路である。又３０２は
３ビツトのシフトレジスタで、前記アンド回路７０４で
検出された記号ｂ１をＳＩから出力し、その後３クロツ
クの間Ｑ１４Ｑ２→Ｑ３とシフトながら記憶している回
路である０以上の構成により、シフトレジスタＢｌ　１
６の３４出力に続く３画素内に変化点ｂｌがある場合そ
の位置に対応したアンド回路１２０２の出力が１となり
、また、Ｂ４出力の前の３画素内に変化点ｂ１がある場
合、その位置に対応したシフトレジスタ３０２の出力１
となる。ｗＩＪ１２図のその他の回路はラッチ３０１が
保持しているＰ又はＶのデコード情報とフリップフロッ
プ３０３、シフトレジスタ３０２、アンド回路７０４等
から得られるリファレンスラインの情報とを照合する回
路であり１条件が合えば７０１に示すＰＶＨ４Ｔ又は７
０２　ニ示すＶ）ＩｉＴの条件合致信号を出力する０例
えば、ラッチ３０１にＶＲ（２）がラッチされた場合に
はシフトレジスタ３０２の出力が１となったとき、また
、ラッチ３０１にＶＬ　　（２）がラッチされた場合に
はアントゲ−）１２０２の出力が１となったときに夫々
ＶＨｉＴを出力する。

尚、ＰＶＨ４ＴはＶモードのコード及びＰコードのデコ
ード終了を示し、このＰＶＨｉ　Ｔにより、次のコード
のモード判定を実行する。

第１図示のシフトコントロール回路１０８を第１３図に
図示する。即ち１３０１は４ビツトの２進フルアダであ
り、１３０２は４ビツトのラッチである。フルアダ１３
０１とラッチ１３０２と＋４ビツトの２進アキユミレー
タを構成している。フルアダ１３０１への入力ＳＯ〜Ｓ
３信号は第１図コード検出ロジック１０４又はコード・
テーブルＲＯＭ　１０６から得られる。レジスタＣｌＯ
３内のコードの１クロツクにおける必要移動量に対応す
る。なお、ＲＯＭ１０６から得る必要移動量は常に１で
ある。

結局フルアダ１３０１及びラッチ１３０２によるアキュ
ミレータはレジスタＣｌＯ３内のデータの移動の経過に
よって生じたレジスタＣ内の空ビットの数を積算してい
る。又、フルアダ１３０１の出力ＣＲ（キャリー）、Σ
ｌ〜Σ４は現在フルアダ１３０１の５ｏ−３３に入力さ
れている移動を実行するとできるレジスタＣｌＯ３内の
空きビットの数を示す、この時点でＣＲ（＝１６）が出
力されている時には第１図示の記憶回路１０１に更新要
求信号２０１（第２図）を出力し新しいデータ（１６ビ
ツトＢＯ〜Ｂ１５）を記憶回路１０１よりレジスタＣｌ
Ｏ３へ追加する。

信号ＳＯ〜Ｓ３は第１表、第２表に示した如く０〜９（
１０進）の値を取りうるので、例えばラッチ１３０２が
１５（１０進）を示している時、もしＳＯ〜Ｓ３が９を
示すと積算値は９＋１５＝２４となる。この時レジスタ
ＣｌＯ３において９ビツトジヤンプシフトを実行すると
２４ビツトの空きビットができるので、新しいコードを
第１図示の記憶回路１０１から追加するが、レジスタＣ
ｌＯ３は３１ビツト構成であるから、３ｌ−２４＝７ビ
ツトの出力ＣＯ〜Ｃ６（第３図Ｃ９〜Ｃ１５から移動す
る）が有効ビットであり、０７〜Ｃ３０が空きビット（
＝無効コード）である。この際、レジスタＣｌＯ３内の
コードが途切れないように記憶回路１０１により並列に
読出された新しいコード（１６ビツト）はレジスタＣｌ
Ｏ３のＣ７〜Ｃ２２の位１７！１へ追加される０以上の
新しく追加するコードの記憶位置の制御は第１３図回路
１３０３が第３図示のマルチプレクサＡ１０２２に対し
て信号ＳＴＩ〜ＳＴ８を出力し、マルチプレクサを選釈
動作せしめることにより行っている。即ちレジスタＣｌ
Ｏ３のＣ７〜Ｃ２２の１６ビツトには常に有効コードが
存在するように制御されているわけである。

次に第１図の画像再生回路１１０を第１４図に示す。第
１４図において、１４０７はオア回路、１４０８は反転
回路、１４０９はナンド回路、１４１０はアンド回路で
ある。即ち、フリップフロップ１４０１のＱ出力＝１４
０２は復号動作の目的であるデコードの結果の画像であ
り、第１図に示すようにレーザビームプリンタの如くの
プリンタに送り実際の画像出力を記録紙上に印刷できる
ものである。又、フリップフロップ１４０１はＶモード
のコードがリファレンスライン上の記号ｂｌと照合済と
なった事を示すＶＨ４Ｔ信号７ｏ１（第１２図）又は第
６図示のランレングスカウンタ６０２がターミネイテイ
ングコードの示すランレングス値だけカウントし終えた
事を示すＨＣＲＯ信号に基づくＴＥＮＤ信号１４０４に
より（出力）を反転される。又、フリップフロップ１４
０３は第６図示のランレングスカウンタ６０２がターミ
ネーテイングコードの示すランレングスをカウント中で
あることを記憶している回路である。即ち、このフリッ
プフロップ１４０３もＱ出力により、メイクアップのラ
ンレングスカウント終了時のＨＣＲＯ信号６０４ではフ
リップフロップ１４０１は反転せず画像の色も変化しな
い。

また、フリップフロップ１４ｏ１はＰモードの照合済信
号ＰＶＨＩ　Ｔによって反転動作しない。

次に、１例として、本実施例がデコード結果として、第
１５図に示すような画像を再生（デコード）する場合の
、具体的動作説明をする。第１５図の１５０１は仮想ラ
インで実際の画像ではない、又１５０２は第１ライン及
び１５０３は第２ラインを示し、これらは実際の画像で
あり１本例では各ライン共に１６画素により成っている
とする。

又、第１５図示の１５０４．１５０５．１５０６の各画
素は仮想変化点発生回路１１４２（第７図）により発生
された仮想画素であり、実際の画像ではない。

つまり、本例の第１５図の画像は２ラインにより１ペー
ジを構成しており、又各ラインの画素数は１６画素の画
像であるとする。従って第１．５図示の画像を符号化し
た第１６図に示すコード情報を記憶回路１０１（第１図
）より得て、第１５図の画像を再生する例を以下説明す
る。又、デコードに先立ち、符号化方式の規定により、
画像ライン毎の画素数は１ページ内では一定で既にデコ
ード回路に対し明らかにされている。

第１７図は第１ラインのデコード持のリファレンスライ
ン及び各記号の関係を示す。又、第１８図は第２ライン
のデコード時のものである。

また、第１９図はデコード動作のタイミングチャートで
ある。第１９図のタイミングチャートからも明らかな様
に、木デコード動作は１９１５で示す画像クロックに従
って実行される。

第１９図の１２０で示すＨ５ＹＮＣ信号は第１図プリン
タ１１９等の外部から与えられる、例えば１ライン毎の
プリント動作に同期した水平同期信号であり、本実施例
の復号化回路は水平同期信号１２０に同期して１ライン
づつデコード動作を行なう、結局、水平同期信号１２０
はｌラインづつのデコード動作開始のトリガー信号とし
て用いられる。

第１９図の１９０１及び１９０２は夫々第７図示のアド
レスカウンタＡ１１ｌ、Ｂ１１７（７）カウント動作を
許可する信号ＣＮＴＥＮＩ及びＣＮＴＥＮ２である。

第１９図の１９０３は上述のＣＮＴＥＮＩ信号によりカ
ウントを開始するアドレスカウンタＡ１１ｌの出力値を
示すもので、このカウント値は前述のように第７図示の
ラインバッファメモリＡ１１２へのメモリアドレスとし
て与えられる。また、第１９図の１９０４は出力１９０
３と同様、第７図示のラインバッファメモリ２に対する
メモリアドレスを示している。

第１９図の９０８と９１０モして９ｏ９と９１１は第７
図示のシフトレジスタＡとシフトレジスタＢの各々の入
出力信号を示しており、図示する該信号の各波形は第１
５図の画像のものと対応している。

又、第７図示のバックアメモリＡとバッファメモリＢは
、第１９図に示すように互いにり−ド／ライトを交互に
実行しており、又、常にリード側が５時刻分ライト側よ
り先行するよう制御されている。これはコードデータの
復号動作がリファレンスラインの先頭画素に関する変化
点情報及び色情報が第７図示のシフトレジスタＢ、Ａの
出力Ｑ４に達して始めて実行できるからである。尚、シ
フトレジスタのビットａやデコード動作のタイミング合
せ用のラッチ等の数により、このクロック数は５以外と
なる。

第２０図に１ライン目（第１５図１５０２）のデコード
時に於ける第３図示のレジスタＣｌＯ３内のコードの移
動状況を示す、＄１９図においてＨ５ＹＭＣＩ信号がデ
コード開始のトリガとなり、第７図示のバッファメモリ
Ａがリード動作を開始する。このときバッファメモリＡ
より読出されるデータはリファレンスラインでるが、符
号化方式規定により第１ラインのデコードの為のリファ
レンスラインとして仮想の余白ラインが読出される（即
ち、初期状態でバックアメモリＡの内容をクリア（オー
ル０とする）しておく）。

さて、前述したように第３図示のレジスタＣ１０３（以
下レジスタＣと略す）のコードデータはデコード開始準
備完了の状態、即ち第２０図（Ａ）の状態にあるとする
。さて第２０図の時刻ｔ−１に於いてレジスタＣの出力
ＣＯ〜Ｃ８からＨモードコードとＷ１コードが、第１図
示のコード検出ロジック１０４で同時検出される。これ
により水平モードのコード入力であると判断されるとと
もにｗｌのランレングス値ｌの２の補欺く−１〉が第６
図示のランレングスカウンタ６０２のＡ−Ｆ入力にロー
ドされる。尚、ランレングスカウンタ６０２のＧ−Ｍに
は夫々１がロードされる。又、このｖＡＨモードの第１
のターミネーティングコード（即ち、この場合はＷｌ）
が検出済となったことをフリップフロップ等に記憶され
ておく（第１９図１９１３信号）、又Ｗ１のコード長は
６で、しかもＷｌは前述した様にジャンプコードである
から１時刻で６ビツトの移動（即ち６ビツトジヤンプ）
をレジスタＣに実行する。又、ｗｌはターミネイティン
グ・コードであるから上記ランレングス値のロードと同
時に第１４図２リツプフロツプ１４０３がＭ／Ｔにより
セットされてランレングスカウンタ６０２にターミネイ
タの値がロードされた事が記憶される（第１９図１９０
８）。

結局時刻１（、でレジスタＣは第２０図（Ｂ）の状態（
ｔ−１時刻の状態から６ビツトのシフ［・を実行した状
態）となる。又、第１４図のＴＥＮＤ信号１４０４が出
力されフリップフロップ１４０１の出力は反転しく結果
は時刻１゜の１時刻後＝１１）、第１９図の１９１０に
示す如く画像の色は白→黒に便わる。

又、時刻ｔｏでＨＣＲＯによるＴＥＮＤ信号により再び
第２０図（Ｂ）状態のレジスタＣ１０３Ｃ３〜Ｃ６出力
から（このＩＨモード中の２番目のターミネーテイング
コードであるから）ＢＩＨコードを検出する。ＢＩＨコ
ードはランレングス＜ＣＬ　　（補Ｇ＝＜−１＞）、　
コー　ド長３であり、又ＢＩＨコードはジャンプコード
であるからランレングスカウンタ６０２は再びく−１〉
をロードされる。このＢ　ｉ　Ｈコードの検出によりＨ
モードのコードの復号が終了し、次のコードの復号を行
なう。この場合、次のコードの先頭ビットをレジスタＣ
ｌＯ３のＣＯ比出力位置せしめるべくレジスタＣｌＯ３
のデータはＢＩＨのコード長３にＨコードのコード長３
を加えた６ビツト分のジャンプ移動を行ない第２０図（
Ｃ）の状態となる。結局、時刻ｔ１のＨＣＲＯで第１４
図示のフリップフロラ７’１４０４を反転させる（結果
はｔｐ）。

時刻ｔ１では第２０図（Ｃ）状態のレジスタＣｌＯ３か
らＨモードコード及びＷ４コードを検出する。以後動作
は第２０図（Ａ）状態の時と同様である。

次に時刻ｔ５で第２０図（Ｄ）状態のレジスタＣｌＯ３
によりＢ６コードを検出する。Ｂ６コードのツー８′長
は４で、ジャンプコードではないので、まず、レジスタ
ＣｌＯ３は時刻ｔ５から１ビツトずつ４時刻（４クロツ
ク）で移動しｔ９で第２０図（Ｅ）の状、態となる。又
、この時Ｂ６はＨモード中の２番目のターミネイテイン
グコードとして検出されたのであり、この際には次のコ
ードの先頭をレジスタＣｌＯ３のＣＯ比出力位置させる
べくさらに３ビツトジヤンプを行うよう制御される（ｔ
９で実行し結果はｔ　１０で出る）。結局レジスタＣｌ
Ｏ３はｔ　１０で第２０図（Ｆ）となる。

そして、ｔｌｌでＨＣＲＯが出ると第１４図のフリップ
フロップ１４０１反転すると共に再びレジスタＣｌＯ３
からＶ　（Ｏ）コードを検出するが、こんどはＶモード
時コードであるから第１２図示のラッチ３０１のＶ　（
Ｏ）ビットに”１°°をセットする（他は“Ｏ°゛）。

又、Ｈモードではないので第６図のランレングスカウン
タ６０２は作動させない、（結局ＨＣＲＯも出ない）。

ラッチ３０１内のＶ（０）ビットはｍ１２図で第７図示
のシフトレジスタＢ１１６の出力の入力されるアンド回
路７０４から記号ｂ１とナンド回路７０５において照合
され、アンド回路７０４の出力がルベルとなり、ナンド
回路７０５及びオア回路１２０２によりＶＨｉＴ信号を
出すまで待ち、第１４図のフリップフロップ１４０１を
反転する。結局再生された画像は第１９図の１９１０の
如くとなる。この時の再生画像の有効区間は第１９図の
１９１４信号で示される。又、１９１０で示す画像はプ
リンタ１１９の出力されるとともに次の第２ラインのデ
コードの為のリファレンスラインとして用いるため並行
して書込み動作を実行しているラインバッファＢ１１３
へ書き込まれている。又、再生画像は記号ａＱとしても
使用される。このようにして画像が再生（デコード）で
きるわけである。

以上の説明から明らかな様に、本実施例の回路の各ブロ
ックには制御回路１１８（第１図）より共通の画像クロ
ックが供給され、デコード動作はこの画像クロックに同
期して実行され、且つ、クロックの間隔（周期）に応じ
た速度でデコード動作する。また、このクロックの供給
を停止すれば、その停止期間はデコード動作も停止する
。従って、デコード回路の各ブロックに共通に供給する
クロックの間隔等を変えることによりデコード動作の速
度等が制御可能である。

この速度、休止制御によりデコードされた画像を受は入
れるプリンタやコンピュータ等のデータ処理速度等がデ
コード速度に制限されることがない、また逆に、デコー
ド済の画像を処理する後段のプリンタ等の処理速度に合
わせたクロックをデコード動作の基準とすると後段の処
理速度に適応したデコード動作がなされるので、例えば
、処理速度の異なる複数通りのプリンタ等にも共通のデ
コード回路で対処可能となる。また、後段の処理装置が
コンピュータ等の所定量のデータを間欠的に取り込み動
作する装置であっても、取込み期間に合わせてクロック
をデコード回路に供給し、その他の期間にはクロックの
供給を停止すればデコード動作がコンピュータ等の間欠
処理に合わせて実行可能となる。

以上述べたデコード方式により以下の効果を得ることが
できる。即ち。

（１）１９４７間、連続するクロックに同期して、画像
を途切れる事なく再生（デコード）できる。又、各ライ
ンも連続的、同期的に再生可能である。該再生画像をレ
ーザープリンタ等に出力すれば直ちに画像出力を得られ
る（即ちリアルタイム・デコード）。

（２）画像の複雑さの度合、及び圧縮コードのいかんに
関せず、常に高速デコードが保証される。（実測では主
副走査密度共１６ｐｅｌ／　２５．４　ｍ　ｍのＡ３サ
イズ画像は常に１．５秒で処理できる。） （３）高速画像出力の場合に対していも通常行なわれる
よにあらかじめ一定量のデコード済画像をメモリ等に用
意することなく圧縮コードから直接画像を再生し出力で
きるのでメモリ等が節約できる。

尚、以上の説明ではリファレンスラインとの関係を用い
た二次元符号化データの復号処理を説明したが、ＭＭＲ
符号化等はもちろんのこと、−次元符号化と二次元符号
化の混在するＭＲ符号化等にも適用可能である。尚、デ
コードすべきデータはコンピュータの出力やファクシミ
リ等によって伝送されてきたデータ等を用いることがで
きる。

表　　　　１ 表　　　　２ （注）木用はＨモード中の２番目のターミネイティング
・コードの場合〔効　果〕 以上説明した様に、復号動作をクロックに同期して実行
する様構成したので、プリンタ等の出刃先の動作に適し
た復号動作が回走となり、種々の出刃先に対して、共通
の復号装置を利用回走となる。

【図面の簡単な説明】

第１図は本発明を適用したデコード回路のブロック図、
第２図（Ａ）、（Ｂ）は復号すべきニー１・を表わす図
、第３図はビットシフタの構成例を示す図、第４図はコ
ードテーブルＲＯＭの構成例を示す図、第５図はコード
検出ロジックの構成例を示す図、第６図はランレングス
カウント回路の構成例を示す図、第７図はリファレンス
ラインの画像信号の処理回路の構成例を示す図、第８図
はセレクタ回路の構成例を示す図、第９図は仮想変化点
検出回路の構成例を示すＦｊ、第１０図は変化点検出回
路の構成例を示す図、第１１図は第９図及び第１０図の
動作を示すタイミングチャート図、第１２図はＰＶ照合
回路の構成例を示す図、第１３図はシフトコントコール
回路の構成例を示す図、第１４図は画像再生回路の構成
例を示す図、第１５図は復−１づされた画像信号の一例
を示す図、第１６図は復号すべきコード列を示す図、第
１７図及び第１８図は第１ライン、第２ラインのデコー
ド動作を示す図、第１９図はデコード動作を示すタイミ
ングチャート図、第２０図はレジスタのシフト動作を示
す図であり、 １０１は記録回路、 １０２はマルチプレクサ、 １０３はレジスタＣ１ １０４はコード検出ロジック、 １０５はＰＶ照合回路、 １０６はコードテーブルＲＯＭ、 １０７はランレングスカウント回路、 １１２．１１３はラインバッファメモリ、１１４は画像
変換回路である。 （，４） （Ｂ） 第２図 第ｑＥ 第７０図 り７−レンく ラインＪＨ委 ７７Ｎ あ／３ｙ

Claims (1)

【特許請求の範囲】
1. 入力する画像コードの復号に用いる参照ラインの画像信
   号を取込む手段と、入力する画像コードを順次判別する
   手段と、上記判別手段の判別結果と上記取込み手段によ
   り取込まれた参照ラインの画像信号との関係に基づき画
   像信号を形成する手段とを有し、上記各手段を共通クロ
   ックに同期して動作する様に構成し、上記共通クロック
   の供給状態を変えることにより復号動作の進行を制御す
   ることを特徴とする画像コードの復号装置。