JPS63278149A

JPS63278149A - 状態保持回路走査方式

Info

Publication number: JPS63278149A
Application number: JP62112963A
Authority: JP
Inventors: Isao Azuma; 東　功; Miyuki Ishida; 幸石田; Naozumi Aoki; 直純青木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-05-09
Filing date: 1987-05-09
Publication date: 1988-11-15
Anticipated expiration: 2011-09-11
Also published as: JP2532092B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概　要］複雑なディジタル回路においては、障害が発生した場合
の探索や、ソフトウェアのデパック等のための方法とし
て、回路内の主要箇所のラッチ等の状態保持回路にデー
タをセットしたり、ある時点での状態保持回路内容を出
力する手段を備えて、状態保持回路にセットしたデータ
の動きを追ったり、ある時点でクロックを止めて、その
ときの状態保持回路の内容を調査するなどにより、動作
の分析や障害箇所の特定等を行なう。

通常、このような状態保持回路は多数存在するので、そ
れぞれの状態保持回路にアドレスを付し、特定のものを
指定したり走査することにより順次名状態保持回路を選
択することが可能なように作られる。

このようなアドレス値の与え方として従来並列データと
して与えるものくパラレル・スキャン回路）と、直列デ
ータとして与えこれを並列データに変換する方式のもの
（シリアル・スキャン回路）とがある。

状態保持回路の数が非常に多い場合には上記並列データ
としてアドレスを与える方式のものにおいては、アドレ
スのビット数が大となるため、入力線の数が多くなり、
また、直列データとしてアドレスを与える方式のものに
おいては、アドレスのシリアル／パラレル変換のハード
ウェア量が大となる。

本発明はハードウェア上の条件（信号線に余裕があるか
、または、論理回路が充分余っているかなど）に応して
、合理的なハードウェアを構成することを目的として、
ハードウェアの環境条件に応じてパラレル・スキャン回
路とシリアル・スキャン回路とを混在せしめることが可
能で、アドレスを並列データあるいは直列データのいず
れか一つの形式によって与えることが可能な回路構成に
ついて開示している。

［産業上の利用分野］本発明はラッチと呼ばれる状態保持回路を複数個持つ電
子回路において、状態保持回路の状態情報を読み出した
り、書き込んだりするスキャン動作時の、スキャン・ア
ドレスの与え方に関するものである。近年の情報処理装
置には、電子回路の診断等のために、スキャンと呼ばれ
る回路が内蔵されているが、集積回路の大規模化につれ
てスキャンすべき状態保持回路の数も増大してきており
、スキャン回路のための物量や信号線の数をおさえるた
めの工夫が望まれている。

［従来の技術］スキャン回路は、電子回路内の状態保持回路に対して状
態を設定したり、その状態を読み出したりするもりであ
るため、どの状態保持回路をスキャンするのかを指定し
なければならない。

そのためには、それぞれの状態保持回路に固有の番号を
付け、それをアドレスとして与える必要がある。

スキャン・アドレスの与え方として最も多く採用されて
いる方式は、パラレル・スキャンと呼ばれる方式である
。

第３図はパラレル・スキャン方式の一例を示す図であっ
て、同図に示すように、スキャン・アドレスを表現でき
るビット数だけアドレス信号線５１を用意し、それにパ
ラレルにスキャン・アドレスを与えることによって５３
で示す状態保持回路の内、どの状態保持回路をスキャン
するかを指定する方式である。この方式ではアドレスデ
コーダ５２が必要である他、例えば２５６個の状態保持
回路をスキャンする場合には、最□低８本のスキャン・
アドレス信号線を必要とする。

一方近年になって、シリアル・スキャンと呼ばれる方式
も採用されている。

第４図はシリアル・スキャン方式の一例を示す図であっ
て、この方式においては、同図に示すように、スキャン
・アドレスを一本の信号線５４でシリアルに与え、それ
をスキャン・アドレス保持専用の状態保持回路５５に順
次保持し、そこからアドレスデコーダ５６によってパラ
レルなスキャン・アトｌ／スを得、スキャンしようとす
る状態保持回路５７の内のいずれかを指定する方式であ
る。この方式では、スキャン・アドレスを表現できるビ
ット数だけ、スキャン・アドレス保持専用の状態保持回
路を用意する必要がある。また、スキャン・アドレス保
持専用の状態保持回路に計数機能を持たせることによっ
て、連続したスキャン・アドレスで指定される複数の状
態保持回路を、毎回スキャン・アドレスをシリアルに設
定し直すことなく、順次スキャンすることができる。

［発明が解決しようとする問題点］近年、集積回路の大規模化に伴ってスキャンすべき点が
増加してきており、従来のパラレル・スキャン方式では
、スキャン・アドレスを与えるために多くのアドレス信
号線を必要としてしまう。シリアル・スキャン方式では
、スキャンの為の信号線は少なくてすむが、スキャン・
アドレスのシリアル・パラレル変換の為に、物量の増大
をまねくという問題点が生じていた。

本発明は、このような従来の問題点に鑑み、物量の制限
や信号線の制限に応じて、一つの電子回路の中に、パラ
レル・スキャン方式とシリアル・スキャン方式を混在さ
せることが可能であって、また、その電子回路に与える
スキャン・アドレスは、パラレル方式あるいはシリアル
方式のいずれか一方の方式で良い回路構成方式を提供す
ることを目的としている。

［問題点を解決するための手段］本発明によれば上述の目的は前記特許請求の範囲に記載
した手段により達成される。すなわち、本発明は複数の
、状態情報を保持する回路を走査して、これらの回路に
状態情報を書き込みあるいは格納されている状態情報を
読み出すごとく構成された回路であって、アドレス値を
並列データとして与えることにより、該当するアドレス
の状態情報を保持する回路を選択するパラレル・スキャ
ン回路と、与えられた直列データからアドレス値を並列
データとして生成して、これにより該当するアドレスの
状態情報を保持する回路を選択するシリアル・スキャン
回路とを具備し、与えられるアドレス情報をパラレル・
スキャン回路用のアドレス情報と、シリアル・スキャン
回路用のアドレス情報とに分離する手段と、前記、与え
られるアドレス情報が直列データであるとき、これから
並列アドレス情報を生成して出力する手段と、前記、与
えられるアドレス情報が並列データであるとき、これか
ら直列アドレス情報を生成して出力する手段とを設けた
ものである。

［作　用コ本発明は、信号線には余裕があるが、ゲート等の物量に
は余裕の無い部分の状態保持回路群に対してはパラレル
・スキャン方式を、物量には余裕があるが、信号線には
余裕の無い部分の状態保持回路群に対してはシリアル・
スキャン方式を使い、それら両群に対して与えられるス
キャン・アドレスがパラレルに与えられる場合にはパラ
レル・シリアル変換回路を、シリアルに与えられる場合
にはシリアル・パラレル変換回路を使用することによっ
て、すべての状態保持回路にスキャン・アドレスを分配
するようにしたものである。

従って、本発明によれば、物量の制限や信号線の制限に
応じて、一つの電子回路の中にパラレル・スキャン方式
とシリアル・スキャン方式を混在させることができる。

咳な、その電子図路に与えるスキャン・アドレスは、パ
ラレル方式によるものでも、シリアル方式によるもので
もよい。

［実施例］第１図は本発明の一実施例のブロック図であって、１は
スキャン分配回路、２はシリアル・パラレル変換回路、
３〜５はパラレル・スキャン回路、６〜８はシリアル・
スキャン回路、９は状態保持回路を表している。

同図において、パラレル・スキャン回路３〜５はそれぞ
れ、先に第３図に基づいて説明したものと同様であり、
またシリアル・スキャン回路６〜８は先に第４図に基づ
いて説明したものと同様である。本実施例においては図
に示すように、状態保持回路群が６群あり、それぞれに
対応したスキャン回路がある。状態保持回路群１〜３に
対してはパラレル・スキャン方式を、状態保持回路群４
〜６に対してはシリアル・スキャン方式を採用しである
。それら全状態保持回路に対するスキャン・インターフ
ェイスは、シリアル・スキャン方式によるものとなって
いる。

各状態保持回路群に対応するスキャン回路とのインター
フェイスの為に、スキャン分配回路１が設けられている
。また、パラレル・スキャン方式による状態保持回路に
スキャン・アドレスを与える為、シリアル・パラレル変
換回路２が設けられている。

第２図は上述したスキャン分配回路、シリアル・パラレ
ル変換回路の構成の例を示す図であって、］０はシフタ
・カウンタ、１１．１．２はデコーダ、１３はセレクタ
、１４はアンド回路を表している。

同図において、直列データとして与えられたアドレス情
報はシフタ・カウンタ１０を歩進せしめ、該シフタ・カ
ウンタの値をデコーダ１１によって、デコードすること
によりパラレルスキャン用のスキャンアドレスを生成し
ている。

またデコーダ１２によって生成されるスキャン回路選択
信号によって、状態保持回路群の内の一つの群が選択さ
れてスキャンの対象となる。

該スキャン回路選択信号によって選択されるスキャン回
路がシリアル・スキャン回路である場合には、入力され
た直列データによるアドレス情報が変換されることなく
該当するシリアル・スキャン回路に入力される。

本実施例では、アドレス情報が直列データとして与えら
れる場合の構成について示しているが、アドレス情報が
並列データとして与えられる場合には、これを直接パラ
レル・スキャン回路に与えると共に、データのパラレル
／シリアル変換を行って、これをシリアル・スキャン回
路に供給する構成を採れば良い。

この場合のパラレル／シリアル変換はシフトレジスタ等
により容易に実現できる。

［発明の効果］以上説明したように本発明によれば、信号線の本数の制
限や、ゲート等のハードウェアの量＝１１− の条件に応じて、一つの電子回路の中にパラレル・スキ
ャン方式とシリアル・スキャン方式を混在させることが
できるがら、大規模な電子回路を効率良く合理的に構成
することが可能となる。また、スキャンのために与える
アドレスをパラレル方式のものとすることも、シリアル
方式のものとすることも可能である利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はスキ
ャン分配回路、シリアル・パラレル変換回路の構成の例
を示す図、第３図はパラレル・スキャン方式の一例を示
す図、第４図はシリアル・スキャン方式の一例を示す図
である。

Claims

【特許請求の範囲】複数の、状態情報を保持する回路を走査して、これらの
回路に状態情報を書き込みあるいは格納されている状態
情報を読み出すごとく構成された回路であって、アドレス値を並列データとして与えることにより、該当
するアドレスの状態情報を保持する回路を選択するパラ
レル・スキャン回路と、与えられた直列データからアド
レス値を並列データとして生成して、これにより該当す
るアドレスの状態情報を保持する回路を選択するシリア
ル・スキャン回路とを具備し、与えられるアドレス情報をパラレル・スキャン回路用の
アドレス情報と、シリアル・スキャン回路用のアドレス
情報とに分離する手段と、前記与えられるアドレス情報
が直列データであるとき、これから並列アドレス情報を
生成して出力する手段と、前記、与えられるアドレス情報が並列データであるとき
、これから直列アドレス情報を生成して出力する手段と
を設けたことを特徴とする状態保持回路走査方式。